CN101149419B - 一种用于带有表贴芯片电路的验证调试系统 - Google Patents

一种用于带有表贴芯片电路的验证调试系统 Download PDF

Info

Publication number
CN101149419B
CN101149419B CN2007101772413A CN200710177241A CN101149419B CN 101149419 B CN101149419 B CN 101149419B CN 2007101772413 A CN2007101772413 A CN 2007101772413A CN 200710177241 A CN200710177241 A CN 200710177241A CN 101149419 B CN101149419 B CN 101149419B
Authority
CN
China
Prior art keywords
chip
circuit
supporting spring
programmable logic
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101772413A
Other languages
English (en)
Other versions
CN101149419A (zh
Inventor
张永军
韩大海
刘俊涛
尧昱
顾畹仪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xibei Electronics Networkstallation Co., Ltd.
Original Assignee
Beijing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Posts and Telecommunications filed Critical Beijing University of Posts and Telecommunications
Priority to CN2007101772413A priority Critical patent/CN101149419B/zh
Publication of CN101149419A publication Critical patent/CN101149419A/zh
Application granted granted Critical
Publication of CN101149419B publication Critical patent/CN101149419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明为一种可用于带有表贴芯片电路设计的验证调试系统,该系统提供了一种新的调试验证带有表贴芯片电路的方法,其提供两种有效的布线途径,利用可编程逻辑芯片强大的编程能力进行编程布线,采用可编程逻辑开关来实现元器件管脚间导线的连通,把传统的带有表贴芯片电路的验证和前期调试设计流程大大简化,可根据不同的调试验证电路选用不同的配件,固定芯片,焊接或插接阻容元件,设置电路通道,固定托片,连通插孔或进行布线编程,下载程序后即可调试验证。该系统方便设计修改,简化设计周期,节省工时成本。

Description

一种用于带有表贴芯片电路的验证调试系统
所属领域
本发明涉及对含有表贴芯片电路的验证调试。更确切的说,是涉及在电子电路设计领域,当电路设计中含有表贴芯片时可采用的验证和前期调试。可用于电路设计、芯片测试以及教学试验等场所。
背景技术
传统的电路板设计调试验证流程一般是这样的:第一、绘制线路图,根据设计需求,进行线路原理图的绘制工作;第二、设计电路板,根据线路原理图及设计规范进行电路板的设计工作,待完成后,产生相关的设计资料,交给下游的电路板工厂;第三、试作电路板,电路板工厂根据收到的相关的设计资料,快速试作少量的电路板。第四、插件及焊接,电子工程师收到电路样板后,立即自行或者交由工厂进行零件的插件及焊接作业;第五、除错及验证,根据插好零件的电路板,进行功能的除错及验证,若有找到问题,则进行修改作业,直到没有错误为止,若无错误,则可进行下一步工厂试产或量产作业。整个设计流程中,许多环节的工作都是由设计者以手工的方式在计算机上完成,既旷日又费时,并且在设计中某一个环节出现致命错误以后又要重复相应的流程,加大了设计者的工作量。
在进行电路设计时往往遇到这样的情况,当电路设计中含有双列直插等插针式元器件时,可以选用面包板来进行电路的前期验证和芯片测试,方便快捷。但是随着电路板卡设计小型化集成化的发展,更多的时候遇到的是具有更多管脚和更小体积的表贴芯片,当电路中含有一个或多个表贴芯片时,通常只能通过上面所述的步骤,即设计电路原理图、印制板卡、焊接元器件的流程之后才能进行实际的功能验证,这样的流程最大的问题就是调试验证周期很长,不仅如此,在设计出错的时候很难进行修改,传统的修改方法就是使用飞线,但是当飞线数目过多时极易出现短路烧毁芯片等事故。
发明内容
本发明的主要目的是克服现有技术的不足与缺点,提供一种含有表贴芯片电路的验证和前期设计调试的系统。其可以缩短设计周期,方便修改设计出现的失误,保护核心芯片,减少开发成本。
本发明的另一目的是提供一种快速验证测试表贴芯片功能的系统,其可以根据元器件的需要灵活搭配各种配件,成本低下,方便快捷。
本发明的又一目的是提供一种带有两种布线通道的测试系统,其可以根据设置,选择模拟电路通道和数字电路通道以及大电流或高频特殊通道,为电路设计提供了最大的灵活性。
本发明的再一目的是提供一种可以编程控制的逻辑开关替代线路导线连接的通断,其可以通过软件编程进行元器件管脚间的线路连通,取代了电路中的飞线,方便对设计进行修改。
根据上述目的,本发明提出一种用于调试验证带有表贴芯片电路的系统,该系统提供了一种新的调试验证带有表贴芯片电路功能的方法。在系统的基板上,通过各种托片来固定相应的元器件,并且通过托片底部触点把元器件的管脚与基板中触点矩阵中的触点相连通,每个基板中触点矩阵中的触点都有自己的坐标且对应一个布线通道,它既与基板上的有着相应坐标的插孔矩阵中的插孔组连通,同时也与可编程逻辑芯片的一个输入输出管脚相连通。这样元器件的每一个管脚就与插孔矩阵中的插孔组建立了一一对应的连通的关系,同时也与可编程芯片的输入输出管脚建立了一一对应的连通的关系,系统中对应的元器件的管脚和插孔矩阵中的插孔组以及可编程芯片的输入输出管脚的坐标是相同的。在布线时,既可以通过导线连接带有坐标的插孔矩阵中的插孔组从而实现元器件管脚之间的连通,也可以通过可编程逻辑芯片的编程来实现元器件管脚之间的连通。
通过插孔矩阵中的插孔组用导线连接的方法与传统使用面包板的方法类似,既适合模拟信号电路也适合数字信号电路,而通过可编程逻辑芯片编程的方法只适合于数字信号的电路。在进行电路调试验证的时候,如果电路中某一部分是模拟或者高频信号,则使用插孔矩阵中的插孔组进行连通,而此时可编程芯片的输入输出管脚默认高阻,同时对于电流较大的通道也可以进行同样的处理;而对于数字信号部分即可以用插孔矩阵中的插孔组来连通,此时对应的插孔组悬空,也可以只使用可编程芯片的编程功能来连通。同时系统给出多个专用的不同幅度的电源适配接口和频率可编程控制的信号输出接口,用于方便电路的调试和验证。
为了实现系统的最大灵活性,系统的一大特点就是所有的托片是可拆卸的,并且都是可以根据具体的元器件封装进行选择的,比如,不同管脚数的表贴芯片是使用不同的托片的。对于阻容托片来说,既有带有焊盘的适合于表贴阻容的托片也有适合于插针式管脚的类似于面包板的托片,并且可以根据设计的需要选择托片的个数。同类型的托片居有相同的尺寸和对应的管脚坐标。
本系统元器件管脚与插孔矩阵中的插孔组以及可编程芯片的输入输出管脚之间是相互对应的,每一个元器件的管脚都与惟一的有着相同坐标的插孔矩阵中的插孔组对应,同时也与惟一的有着相同坐标的可编程芯片的输入输出管脚相对应。元器件管脚和插孔矩阵中对应的插孔组坐标相同,并且他们的坐标标识在基板和托片上相应的位置上,可编程芯片的输入输出管脚的坐标则是通过程序包完成的,在编程时只需通过调用这些程序既可以用相应的坐标来代替可编程芯片对应的输入输出管脚进行布线编程。
本系统利用可编程逻辑芯片的强大的编程能力和灵活的插孔矩阵进行布线,大大简化带有表贴芯片电路的调试验证周期。为了最大程度的发挥设计的灵活性,系统设置了可根据不同的调试验证电路而选用的不同托片,这些托片拆卸方便,成本低廉。系统的使用流程如下:选择托片,固定芯片,焊接或插接阻容元件,固定托片,进行布线编程和插孔连通,下载程序调试验证。该系统方便设计修改和排错,节省工时成本。
附图说明
结合附加的权利要求和附图的详细描述中,可以更加容易理解本发明的其他特征和优点,在附图中:
图1A:适合于PQFP-64封装的芯片托片示意图;
图1B:适合于两个TSSOP-28封装的芯片托片示意图;
图1C:芯片托片的底面示意图,其中的触点用于和基板上芯片凹槽中的触点连通从而形成导电通道,它和芯片的管脚是一一对应的;
图2A:适合于贴片电阻电容的托片示意图,它上面是用于固定电阻电容的焊盘,也可以根据设计的需要设置成不同型号的电阻电容;
图2B:电阻电容托片底面示意图,其中的触点是用于和基板上阻容凹槽中的触点连通从而形成导电通道,它和电阻电容的管脚是一一对应的;
图3:系统基板示意图,其中包含已经安装好了的图1A、图2A和还未安装好的图1B;
图4:系统使用流程图。
图中符号说明:
101:芯片托片;
102:带有坐标的用于固定芯片的焊盘;
103:芯片托片底部的触点;
201:电阻电容托片或者称阻容托片;
202:带有坐标的用于固定电阻电容的焊盘;
203:阻容托片底部的触点;
301:阻容托片凹槽口,用于安装阻容托片;
302:阻容托片凹槽中的触点;
303:芯片托片凹槽中的触点;
304:芯片托片凹槽接口;
305:带有坐标的插孔矩阵;
306:插孔组中的插孔,同一个组内的插孔相互连通。
具体实施方案
图4图解了本系统的使用流程示意图,如401所述,首先对照即将调试的电路原理图和系统每个托片的管脚坐标分布构造测试电路在系统上的布局。合适的电路布局可以节约时间并方便布线和查错。
如图4中402所述,当布局结束后选择与芯片管脚兼容的可选芯片托片101和配套的可选阻容托片201,通过焊盘102和202固定芯片焊接电阻电容,由于同一个测试系统可以允许有多个不同封装的表贴芯片,根据需要可以选择多个对应的芯片托片101。图1A和图1B图示了两种典型的表贴芯片的固定托片,通过他们来固定对应封装的芯片。同样,阻容托片201也是可选的可拆卸托片,它有适合于表贴的电阻电容的型号,如图2A所示,通过带有坐标的焊盘202来固定电阻电容;也有适合于插针式的电阻电容型号的托片,这种型号类似于普通的面包板。这里说的“固定”包括焊接和其他的常用固定芯片的方法。把固定好芯片的芯片托片101通过芯片托片凹槽接口304安装起来,图3中图示了已经安装好了的芯片托片101也即图1A和还未安装好的芯片托片也即图1B,这样图1C中的芯片托片底部的触点103便和图3中的芯片托片凹槽中的触点303连通从而形成了导电通道,这个导电通道即通向一个测试芯片的管脚又通向带有坐标的插孔矩阵305中插孔组的一个插孔306,同时也通向一个可编程芯片的输入输出管脚。整个导电通道上对应的测试芯片管脚、插孔组、和可编程芯片的输入输出管脚有同样的坐标,这就方便了下一步的布线操作。然后把固定好的阻容托片201通过阻容托片凹槽接口301安装到基板上,图3中图示了已经安装好了的图2A即阻容托片201即和没有安装托片的阻容托片凹槽接口301,这样图2B中的阻容托片底部的触点203就和图三中阻容托片凹槽中的触点302连通形成了导电通道。
如图4中403所述,依照原理图和已经布局好了的测试系统,根据信号的性质选择不同的布线通道进行元件管脚间的布线编程或连通。这里说的信号的性质包括信号是模拟信号还是数字信号,以及通道的电流大小以及数字信号的频率高低等。当涉及到模拟信号或者通道的电流较大以及数字信号的频率较高时,可以选择带有坐标的插孔矩阵305来完成连通,这是通过插线来实现的,与使用面包板的情况类似,这时设置可编程芯片对应的输入输出管脚高阻即可。当涉及到普通的数字信号的时候既可以使用插孔矩阵305来实现,同时也可以只使用可编程芯片的逻辑开关编程来实现。当使用软件编程时,可编程芯片的输入输出管脚的坐标是通过程序包完成的,在编程时只需通过调用既可以用相应的坐标来代替可编程芯片对应的输入输出管脚。
如图4中404所述,下载程序到已经设计好布线通道的系统,进行电路调试。
以上所述的,仅为本发明的可行实施例,并非因此局限本发明的专利范围,故凡应用本发明说明书或附图内容所为的等效变化,均同理皆包含于本发明的范围内,以保障发明者的权益,于此声明。

Claims (4)

1.一种用于带有表贴芯片电路的验证调试系统,该系统包括有:
(a)至少一个用于固定表贴芯片和电阻电容的托片,托片上面的芯片和电阻电容的管脚与插孔矩阵中的插孔,还有可编程逻辑芯片的输入输出管脚有一一对应的坐标,拥有相同坐标的芯片和电阻电容的管脚与有着相同坐标的插孔矩阵中的插孔,以及相同坐标的可编程逻辑芯片的输入输出管脚是相互连通的;
(b)至少一个与元器件管脚坐标相对应的插孔矩阵,插孔矩阵中包含着与所设定的托片上最大数目元器件的管脚数相一致的插孔组;
(c)至少一个含有可编程逻辑芯片的控制单元,主要用于控制布线通道的连通和测试接口波形的频率;
(d)至少一个用于方便验证调试电路而设置的不同电压幅度的电源适配接口和可编程控制频率的信号输出接口。
2.如权利要求1所述的验证调试系统,其特征在于:可提供两种不同的布线通道,即:
(I)通过使用导线连接带有坐标的插孔矩阵中的插孔组来实现不同元器件管脚之间的连通;
(II)通过可编程逻辑芯片的编程控制来实现不同元器件管脚之间的连通。
3.如权利要求1所述的验证调试系统,它所使用的用于固定表贴芯片和电阻电容的托片的特征还在于:
(1)可拆卸和更换且有与不同元器件封装相对应的型号;
(2)通过底部的触点与基板对应凹槽接口中的触点接触形成导电通道。
4.如权利要求1所述的验证调试系统,它所包含的可编程逻辑芯片的控制单元的特征在于:依靠对可编程逻辑芯片的编程来控制导电通道的通断和测试接口输出波形的频率,编程语言是硬件描述性语言。
CN2007101772413A 2007-11-13 2007-11-13 一种用于带有表贴芯片电路的验证调试系统 Active CN101149419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101772413A CN101149419B (zh) 2007-11-13 2007-11-13 一种用于带有表贴芯片电路的验证调试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101772413A CN101149419B (zh) 2007-11-13 2007-11-13 一种用于带有表贴芯片电路的验证调试系统

Publications (2)

Publication Number Publication Date
CN101149419A CN101149419A (zh) 2008-03-26
CN101149419B true CN101149419B (zh) 2011-06-15

Family

ID=39250037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101772413A Active CN101149419B (zh) 2007-11-13 2007-11-13 一种用于带有表贴芯片电路的验证调试系统

Country Status (1)

Country Link
CN (1) CN101149419B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105866658B (zh) * 2016-03-29 2019-02-15 深圳市九洲电器有限公司 一种测试用电子产品单板及测试装置
CN107942223A (zh) * 2016-10-12 2018-04-20 肖敏 用于芯片测试和编程的装置及其制造方法
CN116879723B (zh) * 2023-09-04 2023-11-21 上海灵动微电子股份有限公司 一种通用芯片测试板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1900730A (zh) * 2006-07-27 2007-01-24 华为技术有限公司 一种优化的表贴测试点及对其优化的方法
CN2909559Y (zh) * 2006-01-23 2007-06-06 吴震 用于表贴元器件测试及引线的辅助元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2909559Y (zh) * 2006-01-23 2007-06-06 吴震 用于表贴元器件测试及引线的辅助元件
CN1900730A (zh) * 2006-07-27 2007-01-24 华为技术有限公司 一种优化的表贴测试点及对其优化的方法

Also Published As

Publication number Publication date
CN101149419A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
CN103412817B (zh) 自动化测试脚本脱机调试方法及系统
CN106951613A (zh) 一种切换显示pcb图层的方法及装置
CN101149419B (zh) 一种用于带有表贴芯片电路的验证调试系统
CN114019938A (zh) 一种微控制器芯片通信类接口测试系统及其方法
CN111045930A (zh) 一种光模块代码下载调试的方法和系统
JP6405346B2 (ja) スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路
CN114266219A (zh) 一种适用于pcba制程的版图设计优化方法及装置
WO2022052161A1 (zh) 一种芯片调试系统及调试器
CN105699801A (zh) 对复杂装置进行电气测试的方法和系统
WO2006052934A2 (en) Manufacturing test and programming system
CN102929651B (zh) 基于芯片阵列的在线加载系统及其方法
CN210166464U (zh) 一种用于3d-sip芯片测试的装置及系统
KR20140078170A (ko) 제이택 인터페이스 보드
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules
CN106650138B (zh) 一种自动实现静态和动态时序分析对比的方法
CN104765931A (zh) 一种pcb设计方法及系统
CN103929876A (zh) 一种印制电路板组合焊盘
CN113740570A (zh) 一种工装接口及其方法
US20080288443A1 (en) Customizable Joint Type Assignment Method And Apparatus
CN107526585B (zh) 基于Scala的FPGA开发平台及其调试、测试方法
CN219392962U (zh) 一种mram芯片测试系统
Zlatanov PCB design process and fabrication challenges
US9013205B2 (en) Testing apparatus and testing method
TW201704997A (zh) 偵錯系統及其控制方法
CN111123082B (zh) 一种小体积立体式反熔丝fpga在线调试验证方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Zhang Yongjun

Inventor after: Liu Juntao

Inventor after: Yao Yu

Inventor after: Gu Wanyi

Inventor before: Liu Juntao

Inventor before: Yao Yu

Inventor before: Zhang Yongjun

Inventor before: Gu Wanyi

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: LIU JUNTAO YAO YU ZHANG YONGJUN GU WANYI TO: ZHANG YONGJUN LIU JUNTAO YAO YU GU WANYI

C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Zhang Yongjun

Inventor after: Han Dahai

Inventor after: Liu Juntao

Inventor after: Yao Yu

Inventor after: Gu Wanyi

Inventor before: Zhang Yongjun

Inventor before: Liu Juntao

Inventor before: Yao Yu

Inventor before: Gu Wanyi

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: ZHANG YONGJUN LIU JUNTAO YAO YU GU WANYI TO: ZHANG YONGJUN HAN DAHAI LIU JUNTAO YAO YU GU WANYI

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JIANGSU XIBEI ELECTRONICS NETWORKSTALLATION CO., L

Free format text: FORMER OWNER: BEIJING POSTAL AND TELECOMMUNICATIONS UNIV.

Effective date: 20120313

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100876 HAIDIAN, BEIJING TO: 225108 YANGZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20120313

Address after: 225108 Jiangsu province Yangzhou city Guangling district town head Sibelius Road

Patentee after: Jiangsu Xibei Electronics Networkstallation Co., Ltd.

Address before: 100876 Beijing city Haidian District Xitucheng Road No. 10

Patentee before: Beijing University of Posts and Telecommunications