CN111123082B

CN111123082B - 一种小体积立体式反熔丝fpga在线调试验证方法

Info

Publication number: CN111123082B
Application number: CN201911043762.9A
Authority: CN
Inventors: 王亚昕; 唐士建; 董婷; 李亮; 黄竞; 于志成; 贺强民; 张东浩; 顾晨跃; 张鹏; 王庆元; 王洋
Original assignee: Beijing Institute of Space Research Mechanical and Electricity
Current assignee: Beijing Institute of Space Research Mechanical and Electricity
Priority date: 2019-10-30
Filing date: 2019-10-30
Publication date: 2021-11-16
Anticipated expiration: 2039-10-30
Also published as: CN111123082A

Abstract

一种小体积立体式反熔丝FPGA在线调试验证方法，充分考虑小型化设计要求，在测试程序定型后将以SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA上，减少转阶段更改设计对产品造成的影响，在母板表贴封装内部嵌套设计反熔丝FPGA的QFP208封装。在使用子板上的SRAM型FPGA调试完成后，将验证电路解焊，即可在内部嵌套封装上焊接反熔丝FPGA芯片。本发明解决了将测试的FPGA设计移植到更为可靠的反熔丝FPGA时硬件设计不兼容的问题，有效缩小了验证电路的体积，大大减小了调试用FPGA对母板电路布局布线的影响。本发明能够满足航天产品小型化设计的要求，提高了母板电路设计的集成度。

Description

一种小体积立体式反熔丝FPGA在线调试验证方法

技术领域

本发明涉及一种小体积立体式反熔丝FPGA在线调试验证方法，属于集成电路技术领域。

背景技术

FPGA(FIeld Programmable Gate Array现场可编程门阵列))是一种高密度可编程逻辑器，是近些年发展起来并被广泛应用的新型可编程逻辑器件。它通常包括三类可编程资源：可编程逻辑功能块CLB。可编程I/0模块lOB和可编程内部互连PI。这三部分自身是可编程的，而彼此之间也是可编程的。

由于空间环境的特殊性，在轨卫星产品中单粒子翻转(SEU)频发，以反熔丝为基础的非挥发性FPGA器件比ASIC和SRAM产品具有更多优势，使得设计人员必须考虑将以SRAM为基础的FPGA设计移植到更为可靠的ASIC或反熔丝FPGA。采用耐辐射的反熔丝FPGA，设计人员可以免除ASIC设计中的那些NRE成本和工程延误风险，并且具有FPGA才能提供的设计灵活性和产品快速上市优势。与AsIC相比，耐辐射的反熔丝解决方案在设计方面具有显著的优势，包括更高的设计灵活性、可在物理布局完成后修改设计，更短的设计时间、更低的设计成本，更具有竞争力。此外耐辐射反熔丝FPGA还具有其它优点，重量较轻及占用空间较少，因为不需要配置芯片而更易实现FPGA最低的能耗、高可靠性等。

然而反熔丝FPGA又不像其它可重复编程的FPGA，一旦程序下载进去就无法修改，若程序运行不正确，则需要更换FPGA芯片，重新进行程序的下载，不仅造成浪费，还增加了设计成本。

为满足航天产品高可靠性低成本的设计要求，现有的反熔丝FPGA应用过程中，通常是在初样阶段利用可多次编程的SRAM型FPGA芯片进行软硬件测试，设计定型后将以SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA上。

这种移植就要求设计过程中需要考虑SRAM型FPGA芯片与反熔丝FPGA的兼容，同时，为满足航天工艺要求减少交付产品焊盘反复焊接，需考虑反熔丝FPGA落焊前的验证手段。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提出了一种小体积立体式反熔丝FPGA在线调试验证方法，解决了SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA时硬件设计不兼容的问题。

本发明的技术方案是：

一种小体积立体式反熔丝FPGA在线调试验证方法，包括步骤如下：

1)在在线调试子板的两面的边缘位置均设置一圈表贴焊盘，作为子板接口封装；所述在线调试子板侧边采用半孔工艺加工有过孔，用于使在线调试子板两面对应位置的表贴焊盘实现电气连接；在子板接口封装区域内设置有SRAM型FPGA芯片封装；

2)在功能母板上对应焊接在线调试子板的位置设置一圈表贴焊盘，作为子板基座封装，所述子板基座封装的表贴焊盘的数量和结构尺寸与在线调试子板对应；同时在子板基座封装区域内设置有反熔丝FPGA芯片封装；

3)将能够多次烧写测试程序的SRAM型FPGA芯片通过表贴焊盘焊接至在线调试子板；

4)将焊接有SRAM型FPGA芯片的在线调试子板通过子板接口封装焊接至功能母板上的子板基座封装；

5)在功能母板上放置SRAM型FPGA配置芯片及JTAG程序下载管座；

6)通过反熔丝FPGA功能母板上的JTAG下载管座将测试程序下载至SRAM型FPGA配置芯片；

7)对所述测试程序进行在线测试验证；

8)重复步骤6)～7)直至获得通过测试验证的测试程序后，进入步骤9)；

9)所述在线调试子板为矩形，在矩形内角位置开有作为绑扎孔的通孔，在功能母板上对应位置开有与所述在线调试子板相同的绑扎孔，使用绑带穿过绑扎孔将在线调试子板与功能母板捆绑连接，然后将捆绑连接在一起的在线调试子板与功能母板进行力学实验验证；

10)在绝缘防护条件下，将在线调试子板从功能母板上解焊；

11)将步骤8)获得的通过测试验证的测试程序烧写至反熔丝FPGA芯片上；

12)通过反熔丝FPGA夹具将反熔丝FPGA芯片压接至反熔丝FPGA芯片封装上，验证反熔丝FPGA芯片完好及软件功能无误，通过验证后进入步骤13)；

13)拆除反熔丝FPGA夹具，然后将所述完成验证的反熔丝FPGA芯片焊接至功能母板上的反熔丝FPGA芯片封装。

本发明与现有技术相比的有益效果是：

1)本发明缩小了子板电路对母板电路的体积影响，子板电路仅包含SRAM型FPGA芯片，子板电路体积略大于SRAM型FPGA芯片，并设计对应的PCB封装，将该子板电路直接焊装在母板电路上，去掉了接插件等不必要的器件的焊装，有效缩小了子板电路的空间。

2)本发明设计反熔丝FPGA的验证夹具——同封装成型表贴夹具，当功能母板电路通过调试后，解焊验证电路，利用夹具将成型后的反熔丝芯片压接在芯片封装上进行进一步的测试。功能完成测试，确认芯片程序无误后直接落焊芯片。减少了移植测试过程中因芯片损坏等因素对电路板造成的多次焊接。

3)本发明有效缩小了子板电路的体积，大大减小了调试用FPGA对母板电路布局布线的影响。满足了航天产品小型化设计的要求，提高了母板电路设计的集成度。

4)本发明充分考虑了FPGA调试移植过程中的验证要求，并解决了原有设计不满足力学实验要求的问题。

5)本发明中的嵌套式设计思路可拓展至各种封装类型的反熔丝FPGA上的验证设计上，配套子板电路设计及测试软件设计可有效证明子板与母板连接的可靠性。

附图说明

图1为本发明验证方法流程图；

图2为本发明在线调试子板正面示意图；

图3为本发明在线调试子板背面示意图；

图4为本发明功能母板与在线调试子板连接面示意图；

图5为本发明功能母板与在线调试子板焊接示意图

图6为本发明反熔丝FPGA夹具压接装配示意图。

具体实施方式

现有的反熔丝FPGA与测试FPGA之间的兼容性设计需要采用上浮小板方式实现两种FPGA之间的兼容，具体措施如下：

1.设计一个调试用上浮小板，小板上配备SRAM型FPGA、程序配置芯片、程序下载插座及周围电路等。

2.电路母板上放置反熔丝FPGA封装，并将所有的功能管脚及IO管脚通过两个120芯高密度接插件与上浮小板连接。

这种上浮小板的设计方式虽然可以实现多次编程，但由于高密度接插件封装大，上浮小板尺寸固定等问题，需要占用很大一部分母板的空间，为满足上浮小板的安装，对母板电路结构和器件高度也有很大限制。不满足航天产品小型化高集成度设计的要求。上浮小板与母板电路之间通过高密度接插件插装的连接方式，无法进行可靠的固封，不满足震动实验要求，因此，在采用这款上浮小板的初样产品进行力学实验时往往需要摘除上浮小板，无法在实验中对该部分功能进行验证。

为有效缩减子板的体积，需要考虑去除对子板体积限制最大的器件——高密度接插件。接插件去除后子板与母板之间的信号连接通过表贴封装实现，如此一来，该子板上仅需包含验证用SRAM型FPGA，验证电路体积略大于芯片，为实现子母板之间的焊接，SRAM型FPGA芯片需焊接在验证电路正面，子板电路背面设计为表贴封装，与正面芯片引脚关系一一对应。

本发明母板电路上设计对应可焊接的表贴封装，子板与母板电路直接焊接安装在一起。且子母板四角对应位置均有绑线孔设计，方便力学实验前对验证电路进行固定。子母板连接不需要通过高密度接插件，有效缩小了验证电路的尺寸。同时，为提高子母板电路之间连接的可靠性，子板电路侧面进行半孔加工。

由于子板电路体积缩小，FPGA配置芯片，程序下载管座JTAG及周围阻容电路需设计在母板上，在完成程序测试后与子板一起解焊。

子板焊接完成后，通过JTAG下载测试程序对测试用系统进行验证，测试程序将根据母板20Mhz时钟分频出一个1Mhz的时钟输出至测试点，由此验证该子板正常工作。即可进行母板功能软件测试。

最终落焊的反熔丝FPGA需要在母板上设计对应封装，为满足小型化设计要求，且反熔丝落焊时，调试用子板已摘除干净。因此在子板焊接封装内部嵌套设计反熔丝FPGA对应封装，测试完成后即可直接落焊在子板封装内部。两种封装的空间复用最大限度的减小了调试用FPGA对母板电路布局布线的影响。

在软件从SRAM型FPGA向反熔丝FPGA移植完成后，如果不进行验证直接落焊，可能会由于芯片本身损坏，移植过程中IO绑定有误等原因对焊盘进行多次焊接。为减少重复焊接，设计了反熔丝FPGA夹具，反熔丝FPGA芯片烧写完成后，先通过夹具压接至母板上的反熔丝封装上，程序功能验证无误后，进行最终落焊。

该方法可作为一个功能模块应用在各类需要在设计定型后将以SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA的电路设计上，本方法同样适用于CGA封装的FLASH型FPGA芯片及对应反熔丝FPGA芯片的调试验证过程，具体见实施例。为小型化设计提供很好的解决思路。

如图1所示，本发明一种小体积立体式反熔丝FPGA在线调试验证方法，包括步骤如下：

1)在在线调试子板的两面的边缘位置均设置一圈表贴焊盘，作为子板接口封装；所述在线调试子板侧边采用半孔工艺加工有过孔，用于使在线调试子板两面对应位置的表贴焊盘实现电气连接；在子板接口封装区域内设置有SRAM型FPGA芯片封装；如图2、3所示。

2)在功能母板上对应焊接在线调试子板的位置设置一圈表贴焊盘，作为子板基座封装，所述子板基座封装的表贴焊盘的数量和结构尺寸与在线调试子板对应；同时在子板基座封装区域内设置有反熔丝FPGA芯片封装；如图4所示。

5)在功能母板上放置SRAM型FPGA配置芯片及JTAG程序下载管座；

6)通过反熔丝FPGA功能母板上的JTAG下载管座将测试程序分别下载至SRAM型FPGA配置芯片；

7)对所述测试程序进行在线测试验证；

10)在绝缘防护条件下，将在线调试子板从功能母板上解焊；解焊后的带有SRAM型FPGA芯片的在线调试子板可重复应用于不同的功能母板上；

12)通过反熔丝FPGA夹具将反熔丝FPGA芯片压接至反熔丝FPGA芯片封装上，验证反熔丝FPGA芯片完好及软件功能无误，通过验证后进入步骤13)；如图5所示。

实施例

在线调试子板正面四方板边设计与芯片关联的表贴焊盘，背面四方板边表贴焊盘大小间距与正面焊盘完全一一对应，焊盘大小SMD90REC14，焊盘间距24mil，通过在每组焊盘上打6mil的过孔实现正背面焊盘连接。SRAM型FPGA芯片型号为EPF10K70RI240，反熔丝FPGA芯片型号为A54SX72A-1CQ208B。SRAM型FPGA配置芯片型号为EPC2。在线验证方法可兼容同款的国内器件。

同理CGA封装的验证方法举例：FLASH型FPGA芯片型号为A3PE3000，反熔丝FPGA芯片型号为AX2000。在线验证方法可兼容同款的国内器件。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims

1.一种小体积立体式反熔丝FPGA在线调试验证方法，其特征在于，包括步骤如下：

5)在功能母板上放置SRAM型FPGA配置芯片及JTAG程序下载管座；

6)通过反熔丝FPGA功能母板上的JTAG程序下载管座将测试程序下载至SRAM型FPGA配置芯片；

7)对所述测试程序进行在线测试验证；

10)在绝缘防护条件下，将在线调试子板从功能母板上解焊；

13)拆除反熔丝FPGA夹具，然后将完成验证的反熔丝FPGA芯片焊接至功能母板上的反熔丝FPGA芯片封装。

2.根据权利要求1所述的一种小体积立体式反熔丝FPGA在线调试验证方法，其特征在于，选取SRAM型FPGA芯片型号为EPF10K70RI240。

3.根据权利要求1所述的一种小体积立体式反熔丝FPGA在线调试验证方法，其特征在于，选取反熔丝FPGA芯片型号为A54SX72A-1CQ208B。

4.根据权利要求1所述的一种小体积立体式反熔丝FPGA在线调试验证方法，其特征在于，选取SRAM型FPGA配置芯片型号为EPC2。