CN201638219U

CN201638219U - 一种实时fpga验证系统

Info

Publication number: CN201638219U
Application number: CN2010201433021U
Authority: CN
Inventors: 饶清文; 李芳芳; 石学锦; 冷金喜
Original assignee: BYD Co Ltd
Current assignee: BYD Co Ltd
Priority date: 2010-03-23
Filing date: 2010-03-23
Publication date: 2010-11-17
Anticipated expiration: 2020-03-23

Abstract

本实用新型提供了一种实时FPGA验证系统，该系统包括：母板、FPGA板、子板，母板上时钟模块、复位电路模块、存储模块、JTAG接口模块输入端分别与电源管理模块连接，输出端分别与第一高速接口连接，电源管理模块还直接与第一高速接口连接；FPGA板上FPGA芯片输入端与第二高速接口连接、输出端与第三高速接口连接，降噪处理模块输入端与第二高速接口连接、输出端与FPGA芯片连接；子板上外设子板应用电路模块与第四高速接口连接；FPGA板上第二高速接口用于与母板上第一高速接口连接；子板上第四高速接口用于与FPGA板上第三高速接口连接。本实用新型解决了实时FPGA验证系统调试过程中由于电源供电不稳定而烧坏FPGA芯片的技术问题。

Description

一种实时FPGA验证系统

技术领域

本实用新型属于集成电路(IC)芯片的仿真验证系统领域，尤其涉及一种实时FPGA验证系统。

背景技术

现有的FPGA验证系统将电源管理模块、时钟模块、复位电路模块、FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片、存储模块、信号接口模块、LED(Light Emitting Diode，发光二极管)指示模块、显示模块、高速接口设计在一块PCB(Printed Circuit Board，印制电路板)板上，统称FPGA板。

其中电源管理模块为其它模块的工作提供稳定可靠的电压；时钟模块产生各工作模块需要的时钟信号；复位电路模块给各模块的初始化提供复位电平信号；FPGA芯片是可编程的载体，设计人员可按照自己的思想对它编程，实现某一特定功能；存储模块可以存放各种有用信息，如代码、数据等；信号接口模块可以与各应用子板的对应接口相连；LED指示模块是具体电路模块处于某种工作状态的标志信号指示灯；显示模块可以是数码管或液晶屏等，是电路输出信号更直观的显示；高速接口用于和应用子板的信号连接。

现有的FPGA验证系统价格都十分昂贵，并且对于特定的FPGA验证系统，由于FPGA芯片不可升级，复用性和可扩展性都受到限制，这就有必要根据电路的需要自主设计制作FPGA验证系统。然而，自主设计制作FPGA验证系统需要较高的成本，其中FPGA芯片的成本占了很大的比重。

现有的FPGA验证系统，电源管理模块和FPGA芯片做在一块FPGA板上。从工艺角度讲，FPGA芯片的焊接会在其他所有电子元器件焊接之前，当然也在FPGA板电源管理模块调试工作之前。这样就使得在整个FPGA验证系统的调试过程中，在电源管理模块调试时，由于供电不稳定而导致FPGA芯片或其他部件烧坏的几率增加，使得设计开发风险增大。

实用新型内容

本实用新型为解决现有FPGA验证系统调试过程中容易烧坏FPGA芯片的技术问题，提供了一种实时FPGA验证系统。

一种实时FPGA验证系统，包括：母板、FPGA板、子板；

母板包括：电源管理模块、时钟模块、复位电路模块、存储模块、JTAG接口模块、第一高速接口；时钟模块、复位电路模块、存储模块、JTAG接口模块输入端分别与电源管理模块连接，输出端分别与第一高速接口连接；电源管理模块还直接与第一高速接口连接；

FPGA板包括：FPGA芯片、降噪处理模块、第二高速接口、第三高速接口；FPGA芯片输入端与第二高速接口连接、输出端与第三高速接口连接；降噪处理模块输入端与第二高速接口连接、输出端与FPGA芯片连接；

子板包括：第四高速接口、外设子板应用电路模块；外设子板应用电路模块与第四高速接口连接；

第二高速接口用于与第一高速接口连接；第四高速接口用于与第三高速接口连接。

作为最优方案，母板还包括监控模块，监控模块一端与所述电源管理模块连接、另一端与第一高速接口连接。

作为最优方案，FPGA板还包括LED指示模块，LED指示模块与FPGA芯片连接。

作为最优方案，所述LED指示模块为LED灯。

本实用新型将电源管理模块、时钟模块、复位电路模块、存储模块、JTAG接口模块、监控模块、第一高速接口设计在母板上；FPGA芯片、降噪处理模块、LED指示模块、第二高速接口、第三高速接口设计在FPGA板上；调试过程中先调试母板，然后将母板和FPGA板通过第一高速接口、第二高速接口连接，解决了调试过程中由于电源调试供电不稳定而烧坏FPGA芯片的技术问题。

附图说明

图1是本实用新型实施例1提供的FPGA验证系统模块图；

图2是本实用新型实施例2提供的FPGA验证系统模块图；

图3是本实用新型第一高速接口、第二高速接口上的电源分块示意图。

具体实施方式

为了使本实用新型所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

如图1所示，为实施例1的实时FPGA验证系统模块图。该FPGA验证系统由母板11、FPGA板12、子板13构成。

母板11包括：电源管理模块111、时钟模块112、复位电路模块113、存储模块114、JTAG(Joint Test Action Group，联合测试行为组织)接口模块115、第一高速接口116；时钟模块112、复位电路模块113、存储模块114、JTAG接口模块115输入端分别与电源管理模块111连接，输出端分别与第一高速接口116连接；电源管理模块111还直接与第一高速接口116连接，为FPGA板12及子板13提供电源。

FPGA板12包括：FPGA芯片121、降噪处理模块122、第二高速接口123、第三高速接口124；FPGA芯片121输入端与第二高速接口123连接、输出端与第三高速接口124连接；降噪处理模块122输入端与第二高速接口123连接、输出端与FPGA芯片121连接。

子板13包括：第四高速接口132、外设子板应用电路模块131；外设子板应用电路模块131与第四高速接口132连接。

第二高速接口123用于与第一高速接口116连接；第四高速接口132用于与第三高速接口124连接。

第一高速接口116、第二高速接口123、第三高速接口124、第四高速接口132的频率最高能达到9.5GHZ，通过这些高速接口连接母板11、FPGA板12、子板13，能保证FPGA验证系统的时钟频率不会因为板间通过高速接口的连接而降低。

母板11中电源管理模块111为其它模块的工作提供稳定可靠的电压，包括母板11上各模块、FPGA板12、子板13的供电；时钟模块112产生FPGA芯片121需要的时钟信号；复位电路模块113实现FPGA芯片121的上电复位，以及使用按键对FPGA芯片121系统复位；存储模块114可以存放各种有用信息，如代码、数据等；JTAG接口模块115用于对FPGA芯片121下载编程。

FPGA芯片121的电源来自母板11的电源管理模块111，中间通过了高速接口和连线，因此需要在FPGA芯片121的电源输入端做滤波和退耦处理，保证其供电稳定。FPGA板12中降噪处理模块122针对FPGA芯片121的供电作滤波和退耦处理，保证FPGA芯片121供电稳定。

子板13中外设子板应用电路模块131的电路需根据待验证的系统而设计，而第四高速接口132需根据FPGA板12的第三高速接口124的尺寸和属性而设计。

作为最优实施例，本实用新型还提供了实施例2，如图2所示。母板21包括：电源管理模块211、时钟模块212、复位电路模块213、存储模块214、JTAG接口模块215、第一高速接口216、监控模块217；FPGA板22包括：FPGA芯片221、降噪处理模块222，LED指示模块233；子板23包括：第四高速接口232、外设子板应用电路模块231。

与实施例1相比，本实施例增加了监控模块217、LED指示模块225。

监控模块217位于母板21上，一端与所述电源管理模块211连接，另一端与第一高速接口216连接；监控模块217中时钟信号来自于FPGA芯片221。监控模块217可实现对FPGA芯片221的温度监控和I/O电压监控，当温度过高时会打开FPGA芯片221旁的风扇对FPGA芯片221进行降温，当FPGA芯片221的I/O电压异常时LED指示模块225的LED灯亮，同时对FPGA芯片221断电，保护FPGA芯片221不被烧坏。

LED指示模块225为LED灯，与FPGA芯片221连接。用于指示FPGA芯片221供电是否正常，以及指示FPGA芯片221下载编程是否成功。

由于FPGA芯片221需要3.3V、2.5V、1.0V这3种工作电压，同时为了使负载能力达到要求，第一高速接口216、第二高速接口223的电压接口需特殊设计。如附图3所示，电压接口旁边相应的设有接地端口，并且接地端口将各电源接口隔开。这里使用高速接口连接，是为了保证FPGA验证系统的时钟频率不会因为板间通过高速接口的连接而降低。

该实时FPGA验证系统的调试过程如下：

母板21的调试：

母板21的调试重点在电源管理模块211，其次还有时钟模块212、复位电路模块213、监控模块217和母板21短路断路测试；这里只介绍跟本发明相关的电源管理模块调试。

电源管理模块211对FPGA芯片221的供电包括三个部分：3.3V的I/O接口电压供电、2.5V辅助电源电压供电以及1V核电压供电。由于电源的稳定性是FPGA验证系统的关键因素，因此对于每一个电源域都需要单独测试电压的波动大小以及负载能力是否达到要求。

FPGA板22的调试：

FPGA板22的调试重点是确定电源网络与母板21的电源网络的高速接口要匹配以及FPGA板22的短路断路测试。

子板23的调试：

进行子板23调试时，子板23可以选择通过FPGA板22供电或者单独供电。如果选择通过母板21供电需要特别注意供电电压的选择。对于子板调试需要特别注意的地方是连接到FPGA芯片221的I/O接口的电压不能超过3.3V以及对子板23的短路断路测试。

整个FPGA验证系统的调试：

母板21、FPGA板22、子板23单独调试都通过后，最后将FPGA板22的第二高速接口223和母板21的第一高速接口216进行连接，将子板23的第四高速接口232和FPGA板22的第三高速接口224进行连接，进行整板的调试。

整板的调试通过，FPGA验证系统就可以用来做设计验证了。验证过程中监控模块217能对FPGA芯片221起到一定保护作用，当FPGA芯片221温度过高时监控模块217会控制FPGA芯片221旁的风扇打开对其降温，当FPGA芯片221的I/O接口电压过高时监控模块217会对其断电。

本实用新型中电源管理模块211设置在母板21上，FPGA芯片221设置在FPGA板22上。从调试工作角度来说，母板21与FPGA板22选择分开调试，当电源调试通过之后再将FPGA板22与母板21相连。这种设计可以保证不会因为电源供电异常而导致FPGA芯片221烧坏现象的发生，使得在母板21设计制作有问题的情况下，将损失降到最小。

同时由于母板21、FPGA板22、子板23分开来做，这样就减小了每块板子的面积和体积，携带方便。对于同一块母板21，可以根据需要设计不同的FPGA板22；对于不同的项目，可以设计不同的验证子板23来做验证；这使得验证系统的复用性很强。

本实用新型的监控模块217是专门用来监控FPGA芯片221的温度和I/O接口电压的。当FPGA芯片221温度高过一定温度值时，监控模块217的相关输出控制电平会跳变，控制FPGA芯片221旁的风扇打开，对FPGA芯片221进行降温；当FPGA芯片221的I/O接口电压出现异常时，监控模块217的相关输出电平会跳变，点亮LED指示灯报警，并对FPGA芯片221断电。这样，会大大降低了调试工作过程中损坏板子的概率。

对实时FPGA验证系统进行调试，或者对其他设计模块进行FPGA验证过程中，都需要存储模块214参与存放代码；JTAG接口模块215向FPGA芯片221下载编程。它们都属于公用模块。将电源管理模块211、时钟模块212、复位电路模块213、存储模块214、JTAG接口模块215、第一高速接口216、监控模块217设计在母板21上，可以避免设计不同的FPGA板22时要进行重复调试。

对于相同的封装，FPGA芯片221有多种不同的型号，因此在调试阶段，可以买一片低端的FPGA芯片221。调试通过后，可以直接买高端FPGA芯片221直接贴上即可实现平滑升级。

FPGA板22上的第三高速接口224为通用接口，I/O接口多，子板23可按具体的项目配置，并且FPGA板22也可以按需求升级，这使得FPGA板22功能扩展性很强。

母板21的兼容性好，将其他的FPGA板22直接插上母板21即可使用。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种实时FPGA验证系统，其特征在于：包括：母板、FPGA板、子板；

2.如权利要求1所述的实时FPGA验证系统，其特征在于：母板还包括监控模块，监控模块一端与所述电源管理模块连接、另一端与第一高速接口连接。

3.如权利要求1所述的实时FPGA验证系统，其特征在于：FPGA板还包括LED指示模块，LED指示模块与FPGA芯片连接。

4.如权利要求3所述的实时FPGA验证系统，其特征在于：所述LED指示模块为LED灯。