CN1900730A - 一种优化的表贴测试点及对其优化的方法 - Google Patents
一种优化的表贴测试点及对其优化的方法 Download PDFInfo
- Publication number
- CN1900730A CN1900730A CN 200610061900 CN200610061900A CN1900730A CN 1900730 A CN1900730 A CN 1900730A CN 200610061900 CN200610061900 CN 200610061900 CN 200610061900 A CN200610061900 A CN 200610061900A CN 1900730 A CN1900730 A CN 1900730A
- Authority
- CN
- China
- Prior art keywords
- detecting point
- label detecting
- list label
- area
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明公开了一种优化的表贴测试点及对其优化的方法,包括:增加表贴测试点与其相邻平面的距离以增加表贴测试点的阻抗值,抵消添加所述的表贴测试点引起的微带线阻抗值的变化。本发明克服现有技术的不足,采用增加表贴测试点与其相邻平面的距离以增加表贴测试点阻抗值,从而抵消因添加表贴测试点导致的微带线阻抗值减小的技术方案,使测试系统在添加表贴测试点时,降低甚至消除微带线的阻抗值的不连续性,极大的减小添加表贴测试点后对高速信号的影响。
Description
技术领域
本发明涉及单板测试技术领域,具体来说,涉及到对单板测试的表贴测试点进行优化的技术。
背景技术
对单板进行测试包含两个部分,一种是对单板器件连接可靠性进行测试,即ICT(In-Circuit test在线测试系统)测试。另外一种是对单板信号质量测试。对于这两种测试,都需要在单板上添加测试点,以提高测试效率。
对于PCB(Printed Circuit Board印制电路板)表层的微带线,最简单的测试点是表贴测试点。如图1所示,表贴测试点一般为圆形,直接添加在微带线上。为了使测试探针能有效的接触表贴测试点,表贴测试点一般是直径比线宽大很多的圆盘。
对于添加表贴测试点处的微带线特性阻抗可以通过下述的公式近似计算:
其中W表示微带线宽度,H表示微带线距离相邻平面的距离(相邻平面指表贴测试点的参考平面),T表示微带线的厚度,ξr表示介质的介电常数,In表示对数据进行自然对数计算。
如前所述,表贴测试点的直径一般比微带线线宽大很多,因此,根据上述的公式,在添加表贴测试点的地方,微带线宽度W增加很多,由于微带线宽度W增加,使得微带线阻抗Z0变小。因此,添加表贴测试点使信号线在测试点处阻抗变小,形成阻抗不连续点,从而引起信号在此处的反射,影响信号质量,尤其是在信号速率越来越高的发展趋势下,表贴测试点对信号质量影响也越来越严重。
以下通过对添加表贴测试点前后信号质量的仿真结果进行对比分析,如图2和图3所示,图2表示仿真结果S11,图3表示仿真结果S21。
其中S11表示输入端1的反射信号与输入信号的比值,S21表示微带线的输出端2与输入端1的信号的比值,其中m2和m3所在的曲线为普通微带线的情况,m1和m4所在的曲线为添加表贴测试点微带线的情况。
用S参数判断信号质量的方法,简单说就是要求S11越小越好,S21越大越好,即反射越小越好,输出越大越好。
在10GHz这个频率点,从图2(S11)中可以看出m1所在的曲线明显比m2所在的曲线高,说明添加表贴测试点后反射加大,而图3(S21)中m4所在的曲线比m3所在的曲线低,说明添加表贴测试点后输出减少,从而证明添加表贴测试点后高速信号质量有较大的恶化。
因此,在测试中,在PCB上原本可以点到点直接相连的信号,为了满足测试要求,不得不在信号线上添加各种各样的表贴测试点,这样在信号线上形成阻抗不连续点,引起信号质量不同程度恶化。尤其是对于高速信号的测试,表贴测试点所引起信号质量恶化的程度随着信号频率的提高而变得更加明显。
发明内容
本发明提供了一种优化的表贴测试点及对其优化的方法,以解决现有技术中添加表贴测试点后在信号线上形成阻抗不连续点,对信号质量造成负面影响的问题。
为实现上述目的,本发明采用如下的技术方案:一种对表贴测试点优化的方法,所述的方法为:
a、增加表贴测试点与其相邻平面的距离以增加表贴测试点的阻抗值,抵消添加所述的表贴测试点引起的微带线阻抗值的变化。
其中步骤a具体包括:
a1、将所述的表贴测试点的相邻平面部分挖空,增加表贴测试点与其相邻平面的距离以增加表贴测试点所在的微带线的阻抗值。
其中所述的相邻平面部分挖空的形状为圆形或者椭圆形或者矩形。
其中所述的相邻平面部分挖空的面积根据所述的表贴测试点的面积以及信号频率段确定。
其中所述的相邻平面为与表贴测试点相邻的多层平面。
本发明还提供了一种优化的表贴测试点,所述的表贴测试点的相邻平面在所述的表贴测试点的下方有挖空区域。
其中所述的挖空区域的形状为圆形或者椭圆形或者矩形。
其中所述的挖空区域的面积根据所述的表贴测试点的面积以及信号频率段确定。
其中所述的相邻平面为与表贴测试点相邻的多层平面。
本发明克服现有技术的不足,采用增加表贴测试点与其相邻平面的距离以增加表贴测试点阻抗值,从而抵消因添加表贴测试点导致的微带线阻抗值的增加的技术方案,使测试系统在添加表贴测试点时,降低甚至消除微带线的阻抗值的不连续性,极大的减小添加表贴测试点后对高速信号的影响。
附图说明
图1为现有技术在微带线上添加表贴测试点的示意图;
图2为添加表贴测试点前后仿真S11参数对比图;
图3为添加表贴测试点前后仿真S21参数对比图;
图4为表贴测试点相邻平面挖空后示意图;
图5为表贴测试点相邻平面挖空前后仿真S11参数对比图;
图6为表贴测试点相邻平面挖空前后仿真S21参数对比图;
图7为不同面积的表贴测试点相邻平面的挖空区域仿真S21参数对比图;
图8为不同面积的表贴测试点相邻平面的挖空区域仿真S11参数对比图。
具体实施方式
本发明的基本原理是将表贴测试点相对应的相邻平面部分挖空,增加微带线与其相邻平面的距离,减小因添加表贴测试点引起的微带线阻抗变化,达到微带线优化阻抗的目的,从而减小测试点对高速信号的影响。
以下结合附图和具体实施例进行详细说明:
本发明所述的优化的表贴测试点如图4所示,表贴测试点下面的第一个相邻平面(参考平面)为圆形的挖空部分,此时表贴测试点的参考平面为被挖空平面下面的平面,表贴测试点与相邻平面(参考平面)的距离为H。
实际应用中,相邻平面的挖空形状不限于圆形,其他的形状如椭圆或者矩形同样能够达到本发明所述的目的。
因此,将测试点相邻平面层在测试点正对的下方部分挖空,由于平面层不只一个,相邻平面层挖空区域的下面一般还有另外1个平面层,因此,表贴测试点与相邻平面的距离H加大了,从下述的微带线阻抗计算公式可知:
H增加后Z0相应的增大,表贴测试点处的阻抗增大,从而尽量抵消走线宽度增加所引起的阻抗变化,最终达到阻抗尽量保持连续的目的。
以下对表贴测试点相邻平面挖空前后的仿真S参数进行分析说明,本发明主要考虑高速即高频情况下表贴测试点对信号质量的影响,所以选取10GHz这个点来做比较。
如图5和图6所示:
图5表示仿真结果S11,图6表示仿真结果S21,图5和图6中m2和m3所在的曲线为表贴测试点挖空相邻平面后的仿真S参数,m1和m4所在的曲线为挖空相邻平面前的表贴测试点仿真的S参数。
在频率为10GHz的情况下,从图5(S11)中可以看出m2所在的曲线比m1所在的曲线明显低,说明挖空表贴测试点相邻平面后其反射减少,从图6中(S21)可以看出m3所在的曲线比m4所在的曲线高,说明挖空表贴测试点后输出增加,从而证明表贴测试点挖空相邻平面对高速信号质量的改善效果较明显。
如前所述,表贴测试点的相邻平面层不止一层,如果挖空一层相邻平面后对微带线阻抗的改善效果不够理想,可以考虑再挖空下一层相邻平面,以继续增加H的值。
此外,当表贴测试点直径确定的时候,相邻平面挖空区域的大小对高速信号质量的改善效果也不相同。以下分别以挖空区域半径分别为12mil(密耳,1mil=0.0254mm)、16mil、20mil、24mil为例进行对比分析:
图7和图8为改变挖空区域半径分别为12mil、16mil、20mil和24mil后的仿真的S参数。其中,图7为仿真结果S21,图8为仿真结果S11。R12所在曲线对应挖空区域半径12mil,R16所在曲线对应挖空区域半径16mil,R20所在曲线对应挖空区域半径20mil,R24所在曲线对应挖空区域半径24mil。
如图7所示,在10GHz的频率点,R12、R16、R20和R24对应的曲线的输出的大小对应其半径,半径越大,输出越大,但是在12.5GHz的频率点,可以看到R24对应曲线的输出反而小于R16对应曲线和R20对应曲线的输出。
如图8所示,在10GHz的频率点,R12、R16、R20和R24对应的曲线的反射值的大小对应其半径,半径越大,反射越小,但是在12.5GHz的频率点,可以看到R24对应曲线的反射值反而小于R16对应曲线和R20对应曲线的反射值。
从图7和图8中可以看出,随着挖空区域半径的增加,改善效果逐渐增加,达到最优值后,改善效果将出现逆转,这说明对应表贴测试点直径一定的情况下,挖空区域半径也有一个最优值。
挖空区域部分的半径可以根据信号所处的频率段以及表贴测试点的直径来决定。
从上述的两个图中还可以看出,一个挖空区域优化的频率段也因为挖空区域半径的不同而不相同。
本实施例中挖空区域以圆形为例说明,具体实施本发明技术方案时,挖空区域的形状可以不限于圆形,椭圆、矩形等形状的挖空区域同样可以达到改善信号质量的效果。
Claims (9)
1、一种对表贴测试点优化的方法,其特征在于,所述的方法包括如下步骤:
a、增加表贴测试点与其相邻平面的距离以增加表贴测试点的阻抗值,抵消添加所述的表贴测试点引起的微带线阻抗值的变化。
2、根据权利要求1所述的方法,其特征在于,步骤a具体包括步骤:
a1、将所述的表贴测试点的相邻平面部分挖空,增加表贴测试点与其相邻平面的距离以增加表贴测试点所在的微带线的阻抗值。
3、根据权利要求2所述的方法,其特征在于,所述的相邻平面部分挖空的形状为圆形或者椭圆形或者矩形。
4、根据权利要求2所述的方法,其特征在于,所述的相邻平面部分挖空的面积根据所述的表贴测试点的面积以及信号频率段确定。
5、根据权利要求2所述的方法,其特征在于,所述的相邻平面为与表贴测试点相邻的多层平面。
6、一种优化的表贴测试点,其特征在于,所述的表贴测试点的相邻平面在所述的表贴测试点的下方有挖空区域。
7、根据权利要求6所述的表贴测试点,其特征在于,所述的挖空区域的形状为圆形或者椭圆形或者矩形。
8、根据权利要求6所述的表贴测试点,其特征在于,所述的挖空区域的面积根据所述的表贴测试点的面积以及信号频率段确定。
9、根据权利要求6所述的表贴测试点,其特征在于,所述的相邻平面为与表贴测试点相邻的多层平面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610061900 CN1900730A (zh) | 2006-07-27 | 2006-07-27 | 一种优化的表贴测试点及对其优化的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610061900 CN1900730A (zh) | 2006-07-27 | 2006-07-27 | 一种优化的表贴测试点及对其优化的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1900730A true CN1900730A (zh) | 2007-01-24 |
Family
ID=37656655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610061900 Pending CN1900730A (zh) | 2006-07-27 | 2006-07-27 | 一种优化的表贴测试点及对其优化的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1900730A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101149419B (zh) * | 2007-11-13 | 2011-06-15 | 北京邮电大学 | 一种用于带有表贴芯片电路的验证调试系统 |
CN104034925A (zh) * | 2014-06-24 | 2014-09-10 | 中国科学院上海微系统与信息技术研究所 | 一种w波段多端口平面电路测试夹具 |
CN109618486A (zh) * | 2018-12-04 | 2019-04-12 | 郑州云海信息技术有限公司 | 一种高速线上测试点的添加方法、系统及相关装置 |
-
2006
- 2006-07-27 CN CN 200610061900 patent/CN1900730A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101149419B (zh) * | 2007-11-13 | 2011-06-15 | 北京邮电大学 | 一种用于带有表贴芯片电路的验证调试系统 |
CN104034925A (zh) * | 2014-06-24 | 2014-09-10 | 中国科学院上海微系统与信息技术研究所 | 一种w波段多端口平面电路测试夹具 |
CN109618486A (zh) * | 2018-12-04 | 2019-04-12 | 郑州云海信息技术有限公司 | 一种高速线上测试点的添加方法、系统及相关装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1655662A (zh) | 具有轴向平行通孔的印刷电路板 | |
CN101034879A (zh) | 弹性边界波器件 | |
CN1900730A (zh) | 一种优化的表贴测试点及对其优化的方法 | |
CN1313722A (zh) | 多层印制线路板和测量多层印制线路板阻抗的方法 | |
US8791372B2 (en) | Reducing impedance discontinuity in packages | |
CN1913744A (zh) | 具有改良过孔的印刷电路板 | |
US20030029636A1 (en) | Coupling of conductive vias to complex power-signal substructures | |
CN2886929Y (zh) | 一种超传输总线接口板间互连装置 | |
CN101067642A (zh) | 电子器件测试装置及其所使用的触头 | |
CN1834679A (zh) | 用于探测测试访问点结构的扭转夹具探头的方法和装置 | |
CN1831550A (zh) | 显示面板的非接触式检测装置 | |
CN1547340A (zh) | 一种cdma系统的无线网络优化方法 | |
CN1747226A (zh) | 耦合线定向耦合器及其制造方法 | |
CN1786734A (zh) | 一种改善高频地波雷达接收机动态范围的方法和电路 | |
CN101038814A (zh) | 片式低温共烧陶瓷式共模滤波器 | |
CN1128560C (zh) | 移动终端顺势越区切换的方法 | |
CN2854855Y (zh) | 卡缘连接器 | |
CN1921737A (zh) | 一种印刷电路板的布线方法及印刷电路板 | |
CN1196222C (zh) | 从波导管到微带的过渡装置 | |
CN2847794Y (zh) | 具有电镀导线的线路板 | |
CN201039580Y (zh) | 一种pcb板及相应的电路板印刷装置、钢网 | |
CN111610432B (zh) | 一种印制电路内层线路损耗测试结构 | |
CN1577645A (zh) | 螺旋形电感器 | |
CN1326313A (zh) | 多层印制线路板和制造多层印制线路板的方法 | |
CN1923413A (zh) | 磁性微粉及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |