CN111610432B - 一种印制电路内层线路损耗测试结构 - Google Patents

一种印制电路内层线路损耗测试结构 Download PDF

Info

Publication number
CN111610432B
CN111610432B CN202010483804.7A CN202010483804A CN111610432B CN 111610432 B CN111610432 B CN 111610432B CN 202010483804 A CN202010483804 A CN 202010483804A CN 111610432 B CN111610432 B CN 111610432B
Authority
CN
China
Prior art keywords
line
transmission line
layer
differential transmission
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010483804.7A
Other languages
English (en)
Other versions
CN111610432A (zh
Inventor
陈苑明
李晓璇
何为
张灵芝
王守绪
王翀
周国云
洪延
杨文君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010483804.7A priority Critical patent/CN111610432B/zh
Publication of CN111610432A publication Critical patent/CN111610432A/zh
Application granted granted Critical
Publication of CN111610432B publication Critical patent/CN111610432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种印制电路内层线路损耗测试结构，属于印制电路板制造技术领域。所述损耗测试结构包括依次设置的第一参考层、第一基板介质层、内层信号传输线组、空气介质、第二基板介质层和第二参考层；其特征在于，所述内层信号传输线组包括长蛇形差分传输线，以及与长蛇形差分传输线垂直的短蛇形差分传输线。本发明通过调整线路图形，有效克服了现有线路损耗测试板由于走线分布，导致板材利用率低、体积过大的缺点；同时，在内层信号传输线组上方制作镂空结构，形成内层微带线的结构，以空气代替了原有介质层，减小了介质损耗。与现有技术相比，本发明具有制作流程简单、成本低、性能好等优点。

Description

一种印制电路内层线路损耗测试结构
技术领域
本发明属于印制电路板制造技术领域，具体涉及一种印制电路内层线路损耗测试结构及其制作方法。
背景技术
随着5G技术的不断推进，信号的传输速度不断加快，高密度的普通PCB也不断向高密度的高速PCB发展，故未来高密度的高速PCB将占据市场的主要地位。但是，该技术的发展也带来了信号波形失真等一系列问题。在研究高速信号的传输时，需将整个互连通道当作传输线处理，从电磁波的角度研究信号的“动态”变化过程。因此我们在研究传输损耗时，通常会直接设计简单的传输线路，使用矢量网络分析测量S参数，来进行研究。
在信号的实际传输过程中，由于传输线的表面粗糙度、介质极化等影响，使信号的能量发生衰减，这种传输线称为有损传输线。有损传输线的损耗来源主要有：趋肤效应、介质损耗、邻近效应、阻抗不连续、辐射等。
对于低速电路，PCB传输线的设计和材料的电参数(介电常数等)对信号的影响可以不予考虑，但在高速电路中，信号的走线就必须考虑其传输线效应，也必须考虑电路板介质材料的电参数。
内层传输线信号的传输质量与基板材料密切相关，降低线路板基板材料的介电常数有利于提高信号的传播速度，减小介质损耗，考虑到空气介电常数为1.00053，较常用的介质材料小。中国发明专利CN.201711284776.0在印制电路板内层传输线路上层通过制作掩膜的方法在线路图形的信号传输路径的位置形成空腔，空腔内的空气替代了原有介质材料，可有效提高信号传输速度，减小介质损耗。
传输线结构包括“信号路径”与“返回路径”两部分。参考层作为信号的返回路径，它不仅承载信号的返回电流，还控制着传输线的阻抗。完整的传输线结构应该包括参考层，这是因为参考层的连续性对信号的影响很大。徐小兰在文献《印制电路高速传输线路设计与制作的信号完整性研究》中提到：当参考层连续时，TDR曲线平缓，传输线的阻抗一致性较好，回波损耗和插入损耗都较小；当参考层不连续时，在不连续处的阻抗急剧增大，反射严重，导致回波损耗和插入损耗较大。
在信号的传输过程中，外界环境的变化会严重影响信号的传输质量。因此，为得到较好的传输质量，一个常用的方法就是采用差分信号进行传输，即在阻抗匹配的端口处输出两个翻转方向相反、幅度相等、边沿相同的信号，接收器接收到两个信号后，将两个信号相减，得到差分信号。若两个信号在传输过程中受外界环境的影响使电平发生变化，接收端接收到信号后，对差分信号的影响很小，故差分信号系统具备极大的噪声容忍度及抗干扰的能力。目前很多测试都专注于最外层线路的损耗测试，如Yuanming Chen等在文献《Effect of surface finishing on signal transmission loss of microstrip copperlines for high-speed PCB》、Chong Wang等在文献《Incorporation of Tin on copperclad laminate to increase the interface adhesion for signal loss reduction ofhigh-frequency PCB lamination》中对传输损耗的研究，都专注于对最外层微带线信号传输的研究与测试。但由于现有的印制电路板，内外层均有线路分布，对内层线路的信号传输损耗的研究也很重要。而目前对内层线路的信号传输损耗的研究较少，并且，现有线路损耗测试板的传输线路设计多为直线型差分线，使得差分测试板尺寸过大，测试难度增加。
发明内容
本发明的目的在于，针对现有信号测试印制电路板技术中存在的缺陷，提出了一种印制电路内层线路损耗测试结构及其制作方法。
为实现上述目的，本发明采用的技术方案如下：
一种印制电路内层线路损耗测试结构，包括依次设置的第一参考层、第一基板介质层、内层信号传输线组7、空气介质8、第二基板介质层和第二参考层；其特征在于，所述内层信号传输线组7包括长蛇形差分传输线，以及与长蛇形差分传输线垂直的短蛇形差分传输线；
所述长蛇形差分传输线的布线方式如下：
第1段图形：长蛇形差分传输线的首端与测试接头连接区域的信号线连接孔相连，然后垂直向上延伸4.86mm，再通过1.08mm的45°拐角线正向水平延伸38.58mm；
第2段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线负向水平延伸24.96mm；
第3段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线正向水平延伸24.96mm；
第4段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线负向水平延伸24.96mm；
第5段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线正向水平延伸62.58mm；
第6段图形：继续通过1.08mm的45°拐角线垂直向上延伸4.86mm，长蛇形差分传输线的末端与测试接头连接区域的信号线连接孔相连；
所述短蛇形差分传输线的布线方式如下：
第1段图形：短蛇形差分传输线的首端与测试接头连接区域的信号线连接孔相连，然后垂直向上延伸4.86mm，再通过1.08mm的45°拐角线正向水平延伸37.73mm；
第2段图形：继续通过1.08mm的45°拐角线垂直向下延伸11.07mm，然后通过1.08mm的45°拐角线正向水平延伸13.36mm；
第3段图形：继续通过1.08mm的45°拐角线垂直向上延伸4.86mm，短蛇形差分传输线的末端与测试接头连接区域的信号线连接孔相连。
进一步地，所述测试接头连接区域包括两个测试设备连接孔、位于两个测试设备连接孔之间的多孔结构、引线；所述多孔结构包括位于中心的信号线连接孔和位于周围的7个参考层导通孔，参考层导通孔连接第一参考层和第二参考层；所述引线包括与信号线连接孔相连的长度为3.08mm的第一线条，与差分传输线的首端或末端相连的长度为3.58mm的第二线条，且第一线条与第二线条夹角为45°。
进一步地，所述第一参考层和第二参考层为铜层。
进一步地，所述第一基板介质层和第二基板介质层为树脂。
进一步地，所述长蛇形差分传输线和短蛇形差分传输线的阻抗均设置为100Ω，阻抗偏差均为±10Ω。
进一步地，所述信号线连接孔的直径为0.25mm；所述参考层导通孔的直径为0.25mm；所述测试设备连接孔的直径为1.65mm。
与现有技术相比，本发明的有益效果为：
本发明提供了一种印制电路内层线路损耗测试结构，通过调整线路图形，有效克服了现有线路损耗测试板由于走线分布，导致板材利用率低、体积过大的缺点；同时，在内层信号传输线组上方制作镂空结构，形成内层微带线的结构，以空气代替了原有介质层，减小了介质损耗；利用参考平面实现屏蔽效果，可以很好地控制阻抗，提高信号测试的可靠性。与现有技术相比，本发明具有制作流程简单、成本低、性能好等优点。
附图说明
图1(a)为本发明提供的一种印制电路内层线路损耗测试结构中，内层信号传输线组的布线示意图；
图1(b)为实施例提供的基于本发明印制电路内层线路损耗测试结构的电路板沿a线的剖面示意图；
图2为实施例提供的一种印制电路内层线路损耗测试结构中，内层信号传输线组的具体结构及其参数，图中标记尺寸的长度单位均是mm；
附图标记说明：
1、测试接头连接区域，2、测试设备连接孔，3、信号线连接孔，4、参考层导通孔，5、铜层，6、半固化片，7、内层信号传输线组，8、空气介质，9、基板介质层。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
实施例
图1(b)为实施例提供的基于本发明印制电路内层线路损耗测试结构的电路板沿a线的剖面示意图，其中内层信号传输线组的布线示意图如图1(a)所示。实施例提供的基于本发明印制电路内层线路损耗测试结构的电路板中，将所述内层信号传输线组定义为第N层，则第N+1层为内层信号传输线组下方的树脂介质层，第N+2层为树脂介质层下方的完整铜箔参考层，第N-1层为内层信号传输线组上方的树脂介质层，第N层内层信号传输线组与第N-1层树脂介质之间通过半固化片形成空气介质，即信号传输线组与树脂介质不接触，第N层内层信号传输线组与第N-1层树脂介质层通过半固化片粘合，第N-2层为第N-1层树脂介质上方的完整铜箔参考层，第N+3层为第N+2层铜箔下方的树脂介质层，之间通过半固化片粘合，第N+4层为第N+3层树脂介质层下方的完整铜箔参考层。其中，所述内层信号传输线组7包括两种蛇形差分传输线，即长度为203.2mm的长蛇形差分传输线和长度为76.2mm的短蛇形差分传输线；且两种蛇形差分传输线的阻抗设置均为100Ω，阻抗偏差均为±10Ω。两种蛇形差分传输线的首端与末端均布设有测试设备的测试接头连接区域。
该实施例中，内层信号传输线组的布线示意图及其参数如图2所示，包括长蛇形差分传输线和短蛇形差分传输线；
其中，长蛇形差分传输线的布线方式如下：
第1段图形：长蛇形差分传输线的首端与测试接头连接区域的信号线连接孔相连，然后垂直向上延伸4.86mm，再通过1.08mm的45°拐角线正向水平延伸38.58mm；
第2段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线负向水平延伸24.96mm；
第3段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线正向水平延伸24.96mm；
第4段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线负向水平延伸24.96mm；
第5段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线正向水平延伸62.58mm；
第6段图形：继续通过1.08mm的45°拐角线垂直向上延伸4.86mm，长蛇形差分传输线的末端与测试接头连接区域的信号线连接孔相连；
其中，短蛇形差分传输线的布线方式如下：
第1段图形：短蛇形差分传输线的首端与测试接头连接区域的信号线连接孔相连，然后垂直向上延伸4.86mm，再通过1.08mm的45°拐角线正向水平延伸37.73mm；
第2段图形：继续通过1.08mm的45°拐角线垂直向下延伸11.07mm，然后通过1.08mm的45°拐角线正向水平延伸13.36mm；
第3段图形：继续通过1.08mm的45°拐角线垂直向上延伸4.86mm，短蛇形差分传输线的末端与测试接头连接区域的信号线连接孔相连。
实施例提供的基于本发明印制电路内层线路损耗测试结构的电路板的制作方法，其特征在于，包括以下步骤：
步骤1、双面覆铜板A由第N层铜箔、第N+1层树脂介质层和第N+2层铜箔组成；在双面覆铜板A的第N层铜箔进行图形转移，得到带内层信号传输线组的覆铜板B；
步骤2、在半固化片上对应内层信号传输线组的位置开窗；所述半固化片为不流动或低流动半固化片，以防止流胶影响空腔的形成；
步骤3、单面覆铜板C由第N-1层树脂介质层和N-2层铜箔组成，单面覆铜板D由第N+3层树脂介质层和N+4层铜箔组成；按照单面覆铜板C、开窗半固化片、带内层信号传输线组的覆铜板B、完整半固化片、单面覆铜板D的顺序进行叠层压合，即可得到印制电路内层线路损耗测试板。其中，内层信号传输线组上方形成空腔，空腔中为空气介质，内层信号传输线组下方第N+2层为完整铜参考层。
步骤4、对步骤3所获得的印制电路内层线路损耗测试板的测试接头连接区域进行钻通孔，并对所述通孔内壁进行金属化处理，得到信号线连接孔、参考层导通孔和测试设备连接孔。

Claims (4)

1.一种印制电路内层线路损耗测试结构，包括依次设置的第一参考层、第一基板介质层、内层信号传输线组、空气介质、第二基板介质层和第二参考层；其特征在于，所述内层信号传输线组包括长蛇形差分传输线，以及与长蛇形差分传输线垂直的短蛇形差分传输线；
所述长蛇形差分传输线的布线方式如下：
第1段图形：长蛇形差分传输线的首端与第一测试接头连接区域的信号线连接孔相连，然后垂直向上延伸4.86mm，再通过1.08mm的45°拐角线正向水平延伸38.58mm；
第2段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线负向水平延伸24.96mm；
第3段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线正向水平延伸24.96mm；
第4段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线负向水平延伸24.96mm；
第5段图形：继续通过1.08mm的45°拐角线垂直向下延伸1.66mm，然后通过1.08mm的45°拐角线正向水平延伸62.58mm；
第6段图形：继续通过1.08mm的45°拐角线垂直向上延伸4.86mm，长蛇形差分传输线的末端与第二测试接头连接区域的信号线连接孔相连；
所述短蛇形差分传输线的布线方式如下：
第1段图形：短蛇形差分传输线的首端与第三测试接头连接区域的信号线连接孔相连，然后垂直向上延伸4.86mm，再通过1.08mm的45°拐角线正向水平延伸37.73mm；
第2段图形：继续通过1.08mm的45°拐角线垂直向下延伸11.07mm，然后通过1.08mm的45°拐角线正向水平延伸13.36mm；
第3段图形：继续通过1.08mm的45°拐角线垂直向上延伸4.86mm，短蛇形差分传输线的末端与第四测试接头连接区域的信号线连接孔相连。
2.根据权利要求1所述的印制电路内层线路损耗测试结构，其特征在于，测试接头连接区域包括两个测试设备连接孔、位于两个测试设备连接孔之间的多孔结构、引线；所述多孔结构包括位于中心的信号线连接孔和位于周围的7个参考层导通孔，参考层导通孔连接第一参考层和第二参考层；所述引线包括与信号线连接孔相连的长度为3.08mm的第一线条，与差分传输线的首端或末端相连的长度为3.58mm的第二线条，且第一线条与第二线条夹角为45°。
3.根据权利要求1所述的印制电路内层线路损耗测试结构，其特征在于，所述第一参考层和第二参考层为铜层。
4.根据权利要求1所述的印制电路内层线路损耗测试结构，其特征在于，所述第一基板介质层和第二基板介质层为树脂。
CN202010483804.7A 2020-06-01 2020-06-01 一种印制电路内层线路损耗测试结构 Active CN111610432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010483804.7A CN111610432B (zh) 2020-06-01 2020-06-01 一种印制电路内层线路损耗测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010483804.7A CN111610432B (zh) 2020-06-01 2020-06-01 一种印制电路内层线路损耗测试结构

Publications (2)

Publication Number Publication Date
CN111610432A CN111610432A (zh) 2020-09-01
CN111610432B true CN111610432B (zh) 2021-06-01

Family

ID=72200959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010483804.7A Active CN111610432B (zh) 2020-06-01 2020-06-01 一种印制电路内层线路损耗测试结构

Country Status (1)

Country Link
CN (1) CN111610432B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115884492A (zh) * 2021-08-25 2023-03-31 中兴智能科技南京有限公司 损耗测试条及pcb装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI339733B (en) * 2007-09-28 2011-04-01 Test Research Inc Electronic device testing system and method
JP2017069318A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板
CN107734849B (zh) * 2017-09-18 2020-06-16 苏州浪潮智能科技有限公司 一种布线方法及电路板
CN208523043U (zh) * 2018-07-23 2019-02-19 福建飞毛腿动力科技有限公司 一种易弯折蛇形走线单层fpc板
CN110519910B (zh) * 2019-08-28 2020-10-16 生益电子股份有限公司 通过导电介质粘结散热介质的pcb检测方法及pcb

Also Published As

Publication number Publication date
CN111610432A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN101790902A (zh) 多层基底
CN113079623B (zh) 一种w波段毫米波芯片多层介质基板
CN111610432B (zh) 一种印制电路内层线路损耗测试结构
WO2020078431A1 (zh) 电路板和光模块
CN103442513A (zh) 一种实现高频线路特性阻抗连续的方法
CN211297148U (zh) 一种pcb板结构及信号测试设备
CN210694462U (zh) 一种电路板高速板材背钻结构
CN112533358A (zh) 高频微波多层电路板及高频微波组件
CN115224462B (zh) 一种微波多层板层间互联匹配方法
CN217789986U (zh) 一种sma头过孔封装结构
US7196906B1 (en) Circuit board having segments with different signal speed characteristics
CN114024116B (zh) 一种超宽带高集成低损耗的过渡结构及其设计方法
WO2022152183A1 (zh) 印刷电路板及其制作方法，以及一种电子通讯设备
CN212367609U (zh) 一种高速传输带状线结构及pcb板
CN113543463A (zh) 一种具有三维线路的高密度印制电路板及其制备方法
CN201230403Y (zh) 印刷电路板
WO2024045975A1 (zh) 印刷电路板、电子设备及印刷电路板制备方法
CN101730398A (zh) 印刷电路板及其制作方法
CN220292254U (zh) 一种改善阻抗的pcie金手指结构
Chunquan et al. Effects of ground vias on high-speed signal transmission in high-speed PCB design
CN113709962B (zh) 一种差分信号传输多层pcb板结构
CN221101698U (zh) 一种改善主干阻抗连续性的nand闪存菊花链拓扑结构
US11871510B2 (en) Circuit board having complementary signal conducting patterns
CN212628582U (zh) 一种高频雷达板结构
CN108633167A (zh) 一种电路板、信号传输线及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant