JP2017069318A - 多層配線板 - Google Patents
多層配線板 Download PDFInfo
- Publication number
- JP2017069318A JP2017069318A JP2015191300A JP2015191300A JP2017069318A JP 2017069318 A JP2017069318 A JP 2017069318A JP 2015191300 A JP2015191300 A JP 2015191300A JP 2015191300 A JP2015191300 A JP 2015191300A JP 2017069318 A JP2017069318 A JP 2017069318A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pitch
- land
- wiring board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】絶縁層と、この絶縁層と交互に積層され内層となる配線パターンを有する内層配線層と、これらの絶縁層及び内層配線層を厚さ方向に貫通し導電性を有するスルーホールと、このスルーホールの直上に配置される表層ランドと、を備え、前記表層ランドが、前記多層配線板の表面の絶縁層上にマトリックス状に配置される多層配線板であって、前記表層ランドの直下に配置されるスルーホールのピッチが、前記表層ランドのピッチに対して部分的に異ならせて設定される多層配線板。
【選択図】図1
Description
1. 絶縁層と、この絶縁層と交互に積層され内層となる配線パターンを有する内層配線層と、これらの絶縁層及び内層配線層を厚さ方向に貫通し導電性を有するスルーホールと、このスルーホールの直上に配置される表層ランドと、を備える多層配線板であって、前記表層ランドが、前記多層配線板の表面の絶縁層上にマトリックス状に配置され、この表層ランドの直下に配置されるスルーホールのピッチが、前記表層ランドのピッチに対して部分的に変化させて設定される多層配線板。
2. 表層ランドの直下に配置されたスルーホールのピッチが、多層配線板の表面の絶縁層上にマトリックス状に配置される表層ランドのピッチに対して、列単位で狭く又は広く変化させて設定される項1に記載の多層配線板。
3. 表層ランドの直下に配置されたスルーホールのピッチが、多層配線板の表面の絶縁層上にマトリックス状に配置される表層ランドのうち、最も外側に配置される列の表層ランドのピッチに対して、部分的に変化させて設定される項1に記載の多層配線板。
本発明の多層配線板の第1の実施形態を、図1、図2を用いて説明する。本実施の形態の多層配線板は、絶縁層11と、この絶縁層11と交互に積層され内層となる配線パターン3を有する内層配線層15と、これらの絶縁層11及び内層配線層15を厚さ方向に貫通し導電性を有するスルーホール2と、このスルーホール2の直上に配置される表層ランド1と、を備える多層配線板であって、前記表層ランド1が、前記多層配線板の表面の絶縁層11上にマトリックス状に配置され、この表層ランド1の直下に配置されるスルーホール2のピッチが、前記表層ランド1のピッチに対して部分的に変化させて設定される。
本発明の多層配線板の第2の実施形態を、図3を用いて説明する。本実施の形態の多層配線板は、表層ランド1の直下に配置されたスルーホール2のピッチが、多層配線板の表面の絶縁層11上にマトリックス状に配置される表層ランド1のうち、最も外側に配置される列の表層ランドのピッチに対して、部分的に変化させて設定される。
本発明の多層配線板の第2の実施形態を、図3を用いて説明する。本実施の形態の多層配線板は、表層ランド1の直下に配置されたスルーホール2が、表層ランド1からはみ出さないように配置される。
2…スルーホール
3…内層配線パターン
4…差動ペア配線
5…内層ランド
6…表層ランドの中心線
7…スルーホールの中心線
8…表層ランドのピッチ
9…ピッチ拡大部のスルーホールピッチ
10…ピッチ縮小部のスルーホールピッチ
11…絶縁層
12…スルーホールめっき
13…孔埋め樹脂
14…蓋めっき
15…内層配線層
Claims (5)
- 絶縁層と、この絶縁層と交互に積層され内層となる配線パターンを有する内層配線層と、これらの絶縁層及び内層配線層を厚さ方向に貫通し導電性を有するスルーホールと、このスルーホールの直上に配置される表層ランドと、を備え、前記表層ランドが、前記多層配線板の表面の絶縁層上にマトリックス状に配置される多層配線板であって、
前記表層ランドの直下に配置されるスルーホールのピッチが、前記表層ランドのピッチに対して部分的に異ならせて設定される多層配線板。 - 表層ランドの直下に配置されたスルーホールのピッチが、多層配線板の表面の絶縁層上にマトリックス状に配置される表層ランドのピッチに対して、列単位で狭く又は広く変化させて設定される請求項1に記載の多層配線板。
- 表層ランドの直下に配置されたスルーホールのピッチが、多層配線板の表面の絶縁層上にマトリックス状に配置される表層ランドのうち、最も外側に配置される列の表層ランドのピッチに対して、部分的に変化させて設定される請求項1に記載の多層配線板。
- 表層ランドのピッチよりもピッチを広く変化させて配置されたスルーホールの間隙には、前記表層ランドのピッチよりもピッチを狭く変化させて配置されたスルーホールの間隙よりも、多くの本数の内層配線パターンが配置される請求項1から3の何れかに一項に記載の多層配線板。
- 表層ランドの直下に配置されたスルーホールが、表層ランドからはみ出さないように配置される請求項1から4の何れか一項に記載の多層配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015191300A JP2017069318A (ja) | 2015-09-29 | 2015-09-29 | 多層配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015191300A JP2017069318A (ja) | 2015-09-29 | 2015-09-29 | 多層配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017069318A true JP2017069318A (ja) | 2017-04-06 |
Family
ID=58492903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015191300A Pending JP2017069318A (ja) | 2015-09-29 | 2015-09-29 | 多層配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017069318A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013917A (ja) * | 2018-07-19 | 2020-01-23 | 京セラ株式会社 | 配線基板 |
CN111610432A (zh) * | 2020-06-01 | 2020-09-01 | 电子科技大学 | 一种印制电路内层线路损耗测试结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344143A (ja) * | 2001-05-15 | 2002-11-29 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2005228916A (ja) * | 2004-02-13 | 2005-08-25 | Nippon Circuit Kogyo Kk | 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板 |
JP2008078343A (ja) * | 2006-09-21 | 2008-04-03 | Cmk Corp | プリント配線板及びその製造方法 |
JP2013511137A (ja) * | 2009-11-12 | 2013-03-28 | エーティーアイ・テクノロジーズ・ユーエルシー | オフセットされたビアを伴う回路板 |
-
2015
- 2015-09-29 JP JP2015191300A patent/JP2017069318A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002344143A (ja) * | 2001-05-15 | 2002-11-29 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2005228916A (ja) * | 2004-02-13 | 2005-08-25 | Nippon Circuit Kogyo Kk | 中心位置を偏らせたスルーホールを有する半導体搭載用プリント配線板 |
JP2008078343A (ja) * | 2006-09-21 | 2008-04-03 | Cmk Corp | プリント配線板及びその製造方法 |
JP2013511137A (ja) * | 2009-11-12 | 2013-03-28 | エーティーアイ・テクノロジーズ・ユーエルシー | オフセットされたビアを伴う回路板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013917A (ja) * | 2018-07-19 | 2020-01-23 | 京セラ株式会社 | 配線基板 |
CN111610432A (zh) * | 2020-06-01 | 2020-09-01 | 电子科技大学 | 一种印制电路内层线路损耗测试结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080225501A1 (en) | Printed circuit board and manufacturing method thereof | |
KR100843368B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
US20160064318A1 (en) | Package substrate and method for manufacturing package substrate | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
KR20160080526A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2017069318A (ja) | 多層配線板 | |
JP4705400B2 (ja) | 多層プリント配線板の製造方法 | |
KR101008929B1 (ko) | 인쇄회로기판 제조방법 | |
CN109803494B (zh) | 电路板及其制造方法 | |
JP2020057767A (ja) | プリント配線基板 | |
KR20100052830A (ko) | 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판 | |
KR101003391B1 (ko) | 인쇄회로기판의 홀 가공방법 | |
JP2019071318A (ja) | 多層配線板及びその製造方法 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
KR100632579B1 (ko) | 인쇄회로기판의 비아홀 형성방법 | |
KR20210000161A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2020141036A (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP6417765B2 (ja) | 配線基板用の積層体、これを用いた配線基板及びその製造方法 | |
JP2014072311A (ja) | 多層配線基板及びその製造方法 | |
JP5608262B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 | |
KR102268385B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
KR20170047688A (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190926 |