CN220292254U - 一种改善阻抗的pcie金手指结构 - Google Patents
一种改善阻抗的pcie金手指结构 Download PDFInfo
- Publication number
- CN220292254U CN220292254U CN202321457174.1U CN202321457174U CN220292254U CN 220292254 U CN220292254 U CN 220292254U CN 202321457174 U CN202321457174 U CN 202321457174U CN 220292254 U CN220292254 U CN 220292254U
- Authority
- CN
- China
- Prior art keywords
- line
- golden
- golden finger
- transmission line
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 52
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 21
- 239000010931 gold Substances 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 5
- 238000003780 insertion Methods 0.000 abstract description 5
- 230000037431 insertion Effects 0.000 abstract description 5
- 230000008054 signal transmission Effects 0.000 abstract description 4
- 238000012545 processing Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本实用新型公开了一种改善阻抗的PCIE金手指结构，包括若干个并排设置的金手指，设置金手指的PCB层下方设置走线层，每个金手指均连接一条传输线，传输线包括第一走线段、第二走线段及第三走线段，所有金手指所连接的传输线的第一走线段、第二走线段的线宽均小于金手指所连接的传输线的第三走线段的线宽。本实用新型提供一种改善阻抗的PCIE金手指结构，通过改变与金手指的传输线中与靠近金手指的部分的线宽，传输线其余部分的线宽保持不变，对传输线的阻抗进行提升，从而使得提升后的传输线阻抗能拉高金手指本身偏低的阻抗，从而改善回波损耗与插损损耗的性能，保证信号传输质量。
Description
技术领域
本实用新型涉及PCB设计技术领域，更具体地说，是涉及一种改善阻抗的PCIE金手指结构。
背景技术
PCIE((Peripheral Component Interconnect Express)是一种计算机总线技术，用于在计算机系统中连接各种外围设备，可实现设备之间的直接通信，从而简化了系统设计和提高了性能。金手指是计算机硬件中的一种设计元素，通常用于连接电缆或导线，其结构为具有特定形状和尺寸的金属片，可以与电子设备中的插槽或插座相匹配，以便在连接时实现可靠的电气连接。在通讯产品中，PCIE金手指的组合应用结构被广泛使用。
由于PCIE金手指处的焊盘宽度相对于其他连接部件较宽，故PCIE金手指的阻抗相对较低，为了达到提升阻抗的目的，传统方法挖空金手指所在的下层板的参考层，以保证PCIE金手指的回波损耗与插损损耗。然而随着PCB板放置的电子元器件数量增加，导致产品走线的密度提高，在这种情况下，PCIE金手指下方的参考层也需要布置走线，金手指无法进行参考处理，阻抗较低，影响信号传输质量。
发明内容
为了克服现有技术不做参考处理的PCIE金手指阻抗较低影响信号传输质量的不足，本实用新型提供一种改善阻抗的PCIE金手指结构，通过改变与金手指的传输线中与靠近金手指的部分的线宽，传输线其余部分的线宽保持不变，对传输线的阻抗进行提升，从而使得提升后的传输线阻抗能拉高金手指本身偏低的阻抗，从而改善回波损耗与插损损耗的性能，保证信号传输质量。
本实用新型技术方案如下所述：
一种改善阻抗的PCIE金手指结构，包括若干个并排设置的金手指，设置金手指的PCB层下方设置走线层，每个金手指均连接一条传输线，传输线包括第一走线段、第二走线段及第三走线段，所有金手指所连接的传输线的第一走线段、第二走线段的线宽均小于金手指所连接的传输线的第三走线段的线宽，所有传输线的第一走线段相互平行，所有传输线的第三走线段相互平行，相邻两个金手指组成金手指组件，同一金手指组件的两个金手指所连接的传输线的第二走线段相互靠拢。
若金手指不做参考处理，其阻抗偏低，信号质量会受到影响，该影响在PCIE4.0以上的标准是不能接受的，但是对于PCIE3.0级别来说，信号质量降低幅度是可以接受的，本实用新型则是在该范围内尽量改善金手指传输的信号质量。本实用新型采用提高与金手指连接的传输线的阻抗，拉高近金手指部分的阻抗，从而改善自金手指经过/传输的信号的回波损耗与插损损耗的性能，达到保证信号传输质量的效果。
上述的一种改善阻抗的PCIE金手指结构，所有金手指所连接的传输线的第一走线段与第二走线段二者的线宽为第三走线段的线宽的80％。
进一步的，传输线的第一走线段与第二走线段二者的线宽为4.4密耳，第三走线段的线宽为5.5密耳。
上述的一种改善阻抗的PCIE金手指结构，金手指所连接的传输线的第一走线段与第二走线段二者的总长度为金手指长度的一半。
进一步的，金手指长度为154密耳，金手指连接的第一走线段与第二走线段二者的总长度为77密耳。
上述的一种改善阻抗的PCIE金手指结构，同一金手指组件中，两条传输线的阻抗高于85欧姆，单条传输线的阻抗高于42.5欧姆。
上述的一种改善阻抗的PCIE金手指结构，金手指传输的串行信号频率小于5GHz。
上述的一种改善阻抗的PCIE金手指结构，第一走线段与第二走线段之间、第二走线段与第三走线段之间均设置有倒角实现均匀过渡。
根据上述方案的本实用新型，其有益效果在于，本实用新型改善了不做参考处理的金手指及其关联结构的阻抗值，以传输线的阻抗优化拉高金手指偏低的阻抗，改善回波损耗与插损损耗的性能，从而保证经过该金手指与传输线的信号质量，以使得金手指下方的层板能够实现走线，而无需挖空，增加走线可设置的空间，有利于高密度的走线设置。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型的金手指结构的结构示意图。
其中，图中各附图标记：
1.金手指；2.第一走线段；3.第二走线段；4.第三走线段。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
一种改善阻抗的PCIE金手指1结构，包括若干个并排设置的金手指1，每个金手指1均连接一条传输线。如图1所示，金手指1为长方形的条状竖直结构，连接的传输线自金手指1内部延伸向外，连接其他的电子部件。
如图1所示，传输线包括第一走线段2、第二走线段3及第三走线段4，所有金手指1连接的第一走线段2平行，所有金手指1连接的第三走线段4平行，以相邻两个金手指1组成金手指组件，同一金手指组件的两个金手指1所连接的传输线的第二走线段3相互靠拢，令同一金手指组件内的传输线之间的间距减小。为实现第一走线段2与第二走线段3、第二走线段3与第三走线段4之间的均匀过渡，第一走线段2与第二走线段3之间、第二走线段3与第三走线段4之间均设置有倒角，使得第一走线段2与第二走线段3之间的连接位置、第二走线段3与第三走线段4之间的连接位置均为圆弧形。
设置金手指1的PCB层下方设置走线层，以满足走线密度、走线空间的需求。相对的，将与金手指1连接靠近的第一走线段2与第二走线段3二者的线宽减小，令其小于第三走线段4的线宽。确切的说，应该是第一走线段2处于金手指1外部的部分以及连接第一走线段2与第二走线段3之间相互靠拢的传输线部分，这两个部分的线宽缩小，令其小于第三走线段4(即处于PCB板中常规的走线)的线宽即可。
在本实施例中，传输线的第一走线段2与第二走线段3二者的线宽为第三走线段4的线宽的80％。根据金手指1的设计需求，第三走线段4的线宽为5.5密耳，传输线的第一走线段2与第二走线段3二者的线宽为其80％的宽度，为4.4密耳。
在本实施例中，第一走线段2与第二走线段3之间、第二走线段3与第三走线段4之间均设置有倒角实现均匀过渡，故第二走线段3的两端为均匀过渡，各处的线宽略微改变，整体是以4.4密耳的线宽为基准实现过渡变化。
除此之外，根据设计需求，金手指1所连接的传输线的第一走线段2与第二走线段3二者的总长度为金手指1长度的一半。在本实施例中，金手指1长度为154密耳，金手指1连接的第一走线段2与第二走线段3二者的总长度为77密耳。此处第一走线段2与第二走线段3二者的总长度实质为第一走线段2与第二走线段3在竖直方向上的投影长度，即沿着金手指1细长方向的投影长度。
本实用新型应用于PCIE3.0级别的技术，故金手指1传输的串行信号频率小于5GHz。在该状态下，原不做参考处理的金手指1结构，测得同一金手指组件中，两条传输线的阻抗为85欧姆，单条传输线的阻抗为42.5欧姆，而在本实施例中，两条传输线的阻抗高于85欧姆，单条传输线的阻抗高于42.5欧姆，通过把传输线前端的阻抗拉高，从而带动低阻抗的金手指1的阻抗也能抬高，从而改善回波损耗与插损损耗。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种改善阻抗的PCIE金手指结构，其特征在于，包括若干个并排设置的金手指，设置金手指的PCB层下方设置走线层，每个金手指均连接一条传输线，传输线包括第一走线段、第二走线段及第三走线段，所有金手指所连接的传输线的第一走线段、第二走线段的线宽均小于金手指所连接的传输线的第三走线段的线宽，所有传输线的第一走线段相互平行，所有传输线的第三走线段相互平行，相邻两个金手指组成金手指组件，同一金手指组件的两个金手指所连接的传输线的第二走线段相互靠拢。
2.根据权利要求1中所述的一种改善阻抗的PCIE金手指结构，其特征在于，所有金手指所连接的传输线的第一走线段与第二走线段二者的线宽为第三走线段的线宽的80%。
3.根据权利要求2中所述的一种改善阻抗的PCIE金手指结构，其特征在于，传输线的第一走线段与第二走线段二者的线宽为4.4密耳，第三走线段的线宽为5.5密耳。
4.根据权利要求1中所述的一种改善阻抗的PCIE金手指结构，其特征在于，金手指所连接的传输线的第一走线段与第二走线段二者的总长度为金手指长度的一半。
5.根据权利要求4中所述的一种改善阻抗的PCIE金手指结构，其特征在于，金手指长度为154密耳，金手指连接的第一走线段与第二走线段二者的总长度为77密耳。
6.根据权利要求1中所述的一种改善阻抗的PCIE金手指结构，其特征在于，同一金手指组件中，两条传输线的阻抗高于85欧姆，单条传输线的阻抗高于42.5欧姆。
7.根据权利要求1中所述的一种改善阻抗的PCIE金手指结构，其特征在于，金手指传输的串行信号频率小于5GHz。
8.根据权利要求1中所述的一种改善阻抗的PCIE金手指结构，其特征在于，第一走线段与第二走线段之间、第二走线段与第三走线段之间均设置有倒角实现均匀过渡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321457174.1U CN220292254U (zh) | 2023-06-08 | 2023-06-08 | 一种改善阻抗的pcie金手指结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202321457174.1U CN220292254U (zh) | 2023-06-08 | 2023-06-08 | 一种改善阻抗的pcie金手指结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220292254U true CN220292254U (zh) | 2024-01-02 |
Family
ID=89331905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202321457174.1U Active CN220292254U (zh) | 2023-06-08 | 2023-06-08 | 一种改善阻抗的pcie金手指结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220292254U (zh) |
-
2023
- 2023-06-08 CN CN202321457174.1U patent/CN220292254U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049118B2 (en) | Printed circuit board | |
| US6026456A (en) | System utilizing distributed on-chip termination | |
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| US9515031B2 (en) | Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects | |
| US7371966B2 (en) | High speed active flex cable link | |
| US20120262862A1 (en) | Above motherboard interposer with quarter wavelength electical paths | |
| CN1913742A (zh) | 印刷电路板布线架构 | |
| US8609996B2 (en) | Printed circuit board and layout method thereof | |
| US20110007487A1 (en) | Lsi package, printed board and electronic device | |
| CN211267261U (zh) | Pcb板及其中的信号传输结构 | |
| EP4171179A1 (en) | Printed circuit board and electronic device with printed circuit board | |
| US20160179733A1 (en) | Two-part electrical connector | |
| CN101048033A (zh) | 印刷电路板 | |
| CN220292254U (zh) | 一种改善阻抗的pcie金手指结构 | |
| CN211580287U (zh) | 一种电路板的差分走线结构 | |
| CN101389182B (zh) | 印刷电路板 | |
| CN100561487C (zh) | 具有多重负载拓扑布线架构的印刷电路板 | |
| WO2023019864A1 (zh) | 印刷电路板和印刷电路板布线方法 | |
| CN115279038A (zh) | 一种适用于高速信号传输的布线方法和pcb板 | |
| CN101137271A (zh) | 印刷电路板 | |
| TW201414103A (zh) | 高速傳輸介面電路及其設計方法 | |
| CN219834451U (zh) | 一种优化跨平面阻抗的电容结构 | |
| CN211744873U (zh) | 一种优化金手指信号质量的pcb结构 | |
| CN109743834B (zh) | 一种优化usb链路阻抗的方法 | |
| CN214205970U (zh) | 一种优化高速背板传输性能的pcb结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |