CN115279038A - 一种适用于高速信号传输的布线方法和pcb板 - Google Patents

一种适用于高速信号传输的布线方法和pcb板 Download PDF

Info

Publication number
CN115279038A
CN115279038A CN202211175454.3A CN202211175454A CN115279038A CN 115279038 A CN115279038 A CN 115279038A CN 202211175454 A CN202211175454 A CN 202211175454A CN 115279038 A CN115279038 A CN 115279038A
Authority
CN
China
Prior art keywords
differential signal
layer
signal line
bot
coupling capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211175454.3A
Other languages
English (en)
Other versions
CN115279038B (zh
Inventor
龙丽群
郭坚
周金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guoren Wireless Communication Co Ltd
Original Assignee
Shenzhen Guoren Wireless Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guoren Wireless Communication Co Ltd filed Critical Shenzhen Guoren Wireless Communication Co Ltd
Priority to CN202211175454.3A priority Critical patent/CN115279038B/zh
Publication of CN115279038A publication Critical patent/CN115279038A/zh
Application granted granted Critical
Publication of CN115279038B publication Critical patent/CN115279038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0002Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种适用于高速信号传输的布线方法和PCB板,该方法包括发射通道布线步骤和接收通道布线步骤。PCB板包括BOT层,TOP层和内层,BOT层上设有射频收发器,SOC模块,第一耦合电容,TOP层上设有第二耦合电容。第一耦合电容与射频收发器和SOC模块之间的连接通道为发射通道,第二耦合电容与射频收发器和SOC模块之间的连接通道为接收通道。本发明将收发通道的耦合电容与射频收发器之间的连接通道分走TOP层和BOT层,并将收发通道的耦合电容与SOC模块之间的连接通道走内层,可有效避免高速信号串扰;另外将内层收发通道之间的差分信号线布线间隔设为大于40mil,可进一步降低高速信号的损耗及反射。

Description

一种适用于高速信号传输的布线方法和PCB板
技术领域
本发明涉及移动通信终端切换服务小区技术领域,尤其是涉及一种适用于高速信号传输的布线方法和PCB板。
背景技术
高速信号在传输过程中,因阻抗不连续造成的损耗和反射,是引起SI(SignalIntegrity,信号完整性)问题的原因之一,这就要求在设计高速信号传输电路的PCB板结构时,需尽可能减小高速数据链路的阻抗不连续带来的负面影响。在数据速率达到5Gbps以后阻抗不连续带来的损耗及反射问题尤为明显,会严重影响数据的准确性。对于低频信号而言,过孔几乎不会影响信号的传输质量,但随着信号频率增加和上升沿变陡,问题会越来越突出。
因此,亟需设计出一种可以满足高速信号传输的布线方法及PCB板,以降低阻抗不连续带来的高速信号损耗及反射,避免出现SI问题。
发明内容
本发明所要解决的技术问题是提供一种适用于高速信号传输的布线方法和PCB板,可避免高速信号串扰,降低损耗及反射。
为解决上述技术问题,本发明提供一种适用于高速信号传输的布线方法,包括发射通道布线步骤和接收通道布线步骤;
发射通道布线步骤包括:
S1a.在PCB板的BOT层,设置位于射频收发器和SOC模块之间的第一耦合电容;其中,所述射频收发器和所述SOC模块位于所述PCB板的BOT层;
S2a.在所述第一耦合电容与所述射频收发器的连接通道(A1)的路径上铺设第一BOT层差分信号线;其中,所述第一BOT层差分信号线一端连接所述射频收发器,另一端连接所述第一耦合电容;
S3a.在所述第一耦合电容与所述SOC模块的连接通道(A2)的路径上铺设第二BOT层差分信号线和第一内层差分信号线;其中,所述第二BOT层差分信号线一端连接所述第一耦合电容,另一端通过第一差分信号过孔完成从BOT层到内层的与所述内层差分信号线的连接;所述第一内层差分信号线一端通过所述第一差分信号过孔与所述第二BOT层差分信号线连接,另一端通过第二差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
S4a.在所述第一差分信号过孔的四周分别打四个等间距的第一接地孔;
所述接收通道布线步骤包括:
S1b.在PCB板的TOP层,设置位于所述射频收发器和所述SOC模块之间的第二耦合电容;
S2b.在所述第二耦合电容与所述射频收发器的连接通道(B1)的路径上铺设第一TOP层差分信号线;其中,所述第一TOP层差分信号线一端连接所述第二耦合电容,另一端通过第三差分信号过孔完成从TOP层到BOT层与所述射频收发器的连接;
S3b.在所述第二耦合电容与所述SOC模块的连接通道(B2)的路径上铺设第二TOP层差分信号线和第二内层差分信号线;其中,所述第二TOP层差分信号线一端连接所述第二耦合电容,另一端通过第四差分信号过孔与所述第二内层差分信号线连接;所述第二内层差分信号线一端通过所述第四差分信号过孔与所述第二TOP层差分信号线连接,另一端通过第五差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
S4b.在所述第四差分信号过孔的四周分别打四个等间距的第三接地孔。
更进一步的,所述第一接地孔和第三接地孔的直径为8-18mil。
更进一步的,所述第一接地孔与所述第一差分信号过孔在水平方向间距15mil,在垂直方向间距30mil;所述第三接地孔与所述第四差分信号过孔在水平方向间距15mil,在垂直方向间距30mil。
更进一步的,所述第一内层差分信号线与所述第二内层差分信号线的间距大于40mil。
更进一步的,所述发射通道布线步骤还包括:
S5a.沿着所述第一内层差分信号线的路径两边打若干个间距为100mil且直径为8-18mil的第二接地孔;
所述接收通道布线步骤还包括:
S5b.沿着所述第二内层差分信号线的路径两边打若干个间距为100mil且直径为8-18mil的第四接地孔。
为解决上述技术问题,本发明还提供一种适用于高速信号传输的PCB板,包括BOT层,TOP层和位于所述BOT层与所述TOP层之间的内层;
所述BOT层上设有射频收发器,SOC模块,和位于所述射频收发器和所述SOC模块之间的第一耦合电容;
所述TOP层上设有位于所述射频收发器和所述SOC模块之间的第二耦合电容;
所述第一耦合电容与所述射频收发器和所述SOC模块之间的连接通道为发射通道,包括所述第一耦合电容与所述射频收发器之间的连接通道(A1)和所述第一耦合电容与所述SOC模块之间的连接通道(A2);所述连接通道(A1)的路径上铺设有第一BOT层差分信号线;其中,所述第一BOT层差分信号线一端连接所述射频收发器,另一端连接所述第一耦合电容;所述连接通道(A2)的路径上铺设有第二BOT层差分信号线和第一内层差分信号线;其中,所述第二BOT层差分信号线一端连接所述第一耦合电容,另一端通过第一差分信号过孔完成从BOT层到内层的与所述内层差分信号线的连接;所述第一内层差分信号线一端通过所述第一差分信号过孔与所述第二BOT层差分信号线连接,另一端通过第二差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
所述第一差分信号过孔的四周分别设有四个等间距的第一接地孔;
所述第二耦合电容与所述射频收发器和所述SOC模块之间的连接通道为接收通道,包括所述第二耦合电容与所述射频收发器之间的连接通道(B1)和所述第二耦合电容与所述SOC模块之间的连接通道(B2);所述连接通道(B1)的路径上铺设有第一TOP层差分信号线;其中,所述第一TOP层差分信号线一端连接所述第二耦合电容,另一端通过第三差分信号过孔完成从TOP层到BOT层与所述射频收发器的连接;所述连接通道(B2)的路径上铺设有第二TOP层差分信号线和第二内层差分信号线;其中,所述第二TOP层差分信号线一端连接所述第二耦合电容,另一端通过第四差分信号过孔与所述第二内层差分信号线连接;所述第二内层差分信号线一端通过所述第四差分信号过孔与所述第二TOP层差分信号线连接,另一端通过第五差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
所述第四差分信号过孔的四周分别设有四个等间距的第三接地孔。
更进一步的,所述第一接地孔和第三接地孔的直径为8-18mil。
更进一步的,所述第一接地孔与所述第一差分信号过孔在水平方向间距15mil,在垂直方向间距30mil;所述第三接地孔与所述第四差分信号过孔在水平方向间距15mil,在垂直方向间距30mil。
更进一步的,所述第一内层差分信号线与所述第二内层差分信号线的间距大于40mil。
更进一步的,沿着所述第一内层差分信号线的路径两边设有若干个间距为100mil且直径为8-18mil的第二接地孔;沿着所述第二内层差分信号线的路径两边设有若干个间距为100mil且直径为8-18mil的第四接地孔。
与现有技术相比,本发明具有如下有益效果:本发明将收发通道的耦合电容与射频收发器之间的连接通道分走TOP层和BOT层,并将收发通道的耦合电容与SOC模块之间的连接通道走内层,可有效避免高速信号串扰;另外将内层收发通道之间的差分信号线布线间隔设为大于40mil,可进一步降低高速信号的损耗及反射。
附图说明
图1是本发明实施例的适用于高速信号传输的发射通道布线方法步骤图;
图2是本发明实施例的适用于高速信号传输的接收通道布线方法步骤图;
图3是本发明实施例的PCB板的分层结构示意图;
图4是本发明实施例的SOC模块,射频收发器和耦合电容的连接结构示意图;
图5是本发明实施例的PCB板的发射通道布线示意图;
图6是本发明实施例的PCB板的接收通道布线示意图。
标号说明:A1.第一耦合电容与射频收发器的连接通道;A2.第一耦合电容与SOC模块的连接通道;B1.第二耦合电容与射频收发器的连接通道;B2.第二耦合电容与SOC模块的连接通道;10.BOT层;11.内层;12.TOP层;20.射频收发器;21.射频收发器焊盘;22.第一BOT层差分信号线;23.第三差分信号过孔;24.第一TOP层差分信号线;30.第一耦合电容;31.第一耦合电容焊盘;32.第二BOT层差分信号线;33.第一接地孔;34.第一差分信号过孔;35.第一内层差分信号线;36.第二接地孔;37.第二差分信号过孔;40.第二耦合电容;41.第二耦合电容焊盘;42.第二TOP层差分信号线;43.第三接地孔;44.第四差分信号过孔;45.第四接地孔;46.第二内层差分信号线;47.第五差分信号过孔;50.SOC模块。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便按本发明实施例以外的其他顺序实施。
如图1和图2所示,本发明实施例的适用于高速信号传输的布线方法,包括发射通道布线步骤和接收通道布线步骤。
其中,发射通道布线步骤包括:
S1a.在PCB板的BOT层10,设置位于射频收发器20和SOC模块50之间的第一耦合电容30;其中,射频收发器20和SOC模块50位于PCB板的BOT层10。
S2a.在第一耦合电容30与射频收发器20的连接通道A1的路径上铺设第一BOT层差分信号线22;其中,第一BOT层差分信号线22一端连接射频收发器20,另一端连接第一耦合电容30。
具体的,第一BOT层差分信号线22为成对设置,通过射频收发器焊盘21与射频收发器20连接,通过第一耦合电容焊盘31与第一耦合电容30连接。
S3a.在第一耦合电容30与SOC模块50的连接通道A2的路径上铺设第二BOT层差分信号线32和第一内层差分信号线35;其中,第二BOT层差分信号线32一端连接第一耦合电容30,另一端通过第一差分信号过孔34完成从BOT层10到内层11与内层差分信号线的连接;第一内层差分信号线35一端通过第一差分信号过孔34与第二BOT层差分信号线32连接,另一端通过第二差分信号过孔37完成从内层11到BOT层10与SOC模块50的连接。
具体的,第二BOT层差分信号线32和第一内层差分信号线35均为成对设置。第二BOT层差分信号线32通过第一耦合电容焊盘31与第一耦合电容30连接,通过第一差分信号过孔34与第一内层差分信号线35连接。
第一内层差分信号线35通过第二差分信号过孔37后,再连接另一BOT层差分信号线,该BOT层差分信号线再连接SOC模块焊盘,最终完成与SOC模块50的连接。
S4a.在第一差分信号过孔34的四周分别打四个等间距的第一接地孔33。该第一接地孔33用于地回流和地屏蔽。
S5a.沿着第一内层差分信号线35的路径两边打若干个间距为100mil且直径为8-18mil的第二接地孔36。本步骤可进一步提升地回流和地屏蔽作用。
接收通道布线步骤包括:
S1b.在PCB板的TOP层12,设置位于射频收发器20和SOC模块50之间的第二耦合电容40。
S2b.在第二耦合电容40与射频收发器20的连接通道B1的路径上铺设第一TOP层差分信号线24;其中,第一TOP层差分信号线24一端连接第二耦合电容40,另一端通过第三差分信号过孔23完成从TOP层12到BOT层10与射频收发器20的连接。
具体的,第一TOP层差分信号线24为成对设置,一端通过第二耦合电容焊盘41与第二耦合电容40连接,另一端通过从射频收发器20中扇出的第三差分信号过孔23,与另一BOT层差分信号线连接,该BOT层差分信号线再连接另一射频收发器焊盘21,完成与射频收发器20的连接。
S3b.在第二耦合电容40与SOC模块50的连接通道B2的路径上铺设第二TOP层差分信号线42和第二内层差分信号线46;其中,第二TOP层差分信号线42一端连接第二耦合电容40,另一端通过第四差分信号过孔44与第二内层差分信号线46连接;第二内层差分信号线46一端通过第四差分信号过孔44与第二TOP层差分信号线42连接,另一端通过第五差分信号过孔47完成从内层11到BOT层10与SOC模块50的连接。
具体的,第二TOP层差分信号线42和第二内层差分信号线46均为成对设置。第二TOP层差分信号线42通过第二耦合电容焊盘41与第二耦合电容40连接。
第二内层差分信号线46通过第五差分信号过孔47后,再连接另一BOT层差分信号线,该BOT层差分信号线再连接另一SOC模块焊盘,最终完成与SOC模块50的连接。
S4b.在第四差分信号过孔44的四周分别打四个等间距的第三接地孔43。该第三接地孔43用于地回流和地屏蔽。
S5b.沿着第二内层差分信号线46的路径两边打若干个等间距为100mil且直径为8-18mil的第四接地孔45。本步骤可进一步提升地回流和地屏蔽作用。
如图3,图4,图5和图6所示,本发明实施例的适用于高速信号传输的PCB板,包括BOT层10,TOP层12和位于BOT层10与TOP层12之间的内层11。
其中,BOT层10上设有射频收发器20,SOC模块50,和位于射频收发器20和SOC模块50之间的第一耦合电容30。TOP层12上设有位于射频收发器20和SOC模块50之间的第二耦合电容40。
具体的,在本实施例中,第一耦合电容30和第二耦合电容40均为AC耦合电容。射频收发器20和SOC模块50之间可串接若干个第一耦合电容30和第二耦合电容40,本领域技术人员可根据实际情况进行设置。
第一耦合电容30与射频收发器20和SOC模块50之间的连接通道为发射通道,包括第一耦合电容30与射频收发器20之间的连接通道A1和第一耦合电容30与SOC模块50之间的连接通道A2。连接通道A1的路径上铺设有第一BOT层差分信号线22;其中,第一BOT层差分信号线22一端连接射频收发器20,另一端连接第一耦合电容30;连接通道A2的路径上铺设有第二BOT层差分信号线32和第一内层差分信号线35;其中,第二BOT层差分信号线32一端连接第一耦合电容30,另一端通过第一差分信号过孔34完成从BOT层10到内层11与第一内层差分信号线35的连接;第一内层差分信号线35一端通过第一差分信号过孔34与第二BOT层差分信号线32连接,另一端通过第二差分信号过孔37完成从内层11到BOT层10与SOC模块50的连接。
具体的,第一BOT层差分信号线22,第二BOT层差分信号线32和第一内层差分信号线35均为成对设置。第一BOT层差分信号线22通过射频收发器焊盘21与射频收发器20连接,通过第一耦合电容焊盘31与第一耦合电容30连接。
第二BOT层差分信号线32通过第一耦合电容焊盘31与第一耦合电容30连接,通过第一差分信号过孔34与第一内层差分信号线35连接。
第一内层差分信号线35通过第二差分信号过孔37后,再连接另一BOT层差分信号线,该BOT层差分信号线再连接SOC模块焊盘,最终完成与SOC模块50的连接。
第一差分信号过孔34的四周分别设有四个等间距的第一接地孔33,用于地回流和地屏蔽。为进一步提高地回流和地屏蔽作用,沿着第一内层差分信号线35的路径两边设若干个等间距为100mil且直径为8-18mil的第二接地孔36。
第二耦合电容40与射频收发器20和SOC模块50之间的连接通道为接收通道,包括第二耦合电容40与射频收发器20之间的连接通道B1和第二耦合电容40与SOC模块50之间的连接通道B2。连接通道B1的路径上铺设有第一TOP层差分信号线24;其中,第一TOP层差分信号线24一端连接第二耦合电容40,另一端通过第三差分信号过孔23完成从TOP层12到BOT层10与射频收发器20的连接;连接通道B2的路径上铺设有第二TOP层差分信号线42和第二内层差分信号线46;其中,第二TOP层差分信号线42一端连接第二耦合电容40,另一端通过第四差分信号过孔44与第二内层差分信号线46连接;第二内层差分信号线46一端通过第四差分信号过孔44与第二TOP层差分信号线42连接,另一端通过第五差分信号过孔47完成从内层11到BOT层10与SOC模块50的连接。
具体的,第一TOP层差分信号线24,第二TOP层差分信号线42和第二内层差分信号线46均为成对设置。第一TOP层差分信号线24一端通过第二耦合电容焊盘41与第二耦合电容40连接,另一端通过从射频收发器20中扇出的第三差分信号过孔23,与另一BOT层差分信号线连接,该BOT层差分信号线再连接另一射频收发器焊盘21,完成与射频收发器20的连接。
第二TOP层差分信号线42一端通过第二耦合电容焊盘41与第二耦合电容40连接,另一端通过第四差分信号过孔44后与第二内层差分信号线46连接。
第二内层差分信号线46通过第五差分信号过孔47后,再连接另一BOT层差分信号线,该BOT层差分信号线再连接另一SOC模块焊盘,最终完成与SOC模块50的连接。
第四差分信号过孔44的四周分别设有四个等间距的第三接地孔43,用于地回流和地屏蔽。为进一步提高地回流和地屏蔽作用,沿着第二内层差分信号线46的路径两边设若干个等间距为100mil且直径为8-18mil的第四接地孔45。
具体的,SOC模块50与射频收发器20为高速SERDES(SERializer(串行器)/DESerializer(解串器))的ADC/DAC数据传输接口进行链路的建立,数据传输和接收。两者之间串接AC耦合电容进行直流隔断,以抑制共模干扰,使信号不失真。为了解决高速信号传输(最大通道速率12.5Gpbs)在收发通道间产生的干扰,SOC模块50与射频收发器20之间采用结构复杂的地屏蔽腔分割,这样一来,增加了布线难度。本发明将收发通道的AC耦合电容与射频收发器之间的连接通道分走TOP层12和BOT层10,并将收发通道的AC耦合电容与SOC模块之间的连接通道走内层11,可有效避免高速信号串扰。
为了进一步降低高速信号的损耗及反射,本发明实施例将第一接地孔33,第二接地孔36,第三接地孔43,第四接地孔45的直径设置为8-18mil;将4个第一接地孔33与第一差分信号过孔34在水平方向的间距设置为15mil,在垂直方向的间距设置为30mil,将4个第三接地孔43与第四差分信号过孔44在水平方向的间距设置为15mil,在垂直方向的间距设置为30mil,4个第一接地孔33和4个第三接地孔43围合形成两个60mil*60mil的正方形区域;将第一内层差分信号线35与第二内层差分信号线46的间距设置为大于40mil,即内层11收发通道之间的差分信号线布线间隔大于40mil。
为了进一步提升地回流和地屏蔽作用,本发明实施例在PCB板上将差分信号线的路径两边用地铜皮覆盖包裹,且地铜皮与差分信号线的间距为40mil,该差分信号线可包括BOT层10,TOP层12和内层11上的所有差分信号线。
另一方面,本发明实施例布线采用弧形走线方式,来降低由于玻璃纤维问题引起的基板介电常数不均的影响,从而有效保证在高速路径上的有效介电常数的一致性,保证信号的完整性。
综上所述,本发明将收发通道的耦合电容与射频收发器之间的连接通道分走TOP层和BOT层,并将收发通道的耦合电容与SOC模块之间的连接通道走内层,可有效避免高速信号串扰;另外将内层收发通道之间的差分信号线布线间隔设为大于40mil,可进一步降低高速信号的损耗及反射。
以上实施例仅表达了本发明的优选实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,若对各个实施例中的不同特征进行组合等,这些都属于本发明的保护范围。

Claims (10)

1.一种适用于高速信号传输的布线方法,其特征在于,包括发射通道布线步骤和接收通道布线步骤;
发射通道布线步骤包括:
S1a.在PCB板的BOT层,设置位于射频收发器和SOC模块之间的第一耦合电容;其中,所述射频收发器和所述SOC模块位于所述PCB板的BOT层;
S2a.在所述第一耦合电容与所述射频收发器的连接通道(A1)的路径上铺设第一BOT层差分信号线;其中,所述第一BOT层差分信号线一端连接所述射频收发器,另一端连接所述第一耦合电容;
S3a.在所述第一耦合电容与所述SOC模块的连接通道(A2)的路径上铺设第二BOT层差分信号线和第一内层差分信号线;其中,所述第二BOT层差分信号线一端连接所述第一耦合电容,另一端通过第一差分信号过孔完成从BOT层到内层与所述内层差分信号线的连接;所述第一内层差分信号线一端通过所述第一差分信号过孔与所述第二BOT层差分信号线连接,另一端通过第二差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
S4a.在所述第一差分信号过孔的四周分别打四个等间距的第一接地孔;
所述接收通道布线步骤包括:
S1b.在PCB板的TOP层,设置位于所述射频收发器和所述SOC模块之间的第二耦合电容;
S2b.在所述第二耦合电容与所述射频收发器的连接通道(B1)的路径上铺设第一TOP层差分信号线;其中,所述第一TOP层差分信号线一端连接所述第二耦合电容,另一端通过第三差分信号过孔完成从TOP层到BOT层与所述射频收发器的连接;
S3b.在所述第二耦合电容与所述SOC模块的连接通道(B2)的路径上铺设第二TOP层差分信号线和第二内层差分信号线;其中,所述第二TOP层差分信号线一端连接所述第二耦合电容,另一端通过第四差分信号过孔与所述第二内层差分信号线连接;所述第二内层差分信号线一端通过所述第四差分信号过孔与所述第二TOP层差分信号线连接,另一端通过第五差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
S4b.在所述第四差分信号过孔的四周分别打四个等间距的第三接地孔。
2.如权利要求1所述的适用于高速信号传输的布线方法,其特征在于,所述第一接地孔和第三接地孔的直径为8-18mil。
3.如权利要求1所述的适用于高速信号传输的布线方法,其特征在于,所述第一接地孔与所述第一差分信号过孔在水平方向间距15mil,在垂直方向间距30mil;所述第三接地孔与所述第四差分信号过孔在水平方向间距15mil,在垂直方向间距30mil。
4.如权利要求1所述的适用于高速信号传输的布线方法,其特征在于,所述第一内层差分信号线与所述第二内层差分信号线的间距大于40mil。
5.如权利要求1所述的适用于高速信号传输的布线方法,其特征在于,所述发射通道布线步骤还包括:
S5a.沿着所述第一内层差分信号线的路径两边打若干个间距为100mil且直径为8-18mil的第二接地孔;
所述接收通道布线步骤还包括:
S5b.沿着所述第二内层差分信号线的路径两边打若干个间距为100mil且直径为8-18mil的第四接地孔。
6.一种适用于高速信号传输的PCB板,其特征在于,包括BOT层,TOP层和位于所述BOT层与所述TOP层之间的内层;
所述BOT层上设有射频收发器,SOC模块,和位于所述射频收发器和所述SOC模块之间的第一耦合电容;
所述TOP层上设有位于所述射频收发器和所述SOC模块之间的第二耦合电容;
所述第一耦合电容与所述射频收发器和所述SOC模块之间的连接通道为发射通道,包括所述第一耦合电容与所述射频收发器之间的连接通道(A1)和所述第一耦合电容与所述SOC模块之间的连接通道(A2);所述连接通道(A1)的路径上铺设有第一BOT层差分信号线;其中,所述第一BOT层差分信号线一端连接所述射频收发器,另一端连接所述第一耦合电容;所述连接通道(A2)的路径上铺设有第二BOT层差分信号线和第一内层差分信号线;其中,所述第二BOT层差分信号线一端连接所述第一耦合电容,另一端通过第一差分信号过孔完成从BOT层到内层与所述内层差分信号线的连接;所述第一内层差分信号线一端通过所述第一差分信号过孔与所述第二BOT层差分信号线连接,另一端通过第二差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
所述第一差分信号过孔的四周分别设有四个等间距的第一接地孔;
所述第二耦合电容与所述射频收发器和所述SOC模块之间的连接通道为接收通道,包括所述第二耦合电容与所述射频收发器之间的连接通道(B1)和所述第二耦合电容与所述SOC模块之间的连接通道(B2);所述连接通道(B1)的路径上铺设有第一TOP层差分信号线;其中,所述第一TOP层差分信号线一端连接所述第二耦合电容,另一端通过第三差分信号过孔完成从TOP层到BOT层与所述射频收发器的连接;所述连接通道(B2)的路径上铺设有第二TOP层差分信号线和第二内层差分信号线;其中,所述第二TOP层差分信号线一端连接所述第二耦合电容,另一端通过第四差分信号过孔与所述第二内层差分信号线连接;所述第二内层差分信号线一端通过所述第四差分信号过孔与所述第二TOP层差分信号线连接,另一端通过第五差分信号过孔完成从内层到BOT层与所述SOC模块的连接;
所述第四差分信号过孔的四周分别设有四个等间距的第三接地孔。
7.如权利要求6所述的适用于高速信号传输的PCB板,其特征在于,所述第一接地孔和第三接地孔的直径为8-18mil。
8.如权利要求6所述的适用于高速信号传输的PCB板,其特征在于,所述第一接地孔与所述第一差分信号过孔在水平方向间距15mil,在垂直方向间距30mil;所述第三接地孔与所述第四差分信号过孔在水平方向间距15mil,在垂直方向间距30mil。
9.如权利要求6所述的适用于高速信号传输的PCB板,其特征在于,所述第一内层差分信号线与所述第二内层差分信号线的间距大于40mil。
10.如权利要求6所述的适用于高速信号传输的PCB板,其特征在于,沿着所述第一内层差分信号线的路径两边设有若干个间距为100mil且直径为8-18mil的第二接地孔;沿着所述第二内层差分信号线的路径两边设有若干个间距为100mil且直径为8-18mil的第四接地孔。
CN202211175454.3A 2022-09-26 2022-09-26 一种适用于高速信号传输的布线方法和pcb板 Active CN115279038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211175454.3A CN115279038B (zh) 2022-09-26 2022-09-26 一种适用于高速信号传输的布线方法和pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211175454.3A CN115279038B (zh) 2022-09-26 2022-09-26 一种适用于高速信号传输的布线方法和pcb板

Publications (2)

Publication Number Publication Date
CN115279038A true CN115279038A (zh) 2022-11-01
CN115279038B CN115279038B (zh) 2022-12-27

Family

ID=83757392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211175454.3A Active CN115279038B (zh) 2022-09-26 2022-09-26 一种适用于高速信号传输的布线方法和pcb板

Country Status (1)

Country Link
CN (1) CN115279038B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116321696A (zh) * 2023-05-17 2023-06-23 深圳国人无线通信有限公司 一种pcb板

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US20080031629A1 (en) * 2006-08-04 2008-02-07 Finisar Corporation Optical transceiver module having an active linear optoelectronic device
US8396136B1 (en) * 2009-07-22 2013-03-12 The United States Of America As Represented By The Secretary Of The Navy Close-proximity communications system using capacitively coupled signal transfer
CN103260341A (zh) * 2013-04-23 2013-08-21 青岛海信宽带多媒体技术有限公司 印制电路板及基于印制电路板的差分信号线布线方法
WO2016072337A1 (en) * 2014-11-04 2016-05-12 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, and differential transmission circuit
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods
US20180359848A1 (en) * 2017-06-13 2018-12-13 Accton Technology Corporation Printed circuit board for high-speed transmission
US20190098765A1 (en) * 2017-09-28 2019-03-28 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
US20190164891A1 (en) * 2017-11-27 2019-05-30 Finisar Corporation Tunable differential via circuit
CN110719690A (zh) * 2019-10-23 2020-01-21 无锡凯盟威电子科技有限公司 高速多层pcb板叠层以及布线方法
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置
US20200284883A1 (en) * 2019-03-08 2020-09-10 Osram Gmbh Component for a lidar sensor system, lidar sensor system, lidar sensor device, method for a lidar sensor system and method for a lidar sensor device
CN112738999A (zh) * 2020-10-28 2021-04-30 苏州浪潮智能科技有限公司 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板
WO2022127594A1 (zh) * 2020-12-18 2022-06-23 青岛海信宽带多媒体技术有限公司 一种光模块

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US20080031629A1 (en) * 2006-08-04 2008-02-07 Finisar Corporation Optical transceiver module having an active linear optoelectronic device
US8396136B1 (en) * 2009-07-22 2013-03-12 The United States Of America As Represented By The Secretary Of The Navy Close-proximity communications system using capacitively coupled signal transfer
CN103260341A (zh) * 2013-04-23 2013-08-21 青岛海信宽带多媒体技术有限公司 印制电路板及基于印制电路板的差分信号线布线方法
WO2016072337A1 (en) * 2014-11-04 2016-05-12 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, and differential transmission circuit
WO2018119153A2 (en) * 2016-12-21 2018-06-28 Intel Corporation Wireless communication technology, apparatuses, and methods
US20180359848A1 (en) * 2017-06-13 2018-12-13 Accton Technology Corporation Printed circuit board for high-speed transmission
US20190098765A1 (en) * 2017-09-28 2019-03-28 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
US20190164891A1 (en) * 2017-11-27 2019-05-30 Finisar Corporation Tunable differential via circuit
WO2020063313A1 (zh) * 2018-09-26 2020-04-02 中兴通讯股份有限公司 电路板及信号串扰抑制方法、存储介质、电子装置
US20200284883A1 (en) * 2019-03-08 2020-09-10 Osram Gmbh Component for a lidar sensor system, lidar sensor system, lidar sensor device, method for a lidar sensor system and method for a lidar sensor device
CN110719690A (zh) * 2019-10-23 2020-01-21 无锡凯盟威电子科技有限公司 高速多层pcb板叠层以及布线方法
CN112738999A (zh) * 2020-10-28 2021-04-30 苏州浪潮智能科技有限公司 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板
WO2022127594A1 (zh) * 2020-12-18 2022-06-23 青岛海信宽带多媒体技术有限公司 一种光模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116321696A (zh) * 2023-05-17 2023-06-23 深圳国人无线通信有限公司 一种pcb板
CN116321696B (zh) * 2023-05-17 2023-08-15 深圳国人无线通信有限公司 一种pcb板

Also Published As

Publication number Publication date
CN115279038B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US6771862B2 (en) Signaling medium and apparatus
CN101998763B (zh) 裸芯片与印制电路板的连接结构及印制电路板、通信设备
US8324019B2 (en) Solution for package crosstalk minimization
CN101594729B (zh) 一种可补偿过孔残端电容特性的电路板
CN102238810B (zh) 印刷电路板及其布线方法
CN115279038B (zh) 一种适用于高速信号传输的布线方法和pcb板
US6803252B2 (en) Single and multiple layer packaging of high-speed/high-density ICs
CN102083277B (zh) 印刷电路板及其布线方法
CN101378618A (zh) 印刷电路板
CN112133687B (zh) 一种多通道dds芯片基板封装结构及方法
CN101309547A (zh) 印刷电路板
US20030095014A1 (en) Connection package for high-speed integrated circuit
US6908340B1 (en) Method and system for reducing crosstalk in a backplane
CN112996286B (zh) 一种基于sfp+系列光模块的金手指出线设计方法
CN105578731A (zh) 移动终端、印刷电路板及其制造方法
CN112186321A (zh) 加脊方同轴基片集成波导互连装置
CN103906342A (zh) 电路板
US8023893B2 (en) Method and system for wireless communication among integrated circuits within an enclosure
CN210328148U (zh) 毫米波有源天线单元及pcb板间互连结构
CN220292254U (zh) 一种改善阻抗的pcie金手指结构
CN218162988U (zh) 一种千兆网板卡的布线结构及设备
CN217116500U (zh) 一种优化高密度pcb信号质量的pcb结构
CN217522992U (zh) 多层布线板及具有其的车辆设备
CN115455703B (zh) 高速线缆的设计方法、fpc排线、线缆排线、服务器
US10952313B1 (en) Via impedance matching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant