CN116321696A - 一种pcb板 - Google Patents

一种pcb板 Download PDF

Info

Publication number
CN116321696A
CN116321696A CN202310554668.XA CN202310554668A CN116321696A CN 116321696 A CN116321696 A CN 116321696A CN 202310554668 A CN202310554668 A CN 202310554668A CN 116321696 A CN116321696 A CN 116321696A
Authority
CN
China
Prior art keywords
layer
wiring layer
ohm
shielding
shielding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310554668.XA
Other languages
English (en)
Other versions
CN116321696B (zh
Inventor
龙丽群
郭坚
周金龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guoren Wireless Communication Co Ltd
Original Assignee
Shenzhen Guoren Wireless Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guoren Wireless Communication Co Ltd filed Critical Shenzhen Guoren Wireless Communication Co Ltd
Priority to CN202310554668.XA priority Critical patent/CN116321696B/zh
Publication of CN116321696A publication Critical patent/CN116321696A/zh
Application granted granted Critical
Publication of CN116321696B publication Critical patent/CN116321696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种PCB板，包括铜箔层，所述铜箔层包括依序叠置的第一布线层、第一屏蔽层、第二布线层、第二屏蔽层、第三布线层、第四布线层、第三屏蔽层和第五布线层，共8个叠层。本发明每个布线层均对应具有为信号提供最短的回流路径的屏蔽层，同时也减小了耦合面积和抑制差模干扰、共模干扰，使PCB板达到有效阻抗要求。

Description

一种PCB板
技术领域
本发明涉及PCB技术领域，更具体地说，涉及一种PCB板的叠层结构。
背景技术
PCB板叠层的设计影响电子线路电磁辐射性能。一个糟糕的PCB叠层设计会导致更高的电磁发射和信号损失。衡量PCB板叠层设计的好坏可以通过是否给信号提供最短的回流路径、是否减小耦合面积，是否能够抑制差模干扰和共模干扰等指标进行判断。并且，随着电子产品的迅速发展，PCB板的量求量也迅速增长，使得业界对PCB板产品成本的控制也越来越高；因此，如何用最少的叠层达到合格的PCB板衡量要求及匹配有效阻抗要求，有效的控制成本，以达到最佳的平衡，成为业界研究PCB板的一个课题。
发明内容
本发明的目的在于提供一种具有良好阻抗要求且实现了最优化的成本控制的PCB板。
一种PCB板，包括铜箔层，所述铜箔层包括依序叠置的第一布线层、第一屏蔽层、第二布线层、第二屏蔽层、第三布线层、第四布线层、第三屏蔽层和第五布线层，共8个叠层；每个布线层均具有对应的距离最近的屏蔽层。
优选地，所述第一布线层、第二屏蔽层、第三布线层和第五布线层的厚度均为1.2mil；所述第一屏蔽层、第二布线层、第四布线层和第三屏蔽层的厚度均为0.6 mil。
优选地，所述PCB板还包括半固化层和覆铜板；所述第一布线层与第一屏蔽层之间设置有3.8 mil厚度的第一半固化片；所述第一屏蔽层与第二布线层之间设置有10mil厚度的第一覆铜板；所述第二布线层与第二屏蔽层之间具有4 mil厚度的第二半固化片；所述第二屏蔽层与第三布线层之间设置有20.2 mil厚度的第二覆铜板；所述第三布线层与第四布线层之间设置有4mil厚度的第三半固化片；所述第四布线层与第三屏蔽层之间设置有10mil厚度的第三覆铜板；所述第三屏蔽层和第五布线层之间设置有4mil厚度的第四半固化片。
优选地，所述第一半固化片、第二半固化片、第三半固化片和第四半固化片均为TU87P SLK；所述第一覆铜板为高速板材TU872 SLK，所述第二覆铜板和第三覆铜板为高速板材TU752 SLK。
优选地，所述第一布线层、第二布线层、第三布线层、第四布线层和第五布线层均分别设置有单端50欧姆线材；所述第一布线层、第二布线层和第五布线层均分别设置有差分100欧姆线材；所述第五布线层设置有差分50欧姆线材。
优选地，分别设置在所述第一布线层、第五布线层的第一单端50欧姆线材和第二单端50欧姆线材的线宽均为5.5 mil；设置在所述第一布线层的第三单端50欧姆线材的线宽为33 mil和第四单端50欧姆线材的线宽为43 mil；设置在第五布线层的第五单端50欧姆线材的线宽为33 mil；设置在所述第二布线层的第六单端50欧姆线材的线宽为4.9 mil；设置在所述第三布线层的第七单端50欧姆线材的线宽为16 mil；设置在所述第四布线层的第八单端50欧姆线材的线宽为4.9 mil。
优选地，第一单端50欧姆线材对应的屏蔽层为第一屏蔽层；第二单端50欧姆线材对应的屏蔽层为第三屏蔽层；第三单端50欧姆线材对应的屏蔽层为第二布线层；第四单端50欧姆线材对应的屏蔽层为第二屏蔽层；第五单端50欧姆线材对应的屏蔽层为第四布线层；第六单端50欧姆线材对应的屏蔽层为第一屏蔽层和第二屏蔽层；第七单端50欧姆线材对应的屏蔽层为第二屏蔽层和第三屏蔽层；第八单端50欧姆线材对应的屏蔽层为第三布线层和第三屏蔽层。
优选地，设置在所述第一布线层的第一差分100欧姆线材的线宽、设置在所述第五布线层的第二差分100欧姆线材的线宽和设置在所述第二布线层的第三差分100欧姆线材的线宽均为8 mil；设置在所述第五布线层的第四差分100欧姆线材的线宽为10 mil。
优选地，设置在所述第五布线层的差分50欧姆线材的线宽为10 mil，所述差分50欧姆线材对应的屏蔽层为第三屏蔽层。
优选地，第一差分100欧姆线材对应的屏蔽层为第一屏蔽层；第二差分100欧姆线材对应的屏蔽层为第三屏蔽层；第三差分100欧姆线材对应的屏蔽层为第一屏蔽层和第二屏蔽层；第四差分100欧姆线材对应的屏蔽层为第四布线层。
本发明设置了依序叠置的第一布线层、第一屏蔽层、第二布线层、第二屏蔽层、第三布线层、第四布线层、第三屏蔽层和第五布线层，共8个叠层；使每个布线层均对应具有为信号提供最短的回流路径的屏蔽层，减小了耦合面积和抑制了差模干扰、共模干扰，使PCB板达到有效阻抗要求。
附图说明
图1是本实施例提供的PCB板的示意图；
图2为图1所示PCB板中的单端线材的具体设计及阻抗值；
图3为图1所示PCB板中的差分线材的具体设计及阻抗值。
具体实施方式
下面将结合附图对本发明实施例作进一步说明。
如图1所示，在本发明的PCB板100包括铜箔层、半固化片、覆铜板。其中，该铜箔层包括布线层和对应该布线层设置的距离最近的屏蔽层。该半固化片及覆铜板分别设置在布线层、屏蔽层之间。
本实施例中，该铜箔层具有5个布线层和3个屏蔽层，共8个叠层，其依顺序叠置为第一布线层11、第一屏蔽层21、第二布线层13、第二屏蔽层23、第三布线层15、第四布线层16、第三屏蔽层25和第五布线层18。第一布线层11为TOP层，第五布线层18为BOTTOM层。
可以理解地，第一布线层11距离最近的屏蔽层为第一屏蔽层21；第二布线层13距离最近的屏蔽层为第一屏蔽层21或二屏蔽层23；第三布线层15距离最近的屏蔽层为第二屏蔽层23或第四布线层16；第四布线层距离最近的屏蔽层为第三屏蔽层25或第三布线层15；第五布线层18的距离最近的屏蔽层为第三屏蔽层25或第四布线层16。如此，每一布线层均对应有最接近的屏蔽层；从而为信号传输提供最短的回流路径，同时也减小了信号传输的耦合面积和抑制差模干扰、共模干扰，使PCB板100达到有效阻抗要求。
每一叠层的厚度均影响PCB板100的阻抗特性。优选地，第一布线层11、第二屏蔽层23、第三布线层15和第五布线层18的厚度均为1.2mil。第一屏蔽层21、第二布线层13、第四布线层16和第三屏蔽层25的厚度均为0.6 mil。
本实施例中，铜箔层的8个叠层分别通过四个半固化片和三个覆铜板隔开。具体地，第一布线层11与第一屏蔽层21之间设置有3.8 mil厚度的第一半固化片31。第一屏蔽层21与第二布线层13之间设置有10mil厚度的第一覆铜板51。第二布线层13与第二屏蔽层23之间具有4 mil厚度的第二半固化片33。第二屏蔽层23与第三布线层15之间设置有20.2mil厚度的第二覆铜板53。第三布线层15与第四布线层16之间设置有4mil厚度的第三半固化片35。第四布线层16与第三屏蔽层25之间设置有10 mil厚度的第三覆铜板55。第三屏蔽层25和第五布线层18之间设置有4mil厚度的第四半固化片37。
半固化片和覆铜板使用的材料，能够优化PCB板100的传输性能。优选地，第一半固化片31、第二半固化片33、第三半固化片35和第四半固化片37均为TU87P SLK。第一覆铜板51为高速板材TU872 SLK；第二覆铜板53和第三覆铜板55为高速板材TU752 SLK。
参考图2和图3，本实施例中，PCB板100还包括单端50欧姆线材、差分100欧姆线材和差分50欧姆线材。具体地，第一布线层11、第二布线层13、第三布线层15、第四布线层16和第五布线层18均分别设置有单端50欧姆线材。第一布线层11、第二布线层13和第五布线层18均分别设置有差分100欧姆线材。第五布线层设置有差分50欧姆线材。
线材的宽度也影响PCB板100的阻抗特性。优选地，分别设置在第一布线层11、第五布线层18的第一单端50欧姆线材和第二单端50欧姆线材的线宽均为5.5 mil。设置在第一布线层11的第三单端50欧姆线材的线宽为33 mil；设置在第一布线层11的第四单端50欧姆线材的线宽为43 mil。设置在第五布线层18的第五单端50欧姆线材的线宽为33 mil。设置在第二布线层13的第六单端50欧姆线材的线宽为4.9 mil。设置在第三布线层15的第七单端50欧姆线材的线宽为16 mil。设置在第四布线层16的第八单端50欧姆线材的线宽为4.9mil。设置在第一布线层11的第一差分100欧姆线材的线宽、设置在第五布线层18的第二差分100欧姆线材的线宽和设置在第二布线层13的第三差分100欧姆线材的线宽均为8 mil。设置在第五布线层18的第四差分100欧姆线材的线宽为10 mil。设置在第五布线层18的差分50欧姆线材的线宽为10 mil。
本实施例中，单端50欧姆线材、差分100欧姆线材和差分50欧姆线材分别与最接近的屏蔽层相对应，以优化其传输性能。
具体地，关于单端50欧姆线材对应的具体屏蔽层为：第一单端50欧姆线材对应的屏蔽层为第一屏蔽层21。第二单端50欧姆线材对应的屏蔽层为第三屏蔽层25。第三单端50欧姆线材对应的屏蔽层为第二布线层13。第四单端50欧姆线材对应的屏蔽层为第二屏蔽层23。第五单端50欧姆线材对应的屏蔽层为第四布线层16。第六单端50欧姆线材对应的屏蔽层为第一屏蔽层21和第二屏蔽层23。第七单端50欧姆线材对应的屏蔽层为第二屏蔽层23和第三屏蔽层25。第八单端50欧姆线材对应的屏蔽层为第三布线层15和第三屏蔽层25。
差分50欧姆线材对应的屏蔽层为第三屏蔽层25。
关于差分100欧姆线材对应的具体屏蔽层为：第一差分100欧姆线材对应的屏蔽层为第一屏蔽层21。第二差分100欧姆线材对应的屏蔽层为第三屏蔽层25。第三差分100欧姆线材对应的屏蔽层为第一屏蔽层21和第二屏蔽层23。第四差分100欧姆线材对应的屏蔽层为第四布线层16。
本发明通过使用特定的叠层设置方案，使每个布线层对应设置了最接近和紧密的屏蔽层，能够缩短信号传输返回路径和减少耦合面积，从而抑制差模干扰和共模干扰，使PCB板100利用最少的叠层，达到有效阻抗要求。进一步对半固化片、覆铜板和线材的进行特定配置，以达到有效阻抗要求的同时，实现最优化的成本控制。例如通过上述PCB板100的铜箔层、半固化片、覆铜板的叠层排布设计及限定的线宽，如图2和图3所示的使的端50欧姆线材和差分50欧姆线材有效地达到了50欧姆的阻抗；使差分100欧姆线材有效地达到了100欧姆的阻抗。
以上所述实施例仅表达了本发明的部分实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种PCB板，包括铜箔层，其特征在于，所述铜箔层包括依序叠置的第一布线层、第一屏蔽层、第二布线层、第二屏蔽层、第三布线层、第四布线层、第三屏蔽层和第五布线层，共8个叠层；每个布线层均具有对应的距离最近的屏蔽层。
2.如权利要求1所述的PCB板，其特征在于，所述第一布线层、第二屏蔽层、第三布线层和第五布线层的厚度均为1.2mil；所述第一屏蔽层、第二布线层、第四布线层和第三屏蔽层的厚度均为0.6 mil。
3.如权利要求2所述的PCB板，其特征在于，所述PCB板还包括半固化层和覆铜板；所述第一布线层与第一屏蔽层之间设置有3.8 mil厚度的第一半固化片；所述第一屏蔽层与第二布线层之间设置有10mil厚度的第一覆铜板；所述第二布线层与第二屏蔽层之间具有4mil厚度的第二半固化片；所述第二屏蔽层与第三布线层之间设置有20.2 mil厚度的第二覆铜板；所述第三布线层与第四布线层之间设置有4mil厚度的第三半固化片；所述第四布线层与第三屏蔽层之间设置有10 mil厚度的第三覆铜板；所述第三屏蔽层和第五布线层之间设置有4mil厚度的第四半固化片。
4.如权利要求3所述的PCB板，其特征在于，所述第一半固化片、第二半固化片、第三半固化片和第四半固化片均为TU87P SLK；所述第一覆铜板为高速板材TU872 SLK，所述第二覆铜板和第三覆铜板为高速板材TU752 SLK。
5.如权利要求1所述的PCB板，其特征在于，所述第一布线层、第二布线层、第三布线层、第四布线层和第五布线层均分别设置有单端50欧姆线材；所述第一布线层、第二布线层和第五布线层均分别设置有差分100欧姆线材；所述第五布线层设置有差分50欧姆线材。
6.如权利要求5所述的PCB板，其特征在于，分别设置在所述第一布线层、第五布线层的第一单端50欧姆线材和第二单端50欧姆线材的线宽均为5.5 mil；设置在所述第一布线层的第三单端50欧姆线材的线宽为33 mil和第四单端50欧姆线材的线宽为43 mil；设置在第五布线层的第五单端50欧姆线材的线宽为33 mil；设置在所述第二布线层的第六单端50欧姆线材的线宽为4.9 mil；设置在所述第三布线层的第七单端50欧姆线材的线宽为16 mil；设置在所述第四布线层的第八单端50欧姆线材的线宽为4.9 mil。
7.如权利要求6所述的PCB板，其特征在于，第一单端50欧姆线材对应的屏蔽层为第一屏蔽层；第二单端50欧姆线材对应的屏蔽层为第三屏蔽层；第三单端50欧姆线材对应的屏蔽层为第二布线层；第四单端50欧姆线材对应的屏蔽层为第二屏蔽层；第五单端50欧姆线材对应的屏蔽层为第四布线层；第六单端50欧姆线材对应的屏蔽层为第一屏蔽层和第二屏蔽层；第七单端50欧姆线材对应的屏蔽层为第二屏蔽层和第三屏蔽层；第八单端50欧姆线材对应的屏蔽层为第三布线层和第三屏蔽层。
8.如权利要求5所述的PCB板，其特征在于，设置在所述第一布线层的第一差分100欧姆线材的线宽、设置在所述第五布线层的第二差分100欧姆线材的线宽和设置在所述第二布线层的第三差分100欧姆线材的线宽均为8 mil；设置在所述第五布线层的第四差分100欧姆线材的线宽为10 mil。
9.如权利要求5所述的PCB板，其特征在于，设置在所述第五布线层的差分50欧姆线材的线宽为10 mil，所述差分50欧姆线材对应的屏蔽层为第三屏蔽层。
10.如权利要求8所述的PCB板，其特征在于，第一差分100欧姆线材对应的屏蔽层为第一屏蔽层；第二差分100欧姆线材对应的屏蔽层为第三屏蔽层；第三差分100欧姆线材对应的屏蔽层为第一屏蔽层和第二屏蔽层；第四差分100欧姆线材对应的屏蔽层为第四布线层。
CN202310554668.XA 2023-05-17 2023-05-17 一种pcb板 Active CN116321696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310554668.XA CN116321696B (zh) 2023-05-17 2023-05-17 一种pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310554668.XA CN116321696B (zh) 2023-05-17 2023-05-17 一种pcb板

Publications (2)

Publication Number Publication Date
CN116321696A true CN116321696A (zh) 2023-06-23
CN116321696B CN116321696B (zh) 2023-08-15

Family

ID=86827255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310554668.XA Active CN116321696B (zh) 2023-05-17 2023-05-17 一种pcb板

Country Status (1)

Country Link
CN (1) CN116321696B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US20030075349A1 (en) * 2001-10-19 2003-04-24 Kruse John M. Electrical interconnect between an articulating display and a pc based planar board
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
JP2005340506A (ja) * 2004-05-27 2005-12-08 Fuji Xerox Co Ltd プリント配線基板
JP2007288180A (ja) * 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置
JP2011129177A (ja) * 2009-12-15 2011-06-30 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
JP2014027152A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 配線基板
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN106714475A (zh) * 2016-12-28 2017-05-24 盛科网络（苏州）有限公司 Pcb六层板叠层方法
CN112770482A (zh) * 2020-12-04 2021-05-07 深圳国人无线通信有限公司 一种印制板组件及屏蔽结构
CN115279038A (zh) * 2022-09-26 2022-11-01 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181219B1 (en) * 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
US20030075349A1 (en) * 2001-10-19 2003-04-24 Kruse John M. Electrical interconnect between an articulating display and a pc based planar board
JP2005340506A (ja) * 2004-05-27 2005-12-08 Fuji Xerox Co Ltd プリント配線基板
JP2007288180A (ja) * 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置
JP2011129177A (ja) * 2009-12-15 2011-06-30 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
JP2014027152A (ja) * 2012-07-27 2014-02-06 Kyocera Corp 配線基板
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN106714475A (zh) * 2016-12-28 2017-05-24 盛科网络（苏州）有限公司 Pcb六层板叠层方法
CN112770482A (zh) * 2020-12-04 2021-05-07 深圳国人无线通信有限公司 一种印制板组件及屏蔽结构
CN115279038A (zh) * 2022-09-26 2022-11-01 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板

Also Published As

Publication number Publication date
CN116321696B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
JP3684239B2 (ja) 低ｅｍｉ電子機器
US9674941B2 (en) Printed circuit board for mobile platforms
US7515435B2 (en) Multi-functional composite substrate structure
KR101717970B1 (ko) 다층 구조의 보이스 코일판 및 이를 포함하는 평판형 스피커
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
US9907156B1 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
US20090056983A1 (en) Printed circuit board
US4884170A (en) Multilayer printed circuit board and method of producing the same
JP2007096159A (ja) 多層プリント配線板
WO2005089204A2 (en) Maximizing capacitance per unit area while minimizing signal transmission delay in pcb
US6489570B2 (en) Multi-layer circuit board
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
CN116321696B (zh) 一种pcb板
KR101798921B1 (ko) 다층 구조의 보이스 코일판 및 이를 포함하는 평판형 스피커
CN200976709Y (zh) 可抑制电磁波辐射的电路板堆迭结构
US6417460B1 (en) Multi-layer circuit board having signal, ground and power layers
JPWO2018139382A1 (ja) 多層基板および電子機器
CN105307387B (zh) 一种大尺寸高多层刚挠结合阻抗板及其制作方法
CN220368851U (zh) 一种pcb板叠层结构
KR101872525B1 (ko) 인쇄회로기판 및 그 제조 방법
CN215420914U (zh) 一种低成本的pcb板叠层结构
CN219938595U (zh) 高压电路板、电池模块及汽车
CN212573076U (zh) 一种印制电路板
CN217985531U (zh) 一种时域反射计基板
JP2002299840A (ja) 多層回路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant