CN112738999A - 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板 - Google Patents

差分信号过孔与耦合电容阻抗连续性设计方法、pcb板 Download PDF

Info

Publication number
CN112738999A
CN112738999A CN202011175304.3A CN202011175304A CN112738999A CN 112738999 A CN112738999 A CN 112738999A CN 202011175304 A CN202011175304 A CN 202011175304A CN 112738999 A CN112738999 A CN 112738999A
Authority
CN
China
Prior art keywords
differential signal
layer
signal via
coupling capacitor
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011175304.3A
Other languages
English (en)
Other versions
CN112738999B (zh
Inventor
李德恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011175304.3A priority Critical patent/CN112738999B/zh
Publication of CN112738999A publication Critical patent/CN112738999A/zh
Application granted granted Critical
Publication of CN112738999B publication Critical patent/CN112738999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种差分信号过孔与耦合电容阻抗连续性设计方法、PCB板,所述方法包括如下步骤：将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接；将差分信号过孔通过的所有的地层挖空形成挖空区域；将耦合电容下方的第二层地层挖空；在差分信号过孔的两边分别打地孔，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。避免了电容参考地层不挖空导致的阻抗较小问题和直接挖空相邻地层导致的阻抗偏大问题，大大优化了有耦合电容的差分信号链路的阻抗连续性。将信号过孔和耦合电容的阻抗不连续点结合到一块进行设计，减小了不连续点的数量，从而提高了信号完整性。

Description

差分信号过孔与耦合电容阻抗连续性设计方法、PCB板
技术领域
本发明涉及PCB板布线阻抗连续性设计技术领域，具体涉及一种差分信号过孔与耦合电容阻抗连续性设计方法、PCB板。
背景技术
在电子设计领域，电路板是所有电子设计内容的物理载体，所以电子设计的意图都要通过电路板来实现，所以电路板设计是任何电子设备中不可或缺的一个环节。
电路板设计主要分为两个部分，信号设计和电源设计。电源设计为整个电路板的设计基础，所有芯片需要有一个稳定的电源才能正常工作。信号设计为电路板设计的灵魂，各种功能的实现都需要由信号来控制，信号设计的好坏关系到电路板各个功能的实现和稳定性。对于差分信号来说，一般链路中会有一对AC耦合电容，AC耦合电容一般为容性，这样会导致AC耦合电容处的阻抗降低，为了改善阻抗的变化，一般会把电容的的正下方挖空，以改善此处的阻抗不连续。信号一般位于电路板的内层，AC耦合电容一般位于电路板的表层，这样信号就需要打过孔到表层以完成与AC耦合电容的连接。过孔与AC耦合电容结合会带来阻抗不连续问题。
现有传统电容挖空方式如果遇到有AC耦合电容的情况，就在电容的正下方将临近的地参考层挖空，使其参考挖空区域正下方的另一参考平面。另外，对于过孔与AC耦合电容等阻抗不连续点的摆放方式、距离等都没有要求。
现有设计方案没有考虑挖空后参考层的具体情况，如果参考层为高噪声的电源层会干扰AC耦合电容处的信号。如果参考层距离此耦合电容的焊盘距离很远，反而会导致阻抗变大，从而失去的挖空其相邻参考层的意义。如果过孔与耦合电容距离较远，反而会导致多处阻抗不连续。
发明内容
针对现有设计方案没有考虑挖空后参考层的具体情况，如果参考层为高噪声的电源层会干扰AC耦合电容处的信号。如果参考层距离此耦合电容的焊盘距离很远，反而会导致阻抗变大，从而失去的挖空其相邻参考层的意义。如果过孔与耦合电容距离较远，反而会导致多处阻抗不连续的问题，本发明提供一种差分信号过孔与耦合电容阻抗连续性设计方法、PCB板。
本发明的技术方案是：
一方面，本发明技术方案提供一种差分信号过孔与耦合电容阻抗连续性设计方法，包括如下步骤：
将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接；
将差分信号过孔通过的所有的地层挖空形成挖空区域；
将耦合电容下方的第二层地层挖空；
在差分信号过孔的两边分别打地孔，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。
避免了耦合电容参考地层不挖空导致的阻抗较小问题和直接挖空相邻地层导致的阻抗偏大问题，大大优化了有耦合电容的差分信号链路的阻抗连续性。
进一步的，将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接的步骤之前还包括：
获取差分信号布线属性，并根据获取的布线属性在内层铺设差分信号；
获取过孔设置属性，并根据获取的设置属性设置差分信号过孔；其中，差分信号过孔包括第一差分信号过孔和第二差分信号过孔；
获取元器件放置属性，根据放置属性在顶层放置耦合电容。
进一步的，将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接的步骤具体包括：
差分信号线通过第一差分信号过孔从内层连接到顶层，并通过传输线连接到耦合电容的焊盘的一端，耦合电容的另一端连接经过传输线到第二差分信号过孔连接到内层，完成内层差分信号通过差分信号过孔对与耦合电容的连接。
将信号过孔和耦合电容的阻抗不连续点结合到一块进行设计，减小了不连续点的数量，从而提高了信号完整性。
进一步的，将差分信号过孔通过的所有的地层挖空形成挖空区域的步骤包括：将每个差分信号过孔反焊盘外扩第一阈值且差分信号过孔通过的所有的地层的位置挖空，并将每对差分信号过孔中两过孔中间部分拉直挖空形成椭圆形挖空区域。
进一步的，将耦合电容下方的第二层地层挖空的步骤包括：
在第二层地层将耦合电容的焊盘区域挖空；其中，在第二层地层将耦合电容的焊盘区域挖空；其中，挖空大小为紧贴耦合电容上下焊盘，并左右外扩第一阈值距离的区域挖空。
进一步的，在差分信号过孔的两边分别打地孔，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层的步骤中，耦合电容的个数为两个，则差分信号过孔成对设置，该步骤具体包括：
在每对差分信号过孔的两边打地孔，地孔和与之距离最近的差分信号过孔中心距离为第二阈值；
在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。
进一步的，每对差分信号过孔中两差分信号过孔的中心距离为第二阈值；
耦合电容的一侧焊盘与差分信号过孔的垂直距离为第三阈值。
另一方面，本发明技术方案提供一种差分信号过孔与耦合电容阻抗连续性的PCB板，包括板卡本体，所述的板卡本体包括第一层信号层、第二层地层、内层和第五层地层；
第一层信号层设置有耦合电容；
内层铺设有差分信号，内层的差分信号通过差分信号过孔与耦合电容连接；
差分信号过孔对应的第二层地层和第五层地层的地挖空形成挖空区域；
耦合电容下方的第二层地层挖空；
差分信号过孔的两边分别设置有地孔；
内层紧贴地孔焊盘形成的正方形或矩形区域铺设有地层。
进一步的，内层包括第三层信号层和第四层信号层；
第三层信号层铺设有差分信号，第四层信号层铺设有差分信号；
第三层信号层铺设的差分信号通过第一差分信号过孔从第三层信号层连接到第一层信号层并通过传输线连接到耦合电容一侧的焊盘；耦合电容另一侧的焊盘经过传输线并通过第二差分信号过孔从第一层信号层连接到第四层信号层铺设的差分信号。
进一步的，在第二层地层将耦合电容的焊盘区域挖空；其中，在第二层地层将耦合电容的焊盘区域挖空；其中，挖空大小为紧贴耦合电容上下焊盘，并左右外扩第一阈值距离的区域挖空；耦合电容数量为两个，则差分信号过孔成对设置；
在每对差分信号过孔的两边设置有地孔，地孔和与之距离最近的差分信号过孔中心距离为第二阈值；
在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层；
每对差分信号过孔中两差分信号过孔的中心距离为第二阈值；
耦合电容的一侧焊盘与差分信号过孔的垂直距离为第三阈值。
从以上技术方案可以看出，本发明具有以下优点：1.避免了电容参考地层不挖空导致的阻抗较小问题和直接挖空相邻地层导致的阻抗偏大问题，大大优化了有耦合电容的差分信号链路的阻抗连续性。2.将信号过孔和耦合电容的阻抗不连续点结合到一块进行设计，减小了不连续点的数量，从而提高了信号完整性。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明实施例的第三层信号层补铺地层区域示意图。
图3为本发明实施例提供的差分信号过孔和耦合电容焊盘距离示意图。
图4本发明实施例提供的第二层地层挖空的区域示意图。
图5为本发明实施例提供的叠层示意图。
图6为本发明实施例提供的仿真比较示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如图1所示，本发明实施例提供一种差分信号过孔与耦合电容阻抗连续性设计方法，包括如下步骤：
步骤1：将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接；
步骤2：将差分信号过孔通过的所有的地层挖空形成挖空区域；
步骤3：将耦合电容下方的第二层地层挖空；
步骤4：在差分信号过孔的两边分别打地孔，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。
避免了耦合电容参考地层不挖空导致的阻抗较小问题和直接挖空相邻地层导致的阻抗偏大问题，大大优化了有耦合电容的差分信号链路的阻抗连续性。
需要说明的是，将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接的步骤之前还包括：
获取差分信号布线属性，并根据获取的布线属性在内层铺设差分信号；
获取过孔设置属性，并根据获取的设置属性设置差分信号过孔；其中，差分信号过孔包括第一差分信号过孔103和第二差分信号过孔104；
获取元器件放置属性，根据放置属性在顶层放置耦合电容101。
在有些实施例中，步骤1中，将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接的步骤具体包括：
差分信号线通过第一差分信号过孔103从内层连接到顶层，并通过传输线105连接到耦合电容的焊盘101.1，耦合电容的另一端焊盘101.2连接经过传输线105到第二差分信号过孔104连接到内层，完成内层差分信号通过差分信号过孔对与耦合电容的连接。
将信号过孔和耦合电容的阻抗不连续点结合到一块进行设计，减小了不连续点的数量，从而提高了信号完整性。
在有些实施例中，将差分信号过孔通过的所有的地层挖空形成挖空区域的步骤包括：将每个差分信号过孔反焊盘外扩第一阈值且差分信号过孔通过的所有的地层的位置挖空，并将每对差分信号过孔中两过孔中间部分拉直挖空形成椭圆形挖空区域。
在这里，在差分信号过孔反焊盘的基础上外扩第一阈值，第一阈值为5mil，挖空差分信号过孔的通过的所有的地层，并将两过孔中间部分拉直挖空，形成图4所示的椭圆形挖空区域。
在有些实施例中，将耦合电容下方的第二层地层挖空的步骤包括：
如图4所示，在第二层地层将耦合电容的焊盘区域挖空；其中，在第二层地层将耦合电容的焊盘区域挖空；其中，挖空大小为紧贴耦合电容上下焊盘，并左右外扩第一阈值距离的区域挖空。
在第二层地层，将耦合电容的焊盘区域挖空，挖空大小为在耦合电容紧贴着上下焊盘挖空，在耦合电容左右各外扩第一阈值，第一阈值为5mil挖空。在这里耦合电容的左右是相对耦合电容的上下焊盘对应的耦合电容的左右。
在有些实施例中，在差分信号过孔的两边分别打地孔102，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层的步骤中，耦合电容的个数为两个，则差分信号过孔成对设置，该步骤具体包括：
在每对差分信号过孔的两边打地孔，地孔和与之距离最近的差分信号过孔中心距离为第二阈值；
在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。
补铺的地平面的大小为紧贴着四个地孔102的焊盘，形成一个正方形或者矩形。但是此补铺区域的差分信号过孔不再挖空，让其与地之间保持反焊盘设置的隔离即可。如图2所示。
在有些实施例中，每对差分信号过孔中两差分信号过孔的中心距离为第二阈值；
耦合电容的一侧焊盘与差分信号过孔的垂直距离为第三阈值。
以如图5所示的叠层为例；差分信号需从L3层到L1层连接耦合电容，连接耦合电容后，差分信号转入L4层。
1).首先在L3层根据信号阻抗及对应阻抗所设计的线宽线距铺设差分信号，打两个差分信号过孔连接L3层的信号，差分信号孔的中心距离为40mil；
2).在L1层放置两个耦合电容，电容的一侧焊盘与过孔焊盘的距离为15mil；
3).在距离电容另一个焊盘15mil距离打另外两个差分信号过孔,并在L4层根据阻抗及对应线宽线距铺设差分信号，差分信号过孔的中心距离为40mil；
4).在两对差分信号过孔的两层分别打地孔，地孔与差分信号过孔的中心距离为40mil；如图3所示；
5).将两对信号孔对应的L2和L5层的地挖空，挖空大小为差分信号过孔反焊盘外扩5mil挖空，并在中间区域拉直；
6).挖空电容下方的L2层地，耦合电容挖洞区域为上下贴着焊盘，左右各外扩5mil挖空；
7).在L3层信号层铺地，地平面的大小为紧贴着四个地孔的焊盘，形成一个正方形或者矩形。
运用此差分信号过孔与AC耦合电容连接设计结构后的仿真比较波形图如6所示，其中线型为“——”为差分信号过孔处外扩5mil挖空，耦合电容焊盘下方不挖空的阻抗波形。线型为“”为差分信号过孔处外扩5mil挖空，耦合电容紧贴者上下焊盘挖空，左右各外扩5mil挖空的阻抗波形。线型为“”为运用本发明实施例设计方法挖空第二层地层，并在第三层信号层补铺地层后的阻抗波形。可以看到运用本发明后，阻抗波形明显减小。
本发明实施例还提供一种差分信号过孔与耦合电容阻抗连续性的PCB板，包括板卡本体，所述的板卡本体包括第一层信号层、第二层地层、内层和第五层地层；
第一层信号层设置有耦合电容；
内层铺设有差分信号，内层的差分信号通过差分信号过孔与耦合电容连接；
差分信号过孔对应的第二层地层和第五层地层的地挖空形成挖空区域；
耦合电容下方的第二层地层挖空；
差分信号过孔的两边分别设置有地孔；
内层紧贴地孔焊盘形成的正方形或矩形区域铺设有地层。
在有些实施例中，内层包括第三层信号层和第四层信号层；
第三层信号层铺设有差分信号，第四层信号层铺设有差分信号；
第三层信号层铺设的差分信号通过第一差分信号过孔从第三层信号层连接到第一层信号层并通过传输线连接到耦合电容一侧的焊盘；耦合电容另一侧的焊盘经过传输线并通过第二差分信号过孔从第一层信号层连接到第四层信号层铺设的差分信号。
在有些实施例中，在第二层地层将耦合电容的焊盘区域挖空；其中，在第二层地层将耦合电容的焊盘区域挖空；其中，挖空大小为紧贴耦合电容上下焊盘，并左右外扩第一阈值距离的区域挖空；耦合电容数量为两个，则差分信号过孔成对设置；
在每对差分信号过孔的两边设置有地孔，地孔和与之距离最近的差分信号过孔中心距离为第二阈值；
在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层；
每对差分信号过孔中两差分信号过孔的中心距离为第二阈值；
耦合电容的一侧焊盘与差分信号过孔的垂直距离为第三阈值。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，包括如下步骤：
将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接；
将差分信号过孔通过的所有的地层挖空形成挖空区域；
将耦合电容下方的第二层地层挖空；
在差分信号过孔的两边分别打地孔，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。
2.根据权利要求1所述的差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接的步骤之前还包括：
获取差分信号布线属性，并根据获取的布线属性在内层铺设差分信号；
获取过孔设置属性，并根据获取的设置属性设置差分信号过孔；其中，差分信号过孔包括第一差分信号过孔和第二差分信号过孔；
获取元器件放置属性，根据放置属性在顶层放置耦合电容。
3.根据权利要求2所述的差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，将内层铺设的差分信号分别通过差分信号过孔从内层连接到顶层完成与耦合电容的连接的步骤具体包括：
差分信号线通过第一差分信号过孔从内层连接到顶层，并通过传输线连接到耦合电容的焊盘的一端，耦合电容的另一端连接经过传输线到第二差分信号过孔连接到内层，完成内层差分信号通过差分信号过孔与耦合电容的连接。
4.根据权利要求2所述的差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，将差分信号过孔通过的所有的地层挖空形成挖空区域的步骤包括：将每个差分信号过孔反焊盘外扩第一阈值且差分信号过孔通过的所有的地层的位置挖空，并将每对差分信号过孔中两过孔中间部分拉直挖空形成椭圆形挖空区域。
5.根据权利要求2所述的差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，将耦合电容下方的第二层地层挖空的步骤包括：
在第二层地层将耦合电容的焊盘区域挖空；其中，挖空大小为紧贴耦合电容上下焊盘，并左右外扩第一阈值距离的区域挖空。
6.根据权利要求2所述的差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，在差分信号过孔的两边分别打地孔，并在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层的步骤中，耦合电容的个数为两个，则差分信号过孔成对设置，该步骤具体包括：
在每对差分信号过孔的两边打地孔，地孔和与之距离最近的差分信号过孔中心距离为第二阈值；
在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层。
7.根据权利要求2所述的差分信号过孔与耦合电容阻抗连续性设计方法，其特征在于，每对差分信号过孔中两差分信号过孔的中心距离为第二阈值；
耦合电容的一侧焊盘与差分信号过孔的垂直距离为第三阈值。
8.一种差分信号过孔与耦合电容阻抗连续性的PCB板，其特征在于，包括板卡本体，所述的板卡本体包括第一层信号层、第二层地层、内层和第五层地层；
第一层信号层设置有耦合电容；
内层铺设有差分信号，内层的差分信号通过差分信号过孔与耦合电容连接；
差分信号过孔对应的第二层地层和第五层地层的地挖空形成挖空区域；
耦合电容下方的第二层地层挖空；
差分信号过孔的两边分别设置有地孔；
内层紧贴地孔焊盘形成的正方形或矩形区域铺设有地层。
9.根据权利要求8所述的差分信号过孔与耦合电容阻抗连续性的PCB板，其特征在于，内层包括第三层信号层和第四层信号层；
第三层信号层铺设有差分信号，第四层信号层铺设有差分信号；
第三层信号层铺设的差分信号通过第一差分信号过孔从第三层信号层连接到第一层信号层并通过传输线连接到耦合电容一侧的焊盘；耦合电容另一侧的焊盘经过传输线并通过第二差分信号过孔从第一层信号层连接到第四层信号层铺设的差分信号。
10.根据权利要求9所述的差分信号过孔与耦合电容阻抗连续性的PCB板，其特征在于，在第二层地层将耦合电容的焊盘区域挖空；其中，在第二层地层将耦合电容的焊盘区域挖空；其中，挖空大小为紧贴耦合电容上下焊盘，并左右外扩第一阈值距离的区域挖空；耦合电容数量为两个，则差分信号过孔成对设置；
在每对差分信号过孔的两边设置有地孔，地孔和与之距离最近的差分信号过孔中心距离为第二阈值；
在第三层紧贴地孔焊盘形成的正方形或矩形区域铺设地层；
每对差分信号过孔中两差分信号过孔的中心距离为第二阈值；
耦合电容的一侧焊盘与差分信号过孔的垂直距离为第三阈值。
CN202011175304.3A 2020-10-28 2020-10-28 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板 Active CN112738999B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011175304.3A CN112738999B (zh) 2020-10-28 2020-10-28 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011175304.3A CN112738999B (zh) 2020-10-28 2020-10-28 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板

Publications (2)

Publication Number Publication Date
CN112738999A true CN112738999A (zh) 2021-04-30
CN112738999B CN112738999B (zh) 2022-05-31

Family

ID=75597341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011175304.3A Active CN112738999B (zh) 2020-10-28 2020-10-28 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板

Country Status (1)

Country Link
CN (1) CN112738999B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114501778A (zh) * 2021-12-25 2022-05-13 苏州浪潮智能科技有限公司 一种高速差分信号耦合传输的pcb和服务器
CN115279038A (zh) * 2022-09-26 2022-11-01 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板
CN115831936A (zh) * 2021-09-16 2023-03-21 安徽奥飞声学科技有限公司 一种具有埋容的基板及其埋容测试方法
CN116663494A (zh) * 2023-07-28 2023-08-29 武汉精立电子技术有限公司 一种高速链路pcb板及其阻抗优化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260773A (ja) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd 高速信号伝送用回路基板のパッド部の構造
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
CN105323966A (zh) * 2015-09-24 2016-02-10 浪潮电子信息产业股份有限公司 一种优化电容与差分过孔互连时的阻抗连续性设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260773A (ja) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd 高速信号伝送用回路基板のパッド部の構造
US20040150970A1 (en) * 2003-01-31 2004-08-05 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
CN1568131A (zh) * 2003-06-18 2005-01-19 华为技术有限公司 对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板
CN105323966A (zh) * 2015-09-24 2016-02-10 浪潮电子信息产业股份有限公司 一种优化电容与差分过孔互连时的阻抗连续性设计方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831936A (zh) * 2021-09-16 2023-03-21 安徽奥飞声学科技有限公司 一种具有埋容的基板及其埋容测试方法
CN115831936B (zh) * 2021-09-16 2023-09-05 安徽奥飞声学科技有限公司 一种具有埋容的基板及其埋容测试方法
CN114501778A (zh) * 2021-12-25 2022-05-13 苏州浪潮智能科技有限公司 一种高速差分信号耦合传输的pcb和服务器
CN114501778B (zh) * 2021-12-25 2023-05-23 苏州浪潮智能科技有限公司 一种高速差分信号耦合传输的pcb和服务器
CN115279038A (zh) * 2022-09-26 2022-11-01 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板
CN115279038B (zh) * 2022-09-26 2022-12-27 深圳国人无线通信有限公司 一种适用于高速信号传输的布线方法和pcb板
CN116663494A (zh) * 2023-07-28 2023-08-29 武汉精立电子技术有限公司 一种高速链路pcb板及其阻抗优化方法
CN116663494B (zh) * 2023-07-28 2023-10-20 武汉精立电子技术有限公司 一种高速链路pcb板及其阻抗优化方法

Also Published As

Publication number Publication date
CN112738999B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN112738999B (zh) 差分信号过孔与耦合电容阻抗连续性设计方法、pcb板
JP4259311B2 (ja) 多層配線基板
US8013685B2 (en) Broadband transition from a via interconnection to a planar transmission line in a multilayer substrate
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP5196868B2 (ja) プリント回路板
TW200306774A (en) Technique for reducing the number of layers in a multilayer circuit board
US6479765B2 (en) Vialess printed circuit board
CN205320364U (zh) 一种pcb板结构
JP2010027654A (ja) 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
JP2009055019A (ja) 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板
CN115038246A (zh) 一种esd器件的布线方法和板卡
CN202697021U (zh) 金手指印制电路板
CN109936912B (zh) 具有旁路电容的电子模块卡结构
CN212628549U (zh) 一种具有PCB fanout设计架构的连接器
CN112004308B (zh) 一种改善耦合电容阻抗的pcb板地层挖空方法及pcb板
CN114143961B (zh) 一种电路板
CN114501796B (zh) 一种车载网关印制电路板
CN107135599A (zh) 一种线路板及其布线方法、电子装置
CN114698233A (zh) Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN113179575B (zh) 一种电路板
CN207781852U (zh) 一种台阶型滤波器及其专用pcb板
JPH0468598A (ja) 多層配線回路基板
US20050168913A1 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN100364370C (zh) 布线结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant