JPH0468598A - 多層配線回路基板 - Google Patents
多層配線回路基板Info
- Publication number
- JPH0468598A JPH0468598A JP2182317A JP18231790A JPH0468598A JP H0468598 A JPH0468598 A JP H0468598A JP 2182317 A JP2182317 A JP 2182317A JP 18231790 A JP18231790 A JP 18231790A JP H0468598 A JPH0468598 A JP H0468598A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring layer
- power supply
- holes
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 description 64
- 230000000694 effects Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線回路基板に関し、特に、多層配線回
路基板における電源配線層の電源インピーダンスを下げ
、電源ノイズの伝播を少なくした多層配線回路基板に関
するものである。
路基板における電源配線層の電源インピーダンスを下げ
、電源ノイズの伝播を少なくした多層配線回路基板に関
するものである。
従来における多層配線回路基板の基本的な各配線層の構
成を説明する。第５図は、展型的な多層配線回路基板の
構成を示す部分断面斜視図である。
成を説明する。第５図は、展型的な多層配線回路基板の
構成を示す部分断面斜視図である。
第５図において、１は多層配線回路基板、２ａ。
２ｂ、２ｃは搭載する電子部品、３はアース配線層、４
は電源配線層、５はスルーホールである。
は電源配線層、５はスルーホールである。
電源配線層４およびアース配線層３は、銅などの電気的
良導体で構成される。多層配線回路基板１は、電源配線
層４が基板の回路の電源電圧の種類ごとに１層以上を割
り当てる構造の基板となっている。電子部品２ａ〜２Ｃ
は、当該電子部品２８〜２Ｃのリードが直接にスルーホ
ール５と半田等で接続されて、電源ラインとの配線が行
なわれると共に多層配線回路基板１に支持される。
良導体で構成される。多層配線回路基板１は、電源配線
層４が基板の回路の電源電圧の種類ごとに１層以上を割
り当てる構造の基板となっている。電子部品２ａ〜２Ｃ
は、当該電子部品２８〜２Ｃのリードが直接にスルーホ
ール５と半田等で接続されて、電源ラインとの配線が行
なわれると共に多層配線回路基板１に支持される。
電源配線層４とアース配線層３との間に電気的接続され
る電子部品２８〜２ｂから見た等価回路は、第６図に示
すような回路となる。等価回路図から明らかなように、
電源配線層４とアース配線層３との電源ラインは、電気
回路的に見るとインダタンスＬと導通抵抗ｒと層間容量
Ｃの複合回路６の「はしご接続」の回路となる。電源配
線層４とアース配線層３との間の電源ラインでは、当該
電源ラインに接続された電子部品２８〜２ｂの個々の動
作による電源電流の変化によって電源ノイズが生じ、電
源ラインのインダクタンスＬおよび抵抗ｒを介して伝播
する。電源ラインに誘起した電源ノイズは、他の電子部
品２８〜２ｂの電源電圧に影響する。これは、各電子部
品２８〜２ｂの電源ラインが共通になっていることに起
因する。
る電子部品２８〜２ｂから見た等価回路は、第６図に示
すような回路となる。等価回路図から明らかなように、
電源配線層４とアース配線層３との電源ラインは、電気
回路的に見るとインダタンスＬと導通抵抗ｒと層間容量
Ｃの複合回路６の「はしご接続」の回路となる。電源配
線層４とアース配線層３との間の電源ラインでは、当該
電源ラインに接続された電子部品２８〜２ｂの個々の動
作による電源電流の変化によって電源ノイズが生じ、電
源ラインのインダクタンスＬおよび抵抗ｒを介して伝播
する。電源ラインに誘起した電源ノイズは、他の電子部
品２８〜２ｂの電源電圧に影響する。これは、各電子部
品２８〜２ｂの電源ラインが共通になっていることに起
因する。
電源ラインに載る電源ノイズの影響を解析するには、電
源ラインをインダクタンス Ｃ２および抵抗ｒで構成される伝送線と仮定して解析す
ることになる。電子部品２８〜２ｂの電源電流の変化に
より生じた電源ノイズは、多層配線回路基板の端面に伝
播する。この時、多層配線回路基板の端面では、第６図
の等価回路に示すように電源ラインの端部が開放端とな
っているため、端面のインピーダンスＺｚがωになる。
源ラインをインダクタンス Ｃ２および抵抗ｒで構成される伝送線と仮定して解析す
ることになる。電子部品２８〜２ｂの電源電流の変化に
より生じた電源ノイズは、多層配線回路基板の端面に伝
播する。この時、多層配線回路基板の端面では、第６図
の等価回路に示すように電源ラインの端部が開放端とな
っているため、端面のインピーダンスＺｚがωになる。
このため、端部では、下記の式により反射係数ρが１と
なり、端部に伝播した電源ノイズは全反射される。
なり、端部に伝播した電源ノイズは全反射される。
反射係数ρ＝ （Ｚ２−２１）／ （Ｚ工＋２２）ここ
で ７１は基板端面から電源層間を見た電源インピーダ
ンス ｚ２は電源層間から基板端面を見た 端面インピーダンス したがって、発生した電源ノイズは、多層配線回路基板
の端面で全反射して帰ってくることになり、この反射ノ
イズと各々の電子部品の動作で発生した電源ノイズが重
量して、ノイズ量が大きくなる。
で ７１は基板端面から電源層間を見た電源インピーダ
ンス ｚ２は電源層間から基板端面を見た 端面インピーダンス したがって、発生した電源ノイズは、多層配線回路基板
の端面で全反射して帰ってくることになり、この反射ノ
イズと各々の電子部品の動作で発生した電源ノイズが重
量して、ノイズ量が大きくなる。
これに対しては、例えば、特開昭６１−２５３８９５号
公報に記載のように、電源ラインで発生する電源ノイズ
が、他と干渉して増幅する範囲を押えるために、電源配
線層にカットラインを入れて、発生した電源ノイズによ
る干渉範囲を狭くする方法の提案がある。
公報に記載のように、電源ラインで発生する電源ノイズ
が、他と干渉して増幅する範囲を押えるために、電源配
線層にカットラインを入れて、発生した電源ノイズによ
る干渉範囲を狭くする方法の提案がある。
しかし、多層配線回路基板においては、一般的には、バ
イパスコンデンサを多層配線回路基板の端部などに搭載
して電源インピーダンスを下げることで、電源ノイズの
削減を行っている。
イパスコンデンサを多層配線回路基板の端部などに搭載
して電源インピーダンスを下げることで、電源ノイズの
削減を行っている。
ところで、上述したような従来の技術による電源ノイズ
対策では、ノイズ対策により多層配線回路基板の電源配
線層面において、電源電圧のばらつきが生ずる点につい
ては配慮されていない。すなわち、電源ノイズ対策とし
て多層配線回路基板の同一電源配線層にカットラインが
多く入れられると、同一電源配線層の面内での電源電圧
は均一性に乏しくなる。したがって、結局、同一電源配
線層の面内の電圧ばらつきが大きくなってしまうという
問題がある。
対策では、ノイズ対策により多層配線回路基板の電源配
線層面において、電源電圧のばらつきが生ずる点につい
ては配慮されていない。すなわち、電源ノイズ対策とし
て多層配線回路基板の同一電源配線層にカットラインが
多く入れられると、同一電源配線層の面内での電源電圧
は均一性に乏しくなる。したがって、結局、同一電源配
線層の面内の電圧ばらつきが大きくなってしまうという
問題がある。
また、バイパスコンデンサを多層配線回路基板の端部な
どに搭載する方法では、バイパスコンデンサの実装のた
めのエリアが必要になり、高密度実装のための障害とな
るという問題がある。
どに搭載する方法では、バイパスコンデンサの実装のた
めのエリアが必要になり、高密度実装のための障害とな
るという問題がある。
本発明は、これらの問題点を解決するためになされたも
のである。
のである。
本発明の目的は、多層配線回路基板における電源配線層
の電源インピーダンスを下げ、電源ノイズの伝播を少な
くし、しかも高密度実装が可能な多層配線回路基板を提
供することにある。
の電源インピーダンスを下げ、電源ノイズの伝播を少な
くし、しかも高密度実装が可能な多層配線回路基板を提
供することにある。
上記目的を達成するため、本発明の多層配線回路基板は
、信号配線層および電源配線層を重ねた基板に、搭載す
る電子部品を支持し、各配線層との接続を行うスルーホ
ールを有する多層配線回路基板において、電子部品搭載
エリアの周囲に同一電源配線層と接続するスルーホール
を設けたことを特徴とする。
、信号配線層および電源配線層を重ねた基板に、搭載す
る電子部品を支持し、各配線層との接続を行うスルーホ
ールを有する多層配線回路基板において、電子部品搭載
エリアの周囲に同一電源配線層と接続するスルーホール
を設けたことを特徴とする。
前記手段によれば、多層配線回路基板において、電子部
品搭載エリアの周囲に同一電源配線層と接続するスルー
ホールが設けられる。ここで新たに設けられるスルーホ
ールは、同一電源配線層と接続され、しかも電子部品搭
載エリアの周囲に設けられる。これにより、電子部品搭
載エリアの周囲において、例えば、アース配線層と、ス
ルーホールが接続された電源配線層の間の静電容量Ｃが
生成されることになり、電源層間容量Ｃを大きくするこ
とかできる。
品搭載エリアの周囲に同一電源配線層と接続するスルー
ホールが設けられる。ここで新たに設けられるスルーホ
ールは、同一電源配線層と接続され、しかも電子部品搭
載エリアの周囲に設けられる。これにより、電子部品搭
載エリアの周囲において、例えば、アース配線層と、ス
ルーホールが接続された電源配線層の間の静電容量Ｃが
生成されることになり、電源層間容量Ｃを大きくするこ
とかできる。
これは、バイパスコンデンサを実装したことと等価であ
り、それにより、電源ラインの電源インピーダンスを小
さくすることができ、したがって、電源ラインに載る電
源ノイズを小さくすることができる。さらに、多層配線
回路基板の端面に当該同一電源配線層と接続されるスル
ーホールを配置することにより、基板の端面インピーダ
ンスＺ２が■より小さくすることができ、反射係数ρを
１以下とすることができる。これにより、反射ノイズ量
が減少し、電源ノイズの重量分が少なくなるため、多層
配線回路基板に搭載する装置の動作マージンを拡げるこ
とができる。
り、それにより、電源ラインの電源インピーダンスを小
さくすることができ、したがって、電源ラインに載る電
源ノイズを小さくすることができる。さらに、多層配線
回路基板の端面に当該同一電源配線層と接続されるスル
ーホールを配置することにより、基板の端面インピーダ
ンスＺ２が■より小さくすることができ、反射係数ρを
１以下とすることができる。これにより、反射ノイズ量
が減少し、電源ノイズの重量分が少なくなるため、多層
配線回路基板に搭載する装置の動作マージンを拡げるこ
とができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
第１図は、本発明の一実施例にかかる多層配線回路基板
の構成を示す部分断面斜視図であり、また、第２図は、
第１図の多層配線回路基板の等価回路図である。
の構成を示す部分断面斜視図であり、また、第２図は、
第１図の多層配線回路基板の等価回路図である。
第１図において、１０は多層配線回路基板、２ａ、２ｂ
、２ｃは搭載する電子部品、３はアース配線層、４は電
源配線層、５はスルーホールである。電源配線層４およ
びアース配線層３は、銅などの電気的良導体で構成され
る。多層配線回路基板１０は、電源配線層４が基板の回
路の電源電圧の種類ごとに１層以上を割り当て構成され
る基板の構造で構成されている。多層配線回路基板１゜
において、電子部品２ａ〜２Ｃは、電子部品２ａ〜２ｃ
のリードが直接にスルーホール５と半田等で接続されて
、電源ラインとの配線が行なわれると共に多層配線回路
基板１０に支持される。これらの多層配線回路基板の構
造は、第５図で説明した構造と同じである。
、２ｃは搭載する電子部品、３はアース配線層、４は電
源配線層、５はスルーホールである。電源配線層４およ
びアース配線層３は、銅などの電気的良導体で構成され
る。多層配線回路基板１０は、電源配線層４が基板の回
路の電源電圧の種類ごとに１層以上を割り当て構成され
る基板の構造で構成されている。多層配線回路基板１゜
において、電子部品２ａ〜２Ｃは、電子部品２ａ〜２ｃ
のリードが直接にスルーホール５と半田等で接続されて
、電源ラインとの配線が行なわれると共に多層配線回路
基板１０に支持される。これらの多層配線回路基板の構
造は、第５図で説明した構造と同じである。
多層配線回路基板１ｏには、アース配線層３と電源配線
層４が内層に積層されており、電子部品２８〜２Ｃのリ
ードが接続されるスルーホール５とは、異なるスルーホ
ール７が設けられている。
層４が内層に積層されており、電子部品２８〜２Ｃのリ
ードが接続されるスルーホール５とは、異なるスルーホ
ール７が設けられている。
スルーホール７には、電子部品２ａ〜２ｃのリードが接
続されず、また、スルーホール７は各々の配線層の間の
接続を行うためにも用いられない。
続されず、また、スルーホール７は各々の配線層の間の
接続を行うためにも用いられない。
スルーホール７は同一電源配線層と接続され、各々の電
子部品２８〜２ｃの間の位置に、多層配線回路基板１の
端面の近くの配設位置に、また、電子部品搭載エリアの
周囲に配置される。
子部品２８〜２ｃの間の位置に、多層配線回路基板１の
端面の近くの配設位置に、また、電子部品搭載エリアの
周囲に配置される。
第１図に示した多層配線回路基板１０の等価回路は、第
２図に示すような回路構成の回路となる。
２図に示すような回路構成の回路となる。
第２図の等価回路は、スルーホール７を設けない多層配
線回路基板１の第６図に示した等価回路に対して、スル
ーホールの配設によりアース配線層と電源配線層４との
間に更に静電容量８が生成されて、電源ラインに接続さ
れていることと等価となる。これは、バイパスコンデン
サを電源ラインの各々のスルーホール７の位置に実装し
たことと等価であり、それにより、電源ラインの電源イ
ンピーダンスを小さくすることができ、したがって、電
源ラインに載る電源ノイズを小さくすることができる。
線回路基板１の第６図に示した等価回路に対して、スル
ーホールの配設によりアース配線層と電源配線層４との
間に更に静電容量８が生成されて、電源ラインに接続さ
れていることと等価となる。これは、バイパスコンデン
サを電源ラインの各々のスルーホール７の位置に実装し
たことと等価であり、それにより、電源ラインの電源イ
ンピーダンスを小さくすることができ、したがって、電
源ラインに載る電源ノイズを小さくすることができる。
さらに、多層配線回路基板の端面に当該同一電源配線層
と接続されるスルーホール７を配置することにより、静
電容量９が追加されて接続されていることと等価となり
、多層配線回路基板の端面インピーダンスｚ２がＱより
小さくすることができ、反射係数ρを１以下とすること
ができる。これにより、反射ノイズ量が減少し、電源ノ
イズの重量分が少なくなるため、多層配線回路基板に搭
載する装置の動作マージンを拡げることができる。
と接続されるスルーホール７を配置することにより、静
電容量９が追加されて接続されていることと等価となり
、多層配線回路基板の端面インピーダンスｚ２がＱより
小さくすることができ、反射係数ρを１以下とすること
ができる。これにより、反射ノイズ量が減少し、電源ノ
イズの重量分が少なくなるため、多層配線回路基板に搭
載する装置の動作マージンを拡げることができる。
このように、多層配線回路基板１ｏに同一電源配線層に
接続したスルーホール７を形成して配設することによっ
て、他の電源配線層との間にスルーホールを介した静電
容量が付加される。したがって、電源ラインにおける静
電容量が増加される効果があり、このため、電源インピ
ーダンスス工を下げる効果があるので、電源ノイズを減
少できる。また、配線回路基板の端面に形成するスルー
ホールは、電源ラインの等価的な伝送回路において、開
放端から短絡端（ｚ２＜φ）にすることができるため、
反射ノイズ量を減少させる効果がある。
接続したスルーホール７を形成して配設することによっ
て、他の電源配線層との間にスルーホールを介した静電
容量が付加される。したがって、電源ラインにおける静
電容量が増加される効果があり、このため、電源インピ
ーダンスス工を下げる効果があるので、電源ノイズを減
少できる。また、配線回路基板の端面に形成するスルー
ホールは、電源ラインの等価的な伝送回路において、開
放端から短絡端（ｚ２＜φ）にすることができるため、
反射ノイズ量を減少させる効果がある。
次に本発明にかかる多層配線回路基板の実施例に変形例
について説明する。
について説明する。
上述の実施例の説明においては、スルーホール７は、同
一電源配線層に接続される構成例を説明しているが、等
価的に増加される静電容量は、アース配線層と電源配線
層との間に生成される静電容量であり、ここで付加的に
設けるスルーホールはアース配線層に接続される構成と
してもよい。
一電源配線層に接続される構成例を説明しているが、等
価的に増加される静電容量は、アース配線層と電源配線
層との間に生成される静電容量であり、ここで付加的に
設けるスルーホールはアース配線層に接続される構成と
してもよい。
第３図は、スルーホールの配設により、等価的にアース
配線層と電源配線層との間に生成される静電容量を説明
するための要部断面図である。
配線層と電源配線層との間に生成される静電容量を説明
するための要部断面図である。
多層配線回路基板２０にはアース配線層３と接続したス
ルーホール１１を、電子部品が搭載される電子部品搭載
エリアの周囲に配設する。このスルーホール１１により
、第３図に示すように、スルーホール１１と電源配線層
４との間に静電容量１２が生成されることになり、電源
ラインの電源層間容量Ｃを大きくすることができる。
ルーホール１１を、電子部品が搭載される電子部品搭載
エリアの周囲に配設する。このスルーホール１１により
、第３図に示すように、スルーホール１１と電源配線層
４との間に静電容量１２が生成されることになり、電源
ラインの電源層間容量Ｃを大きくすることができる。
第４図は、同一電源配線層に接続されるスルーホールの
配設位置を説明するための多層配線回路基板の平面図で
ある。
配設位置を説明するための多層配線回路基板の平面図で
ある。
多層配線回路基板３ｏにおいては、第４図に示すように
、同一電源配線層と接続されるスルーホール１３は、電
子部品２が搭載される電子部品搭載エリアの周囲に配設
され、また、アース配線層と接続されるスルーホール１
４は、多層配線回路基板の端部の面に配設される。これ
らのスルーホール１３．１４により、電子部品搭載エリ
アの周囲において、例えば、アース配線層とスルーホー
ルが接続された電源配線層との間に静電容量Ｃが生成さ
れることになり、電源層間容量Ｃを大きくすることがで
きる。また、同じく、電源配線層とスルーホールが接続
されたアース配線層との間に静電容量Ｃが生成されるこ
とになり、電源層間容量Ｃを大きくしてすることができ
る。多層配線回路基板３０の電子部品実装エリア以外や
、層間配線のためのスルーホールの配線位置以外などの
基板上の空エリアに多くのスルーホール１３．１４を設
けることにより、電源ラインにおける静電容量が増加さ
れ、電源インピーダンスＺ□を下げて、電源ノイズを減
少することできる。電源ノイズの減少により、多層配線
回路基板に実装される装置の動作マージンが広くなると
いう効果も期待できる。
、同一電源配線層と接続されるスルーホール１３は、電
子部品２が搭載される電子部品搭載エリアの周囲に配設
され、また、アース配線層と接続されるスルーホール１
４は、多層配線回路基板の端部の面に配設される。これ
らのスルーホール１３．１４により、電子部品搭載エリ
アの周囲において、例えば、アース配線層とスルーホー
ルが接続された電源配線層との間に静電容量Ｃが生成さ
れることになり、電源層間容量Ｃを大きくすることがで
きる。また、同じく、電源配線層とスルーホールが接続
されたアース配線層との間に静電容量Ｃが生成されるこ
とになり、電源層間容量Ｃを大きくしてすることができ
る。多層配線回路基板３０の電子部品実装エリア以外や
、層間配線のためのスルーホールの配線位置以外などの
基板上の空エリアに多くのスルーホール１３．１４を設
けることにより、電源ラインにおける静電容量が増加さ
れ、電源インピーダンスＺ□を下げて、電源ノイズを減
少することできる。電源ノイズの減少により、多層配線
回路基板に実装される装置の動作マージンが広くなると
いう効果も期待できる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
以上、説明したように、本発明によれば、スルーホール
を追加することで、電源ラインの電源インピーダンスと
端面インピーダンスを低くすることができ、電源ノイズ
を減少することができる。
を追加することで、電源ラインの電源インピーダンスと
端面インピーダンスを低くすることができ、電源ノイズ
を減少することができる。
この電源ノイズの減少により、多層配線回路基板に実装
される装置の動作マージンが広くなるという効果がある
。
される装置の動作マージンが広くなるという効果がある
。
第１図は、本発明の一実施例にかかる多層配線回路基板
の構成を示す部分断面斜視図、第２図は、第１図の多層
配線回路基板の等価回路図、 第３図は、スルーホールの配設により、等節約にアース
配線層と電源配線層との間に生成される静電容量を説明
するための要部断面図、第４図は、同一電源配線層に接
続されるスルーホールの配設位置を説明するための多層
配線回路基板の平面図、 第５図は、展型的な多層配線回路基板の構成を示す部分
断面斜視図。 第６図は、第５図に示す多層配線回路基板の等価回路図
である。 図中、１，１０，２０．３０・・多層配線回路基板、２
ａ〜２ｄ・・・電子部品、３・・アース配線層、４・電
源配線層、５・・・スルーホール、６・・複合回路、７
・・・スルーホール、８，９．１２・・・静電容量、１
１．１３．１４・・・スルーホール。
の構成を示す部分断面斜視図、第２図は、第１図の多層
配線回路基板の等価回路図、 第３図は、スルーホールの配設により、等節約にアース
配線層と電源配線層との間に生成される静電容量を説明
するための要部断面図、第４図は、同一電源配線層に接
続されるスルーホールの配設位置を説明するための多層
配線回路基板の平面図、 第５図は、展型的な多層配線回路基板の構成を示す部分
断面斜視図。 第６図は、第５図に示す多層配線回路基板の等価回路図
である。 図中、１，１０，２０．３０・・多層配線回路基板、２
ａ〜２ｄ・・・電子部品、３・・アース配線層、４・電
源配線層、５・・・スルーホール、６・・複合回路、７
・・・スルーホール、８，９．１２・・・静電容量、１
１．１３．１４・・・スルーホール。
Claims (5)
- １．信号配線層および電源配線層を重ねた基板に、搭載
する電子部品を支持し、各配線層との接続を行うスルー
ホールを有する多層配線回路基板において、電子部品搭
載エリアの周囲に同一電源配線層と接続するスルーホー
ルを設けたことを特徴とする多層配線回路基板。 - ２．信号配線層および電源配線層を重ねた基板に、搭載
する電子部品を支持し、各配線層との接続を行うスルー
ホールを有する多層配線回路基板において、多層配線回
路基板の端面に同一電源配線層と接続するスルーホール
を設けたことを特徴とする多層配線回路基板。 - ３．信号配線層および電源配線層を重ねた基板に、搭載
する電子部品を支持し、各配線層との接続を行うスルー
ホールを有する多層配線回路基板において、電子部品搭
載エリアの周囲および多層配線回路基板の端面に同一電
源配線層と接続するスルーホールを設けたことを特徴と
する多層配線回路基板。 - ４．信号配線層および電源配線層を重ねた基板に、搭載
する電子部品を支持し、各配線層との接続を行うスルー
ホールを有する多層配線回路基板において、部品搭載用
スルーホールおよび配線用スルーホール以外のスルーホ
ールであって、同一電源配線層と接続する複数のスルー
ホールを設けたことを特徴とする多層配線回路基板。 - ５．前記複数のスルーホールは、電子部品搭載エリアの
周囲および多層配線回路基板の端面に設けることを特徴
とする請求項４に記載の多層配線回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182317A JPH0468598A (ja) | 1990-07-09 | 1990-07-09 | 多層配線回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182317A JPH0468598A (ja) | 1990-07-09 | 1990-07-09 | 多層配線回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468598A true JPH0468598A (ja) | 1992-03-04 |
Family
ID=16116194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182317A Pending JPH0468598A (ja) | 1990-07-09 | 1990-07-09 | 多層配線回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468598A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719750A (en) * | 1994-02-21 | 1998-02-17 | Mitsubishi Denki Kabushiki Kaisha | Multilayer printed wiring board with plurality of ground layers forming separate ground planes |
| US5923540A (en) * | 1993-11-30 | 1999-07-13 | Fujitsu Limited | Semiconductor unit having semiconductor device and multilayer substrate, in which grounding conductors surround conductors used for signal and power |
| JP2006041428A (ja) * | 2004-07-30 | 2006-02-09 | Heiwa Corp | 回路基板、遊技機及び回胴式遊技機 |
| JP2015149356A (ja) * | 2014-02-05 | 2015-08-20 | 三菱電機株式会社 | 多層回路基板 |
| CN108495514A (zh) * | 2018-03-07 | 2018-09-04 | 中国船舶重工集团公司第七二三研究所 | 一种压接式接插件孔模型处理方法 |
| JP2021132139A (ja) * | 2020-02-20 | 2021-09-09 | 上銀科技股▲分▼有限公司 | 回路基板装置 |
-
1990
- 1990-07-09 JP JP2182317A patent/JPH0468598A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923540A (en) * | 1993-11-30 | 1999-07-13 | Fujitsu Limited | Semiconductor unit having semiconductor device and multilayer substrate, in which grounding conductors surround conductors used for signal and power |
| US5719750A (en) * | 1994-02-21 | 1998-02-17 | Mitsubishi Denki Kabushiki Kaisha | Multilayer printed wiring board with plurality of ground layers forming separate ground planes |
| JP2006041428A (ja) * | 2004-07-30 | 2006-02-09 | Heiwa Corp | 回路基板、遊技機及び回胴式遊技機 |
| JP2015149356A (ja) * | 2014-02-05 | 2015-08-20 | 三菱電機株式会社 | 多層回路基板 |
| CN108495514A (zh) * | 2018-03-07 | 2018-09-04 | 中国船舶重工集团公司第七二三研究所 | 一种压接式接插件孔模型处理方法 |
| JP2021132139A (ja) * | 2020-02-20 | 2021-09-09 | 上銀科技股▲分▼有限公司 | 回路基板装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132613A (en) | Low inductance side mount decoupling test structure | |
| US4560962A (en) | Multilayered printed circuit board with controlled 100 ohm impedance | |
| US6226169B1 (en) | Multilayer capacitor | |
| JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
| US6674338B2 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conductors of an electrical power distribution structure | |
| US4553111A (en) | Printed circuit board maximizing areas for component utilization | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| JP3234556B2 (ja) | 回路ボードの信号線路インピーダンスの制御方法及び装置 | |
| US6043987A (en) | Printed circuit board having a well structure accommodating one or more capacitor components | |
| JPH0831705B2 (ja) | Ｅｍｉ抑制回路カード | |
| US6618266B2 (en) | Method for high-density, low-via-count, decoupling capacitor placement | |
| JPH0653351A (ja) | 多層配線を有する電子パッケージ基板及び方法 | |
| JP2009055019A (ja) | 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板 | |
| US8332790B1 (en) | Capacitive decoupling method and module | |
| JP6504960B2 (ja) | プリント基板 | |
| JPH0468598A (ja) | 多層配線回路基板 | |
| EP0204004B1 (en) | Wiring structure of a terminal circuit | |
| JP3514221B2 (ja) | プリント配線基板 | |
| WO2004051789A1 (en) | A circuit that taps a differential signal | |
| US6559733B2 (en) | Reducing effects of electrical impedance | |
| JPS61290794A (ja) | 配線基板 | |
| JPH08250891A (ja) | ノイズ対策部品及びその実装方法 | |
| US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
| JP2798032B2 (ja) | プリント回路基板およびその設計方法およびプリント回路基板の配線パターン作製装置 | |
| JP2000031650A (ja) | プリント基板 |