JP2021132139A - 回路基板装置 - Google Patents

回路基板装置 Download PDF

Info

Publication number
JP2021132139A
JP2021132139A JP2020027117A JP2020027117A JP2021132139A JP 2021132139 A JP2021132139 A JP 2021132139A JP 2020027117 A JP2020027117 A JP 2020027117A JP 2020027117 A JP2020027117 A JP 2020027117A JP 2021132139 A JP2021132139 A JP 2021132139A
Authority
JP
Japan
Prior art keywords
area
circuit
wiring
layer
electromagnetic noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020027117A
Other languages
English (en)
Other versions
JP7485517B2 (ja
Inventor
▲彦▼舜 ▲黄▼
▲彦▼舜 ▲黄▼
Yan-Shun Huang
順凱 張
Shun Kai Chang
順凱 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hiwin Technologies Corp
Original Assignee
Hiwin Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiwin Technologies Corp filed Critical Hiwin Technologies Corp
Priority to JP2020027117A priority Critical patent/JP7485517B2/ja
Priority claimed from JP2020027117A external-priority patent/JP7485517B2/ja
Publication of JP2021132139A publication Critical patent/JP2021132139A/ja
Application granted granted Critical
Publication of JP7485517B2 publication Critical patent/JP7485517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】電磁ノイズを低減することができる回路基板装置を提供する。
【解決手段】順次に設けられた第1の回路層2と、第1の絶縁層3と、第1の配線層と、を備える回路基板装置であって、第1の回路層2は、第1の電子部品91が配置される第1のメイン回路エリア21と、第1のメイン回路エリア21に接続される第1のサブ回路エリア22と、第1の電子部品91を囲むように、第1のメイン回路エリア21に配置される複数の第1の電気接続点23と、を有し、第1の絶縁層3は、複数の第1の電気接続点23の位置とそれぞれ重なる複数の第1のスルーホール31を有し、第1の配線層は、第1の配線エリアと、すべての複数の第1の電気接続点23の位置と重なっている第1の電磁ノイズ遮蔽エリアと、を有し、第1の電磁ノイズ遮蔽エリアと第1のスルーホール31と第1の電気接続点23は、互いに電気的に接続され、互いの電圧が第1の遮蔽電圧である。
【選択図】図1

Description

本発明は、回路基板装置に関し、特に電磁ノイズを低減することができる回路基板装置に関する。
回路基板装置においては、配置されている電子部品が、外来電磁ノイズ(例えば、ESD(静電気放電)、電源ノイズなど)による影響を受けやすく、また、電子部品及び配線(レイアウト)が密に配置されていると、隣り合う電子部品間で内部電磁ノイズが発生しやすい。
特許文献1と特許文献2と特許文献3には、各文献において図示されているように、電磁ノイズを低減することが可能な回路基板装置が開示されている。特許文献1に開示されている回路基板装置は、電子部品が配置される第1の回路層を区切って分離することにより、電子部品同士を隔離し、電子部品同士の影響(内部電磁ノイズ)を低減する。特許文献2に開示されている回路基板装置は、電子部品が配置される第1の回路層に、敏感な電子部品を囲むように金属線を配置して、信号の出入り用の細い通路だけを残すことにより、電子部品を隔離し、内部電磁ノイズを低減する。特許文献3に開示されている回路基板装置は、電子部品が配置される回路層の反対側に金属板をさらに配置することにより、外来電磁ノイズを遮蔽して、電磁ノイズを低減する。
台湾特許第I393492号公報 台湾特許第I290449号公報 台湾実用新案第M318881号公報
しかしながら、特許文献1に開示されている回路基板装置は、配置されている電子部品同士が隔離されているので、第1の回路層に配置されている電子部品の電源及び信号の直接的な電流経路が切断される。そのため、電子部品が外来電磁ノイズを受けたとき、該電磁ノイズを直接的に外部へ逃がす経路がないので、該回路基板装置は、外来電磁ノイズに弱い。
また、特許文献2に開示されている回路基板装置は、特許文献1の回路基板装置と同様に、実装されている電子部品同士が隔離されているので、第1の回路層に実装された電子部品の電源及び信号の直接的な電流経路が切断される。そのため、該回路基板装置は、外来電磁ノイズに弱い。
また、特許文献3に開示されている回路基板装置は、電子部品同士の影響(内部電磁ノイズ)を低減することができず、さらに、回路基板装置の製造コスト及びサイズが増大する。
したがって、本発明は、電磁ノイズをより効果的に低減することができる回路基板装置を提供することを目的とする。
前記目的を達成するための手段として、本発明は、以下の回路基板装置を提供する。
本発明の回路基板装置は、第1の絶縁層と、前記第1の絶縁層の一側面に配置される第1の回路層と、前記第1の絶縁層の前記第1の回路層とは反対側面に配置される第1の配線層と、を備える回路基板装置であって、前記第1の回路層は、第1の電子部品が配置される第1のメイン回路エリアと、前記第1のメイン回路エリアに接続される第1のサブ回路エリアと、前記第1の電子部品を囲むように、前記第1のメイン回路エリアに配置される複数の第1の電気接続点と、を有し、前記第1の絶縁層は、前記複数の第1の電気接続点と位置がそれぞれ重なり且つそれぞれ電気的に接続される複数の第1のスルーホールを有し、前記第1の配線層は、回路の配線に使用されることが可能な第1の配線エリアと、前記第1のメイン回路エリアに対応するように導電材料により形成され、面積が前記第1の電子部品が前記第1のメイン回路エリアに配置される範囲より広く、且つ、すべての前記複数の第1の電気接続点の位置と重なっている第1の電磁ノイズ遮蔽エリアと、を有し、前記第1の電磁ノイズ遮蔽エリアと、前記第1のスルーホールと、前記第1の電気接続点は、互いに電気的に接続され、互いの電圧が第1の遮蔽電圧であることを特徴とする。
上記構成によれば、本発明に係る回路基板装置は、第1のメイン回路エリアが第1のサブ回路エリアと接続されていると共に、第1の電子部品に対応して配置された第1の電気接続点と、第1のスルーホールと、第1の電磁ノイズ遮蔽エリアとが、互いに電気的に接続されていることにより、内部電磁ノイズを直接的に外部へ逃がす経路を提供することができる。
さらに、該回路基板装置は、外来電磁ノイズが第1の電磁ノイズ遮蔽エリアによって遮蔽されることにより、外来電磁ノイズを低減することができる。
したがって、本発明は、上述の構成によって、電磁ノイズをより効果的に低減することができる回路基板装置を提供することができる。
本発明に係る回路基板装置の第1の実施形態の表面を示す斜視図である。 第1の実施形態の裏面を示す斜視図である。 第1の実施形態の電磁ノイズ低減効果を示す分解斜視図である。 第1の実施形態の電磁ノイズ低減効果を示す分解斜視図である。 本発明に係る回路基板装置の第2の実施形態を示す分解斜視図である。
以下、本発明に係る回路基板装置の実施形態について、図面を参照して説明する。
<第1の実施形態>
図1は、本発明に係る回路基板装置の第1の実施形態の表面を示す斜視図であり、図2は、本実施形態の裏面を示す斜視図である。図1と図2に示されているように、本発明に係る回路基板装置の第1の実施形態は、第1の絶縁層3と、第1の絶縁層3の一側面に配置される第1の回路層2と、第1の絶縁層3の第1の回路層2とは反対側面に配置される第1の配線層4とを備える。また、本実施形態において、回路基板装置は、2層プリント回路基板(Printed circuit board、PCB)であり、第1の絶縁層3は、プリント回路基板の基板であり、第1の回路層2と第1の配線層4とは、それぞれ基板の両側面に形成されたプリント回路である。
第1の回路層2は、第1の電子部品91が配置される第1のメイン回路エリア21と、第1のメイン回路エリア21に接続される第1のサブ回路エリア22と、第1の電子部品91を囲むように、第1のメイン回路エリア21に配置される複数の第1の電気接続点23と、を有する。
なお、第1のメイン回路エリア21は、仮想的に区切られたエリアであるので、仮想線(一点鎖線)で描かれている。また、第1の電子部品91は、電磁ノイズに敏感な電子部品であり、例えば、制御チップである。
第1のサブ回路エリア22は、電磁ノイズに比較的敏感ではない電子部品が実装され、回路の配線(例えば、接地配線、電源配線、信号配線など)に使用される。好ましくは、第1のメイン回路エリア21の接地配線と第1のサブ回路エリア22の接地配線とが第1の回路層2で互いに接続され、第1のメイン回路エリア21の電源配線と第1のサブ回路エリア22の電源配線とが第1の回路層2で互いに接続され、第1のメイン回路エリア21の信号配線と第1のサブ回路エリア22の信号配線とが第1の回路層2で互いに接続される。なお、上述した接地配線、電源配線、及び信号配線は、本発明の属する技術の分野における通常の知識を有する者が実際の需求によって引き回すことができるので、本発明の図面には示されていない。
さらに、第1の回路層2の接地配線、電源配線、及び信号配線は、良好な電流経路を有するように配線され、すなわち、第1のサブ回路エリア22の回路の配線は、過度にミアンダ状の配線がなく、なるべく幅広で直線状になるように配線される。特に、第1の回路層2の第1のメイン回路エリア21のいずれかの接地点と第1のサブ回路エリア22の接地点との間の経路を良好に確保し、よって第1のメイン回路エリア21と第1のサブ回路エリア22とのリターン電流経路を確保することが重要である。
第1の絶縁層3は、複数の第1の電気接続点23と位置がそれぞれ重なって且つ電気的に接続される複数の第1のスルーホール31を有する。
第1の配線層4は、回路の配線に使用されることが可能な第1の配線エリア41と、第1のメイン回路エリア21に対応するように導電材料により形成され、面積が第1の電子部品91が第1のメイン回路エリア21に配置される範囲より広く、且つ、すべての複数の第1の電気接続点23の位置と重なっている第1の電磁ノイズ遮蔽エリア42と、を有する。第1の配線エリア41には、第1の回路層2の配線が分断されて第1の配線エリア41を介して接続される必要があるとき、分断された配線の一端と他端とを接続する跨線が配置される。また、第1の配線エリア41に、需求によって接地配線、電源配線、及び信号配線を配置してもよい。
第1の電磁ノイズ遮蔽エリア42と、第1のスルーホール31と、第1の電気接続点23は、互いに電気的に接続され、互いの電圧が第1の遮蔽電圧である。該第1の遮蔽電圧は、グラウンド電圧であることが好ましい。より好ましくは、第1の電磁ノイズ遮蔽エリア42が、電源(図示せず)のグラウンド電圧点(0V)に接続されると共に、第1のスルーホール31と第1の電気接続点23とを介して、第1の回路層2に電気的に接続され、さらに、第1のメイン回路エリア21の接地配線と第1のサブ回路エリア22の接地配線(0V)とに接続される。これにより、良好なリターン電流経路を形成する。
また、本実施形態において、第1の電磁ノイズ遮蔽エリア42は、長方形であり、第1のスルーホール31の数量は、4つであって、それぞれ第1の電磁ノイズ遮蔽エリア42の各頂点の近くに位置するが、本発明は、これに限定されない。第1の電磁ノイズ遮蔽エリア42は、単純多角形を呈してもよく、凸多角形であることが好ましい。各第1のスルーホール31は、それぞれ第1の電磁ノイズ遮蔽エリア42の各頂点の近くに位置することが好ましい。さらに、第1のスルーホール31の数量は、少なくとも4つであることが好ましい。
図3は、第1の実施形態の電磁ノイズ低減効果を示す分解斜視図であり、図4は、第1の実施形態の電磁ノイズ低減効果を示す分解斜視図である。本発明の効果をより詳しく説明するために、第1の配線層4を第1の絶縁層3から分離して、仮想線で第1の配線層4の周縁を描く。
図3に示されているように、第1の電磁ノイズ遮蔽エリア42は、第1のメイン回路エリア21に対応するように形成され、第1の電子部品91は、第1のメイン回路エリア21に配置されるので、第1の電磁ノイズ遮蔽エリア42は、第1の電子部品91を覆い、(図3の矢印のように)第1の電子部品91の周りの外来電磁ノイズを吸収して、該第1の電子部品91を外来電磁ノイズから遮蔽することができる。
また、第1のメイン回路エリア21が、第1のサブ回路エリア22と接続されているので、良好なリターン電流経路を有する。そのため、第1の電子部品91が外来電磁ノイズを受けたとき、リターン電流経路を介して、外来電磁ノイズを逃がすことができる。また、外来電磁ノイズが大きすぎて、リターン電流経路だけでは足りない場合、第1の電気接続点23と第1のスルーホール31とを介して、電磁ノイズを第1の電磁ノイズ遮蔽エリア42に伝送し、続いて、該電磁ノイズを、第1の配線エリア41に伝送し、または、第1のスルーホール31と第1の電気接続点23とを介して、第1の回路層2に戻して、第1のサブ回路エリア22へ伝送する。
さらに、図4に示されているように、第1の電子部品91に隣接する電子部品(図示せず)が第1の電子部品91に影響する(第1の電子部品91が内部の電磁ノイズを受けた)とき、内部電磁ノイズを、(図4における2つの長い矢印のように)図4における右側に位置する第1の電気接続点23と第1のスルーホール31とを介して、第1の電磁ノイズ遮蔽エリア42に伝送し、図4における左側に位置する第1のスルーホール31と第1の電気接続点23とを介して、図4における左側に位置する接地点(図示せず)に伝送する。これにより、第1の電子部品91が受けた内部電磁ノイズを逃がして、電磁ノイズを低減する。
また、内部電磁ノイズは、上述した伝送経路に限定されず、第1の電磁ノイズ遮蔽エリア42が接地されている場合、電磁ノイズを第1の電磁ノイズ遮蔽エリア42に伝送した後、第1の電磁ノイズ遮蔽エリア42の接地点から流出させてもよく、また、第1の回路層2の接地配線を介して、第1の回路層2の接地点から流出させてもよい。しかし、第1の回路層2は、主に電子部品の配置に使用されるので、接地性能に不足があり得る。よって、第1のスルーホール31と第1の電磁ノイズ遮蔽エリア42からなる電流経路を増加し、電磁ノイズの伝送経路を増加して、電磁ノイズ低減効果を強化する。
<第2の実施形態>
図5は、本発明に係る回路基板装置の第2の実施形態を示す分解斜視図である。図5に示されているように、本実施形態は、第1の実施形態の構成に加えて、順次に設けられた絶縁内層5と、第2の配線層6と、第2の絶縁層7と、第2の回路層8とを具える。また、本実施形態において、回路基板装置は、4層プリント回路基板であり、第1の絶縁層3と、第2の絶縁層7とは、4層プリント回路基板の2つの基板であり、第1の回路層2と第2の回路層8とは、それぞれ2つの基板の外側面に形成されたプリント回路であり、第1の配線層4と第2の配線層6とは、それぞれ2つの基板の内側面に形成されたプリント回路であり、絶縁内層5は、2つの基板の間に挟まれた絶縁材料である。
絶縁内層5は、第1の配線層4の第1の絶縁層3とは反対側に配置される。
第2の回路層8は、第2の絶縁層7の一側面に配置されると共に、第2の電子部品92が配置される第2のメイン回路エリア81と、第2のメイン回路エリア81に接続される第2のサブ回路エリア82と、第2の電子部品92を囲むように、第2のメイン回路エリア81に配置される複数の第2の電気接続点83と、を有する。
なお、第2のメイン回路エリア81は、仮想的に区切られたエリアであるので、仮想線で描かれている。また、第2の電子部品92は、電磁ノイズに敏感な電子部品であり、例えば、制御チップである。
第2のサブ回路エリア82には、電磁ノイズに比較的敏感ではない電子部品が配置され、回路の配線(例えば、接地配線、電源配線、信号配線など)に使用される。好ましくは、第2のメイン回路エリア81の接地配線と第2のサブ回路エリア82の接地配線とが第2の回路層8で互いに接続され、第2のメイン回路エリア81の電源配線と第2のサブ回路エリア82の電源配線とが第2の回路層8で互いに接続され、第2のメイン回路エリア81の信号配線と第2のサブ回路エリア82の信号配線とが第2の回路層8で互いに接続される。また、上述した接地配線、電源配線、及び信号配線は、本発明の属する技術の分野における通常の知識を有する者が実際の需求によって引き回すことができるので、本発明の図面に示されていない。さらに、第2の回路層8の接地配線、電源配線、及び信号配線は、良好な電流経路を有するように配線され、すなわち、第2のサブ回路エリア82の回路の配線は、過度にミアンダ状の配線がなく、なるべく幅広で直線状になるように配線される。特に、第2の回路層8の第2のメイン回路エリア81のいずれかの接地点と第2のサブ回路エリア82の接地点との間の経路を良好に確保し、第2のメイン回路エリア81と第2のサブ回路エリア82とのリターン電流経路を確保することが重要である。
第2の絶縁層7は、複数の第2の電気接続点83と位置がそれぞれ重なって且つ電気的に接続される複数の第2のスルーホール71を有する。
第2の配線層6は、第2の絶縁層7の第2の回路層8とは反対側面に配置されると共に、回路の配線に使用されることが可能な第2の配線エリア61と、第2のメイン回路エリア81に対応するように導電材料により形成され、面積が第2の電子部品92が第2のメイン回路エリア81に配置される範囲より広く、且つ、すべての複数の第2の電気接続点83の位置と重なっている第2の電磁ノイズ遮蔽エリア62と、を有する。第2の配線エリア61には、第2の回路層8の配線が分断されて第2の配線エリア61を介して接続される必要があるとき、分断された配線の一端と他端とを接続する跨線が配置される。また、第2の配線エリア61に、需求によって接地配線、電源配線、及び信号配線を配置してもよい。
第2の電磁ノイズ遮蔽エリア62と、第2のスルーホール71と、第2の電気接続点83は、互いに電気的に接続され、互いの電圧が第2の遮蔽電圧である。該第2の遮蔽電圧は、グラウンド電圧であることが好ましい。より好ましくは、第2の電磁ノイズ遮蔽エリア62が、電源(図示せず)のグラウンド電圧点(0V)に接続されると共に、第2のスルーホール71と第2の電気接続点83とを介して、第2の回路層8に電気的に接続され、さらに、第2のメイン回路エリア81の接地配線と第2のサブ回路エリア82の接地配線(0V)とに接続される。これにより、良好なリターン電流経路を形成する。
また、本実施形態において、第2の電磁ノイズ遮蔽エリア62は、長方形であり、第2のスルーホール71の数量は、4つであって、それぞれ第2の電磁ノイズ遮蔽エリア62の各頂点の近くに位置するが、本発明は、これに限定されない。第2の電磁ノイズ遮蔽エリア62は、単純多角形を呈してもよく、凸多角形であることが好ましい。各第2のスルーホール71は、それぞれ第2の電磁ノイズ遮蔽エリア62の各頂点の近くに位置することが好ましい。さらに、第2のスルーホール71の数量は、少なくとも4つであることが好ましい。
本実施形態は、第1の実施形態と同じ目的及び効果を達成することができる。さらに、第2の絶縁層7を具えるので、第2の回路層8と第2の配線層6とを配置することができ、より多くの電子部品を配置することができる。また、第1の配線エリア41が、第1の電磁ノイズ遮蔽エリア42と同じ層(第1の配線層4)に配置され、第2の配線エリア61が、第2の電磁ノイズ遮蔽エリア62と同じ層(第2の配線層6)に配置されることにより、第1の配線層4と第2の配線層6とは、回路の配線に使用されると共に、電磁ノイズを低減することができる。そのため、回路基板装置の層数が減って、回路基板装置の製造コストを低くすることができる。例えば、6層プリント回路基板において、電磁ノイズ遮蔽用の2つの接地層と2つの配線層とを本発明が開示したように結合すれば、6層プリント回路基板が、4層プリント回路基板になる。このような構成は、電磁ノイズを低減すると共に、製造コストを低くすることができる。
本発明は、実験によって、内部及び外来電磁ノイズを低減することができることが確認され、EMC試験に合格した。
以上により、本発明に係る回路基板装置は、電磁ノイズに敏感な電子部品(本発明において、第1の電子部品91及び第2の電子部品92である)に対応して、電気接続点と、スルーホールと、電磁ノイズ遮蔽エリアとを配置することにより、電磁ノイズ遮蔽エリアは、外来電磁ノイズに対する遮蔽を電子部品に提供し、外来電磁ノイズを低減する。
また、メイン回路エリアがサブ回路エリアと接続されているので、良好なリターン電流経路を有する。そのため、電子部品が、ESD(静電気放電)、電源ノイズなどの外来電磁ノイズを受けたとき、リターン電流経路を介して、外来電磁ノイズを逃がすことができる。また、外来電磁ノイズが大きすぎて、リターン電流経路だけでは足りない場合、電気接続点とスルーホールとを介して、電磁ノイズを電磁ノイズ遮蔽エリアに伝送し、続いて、該電磁ノイズを、配線エリアに伝送し、または、スルーホールと電気接続点と介して、回路層に戻して、サブ回路エリアへ伝送することができる。
さらに、電子部品が内部電磁ノイズを受けた場合、内部電磁ノイズを、電気接続点とスルーホールとを介して、電磁ノイズ遮蔽エリアに伝送し、続いて、スルーホールと電気接続点とを介して、サブ回路エリアの接地配線の接地点から流出させる。これにより、内部電磁ノイズの伝送経路が増加し、電磁ノイズを低減することができる。
また、メイン回路エリアの接地配線とサブ回路エリアの接地配線とが回路層で互いに接続されており、メイン回路エリアの電源配線とサブ回路エリアの電源配線とが回路層で互いに接続されており、メイン回路エリアの信号配線とサブ回路エリアの信号配線とが回路層で互いに接続されているので、メイン回路エリアの接地配線、電源配線、及び信号配線は、電磁ノイズを直接にサブ回路エリアへ伝送する経路を有する。そのため、電磁ノイズの影響を低減することができる。
以上、本発明の好ましい実施形態及び変化例を説明したが、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。
本発明に係る回路基板装置は、内部または外来電磁ノイズを低減することができ、さらに製造コストを低減することも可能であるので、プリント回路基板に様々な応用が可能である。
2 第1の回路層
21 第1のメイン回路エリア
22 第1のサブ回路エリア
23 第1の電気接続点
3 第1の絶縁層
31 第1のスルーホール
4 第1の配線層
41 第1の配線エリア
42 第1の電磁ノイズ遮蔽エリア
5 絶縁内層
6 第2の配線層
61 第2の配線エリア
62 第2の電磁ノイズ遮蔽エリア
7 第2の絶縁層
71 第2のスルーホール
8 第2の回路層
81 第2のメイン回路エリア
82 第2のサブ回路エリア
83 第2の電気接続点
91 第1の電子部品
92 第2の電子部品

Claims (10)

  1. 第1の絶縁層と、前記第1の絶縁層の一側面に配置される第1の回路層と、前記第1の絶縁層の前記第1の回路層とは反対側面に配置される第1の配線層と、を備える回路基板装置であって、
    前記第1の回路層は、第1の電子部品が配置される第1のメイン回路エリアと、前記第1のメイン回路エリアに接続される第1のサブ回路エリアと、前記第1の電子部品を囲むように、前記第1のメイン回路エリアに配置される複数の第1の電気接続点と、を有し、
    前記第1の絶縁層は、前記複数の第1の電気接続点と位置がそれぞれ重なり且つそれぞれ電気的に接続される複数の第1のスルーホールを有し、
    前記第1の配線層は、回路の配線に使用されることが可能な第1の配線エリアと、前記第1のメイン回路エリアに対応するように導電材料により形成され、面積が前記第1の電子部品が前記第1のメイン回路エリアに配置される範囲より広く、且つ、すべての前記複数の第1の電気接続点の位置と重なっている第1の電磁ノイズ遮蔽エリアと、を有し、
    前記第1の電磁ノイズ遮蔽エリアと、前記第1のスルーホールと、前記第1の電気接続点は、互いに電気的に接続され、互いの電圧が第1の遮蔽電圧である
    ことを特徴とする回路基板装置。
  2. 前記第1の遮蔽電圧は、グラウンド電圧である
    ことを特徴とする請求項1に回路基板装置。
  3. 前記第1のメイン回路エリアの接地配線と前記第1のサブ回路エリアの接地配線とは、前記第1の回路層で互いに接続される
    ことを特徴とする請求項1又は請求項2に記載の回路基板装置。
  4. 前記第1の配線層の前記第1の電磁ノイズ遮蔽エリアは、単純多角形を呈する
    ことを特徴とする請求項1〜3のいずれか一項に記載の回路基板装置。
  5. 各前記第1のスルーホールは、それぞれ前記第1の電磁ノイズ遮蔽エリアの各頂点の近くに位置する
    ことを特徴とする請求項4に記載の回路基板装置。
  6. 前記第1のメイン回路エリアの電源配線と前記第1のサブ回路エリアの電源配線とは、前記第1の回路層で互いに接続され、
    前記第1のメイン回路エリアの信号配線と前記第1のサブ回路エリアの信号配線とは、前記第1の回路層で互いに接続される
    ことを特徴とする請求項1〜5のいずれか一項に記載の回路基板装置。
  7. 順次に設けられた絶縁内層と、第2の配線層と、第2の絶縁層と、第2の回路層と、を更に具え、
    前記絶縁内層は、前記第1の配線層の前記第1の絶縁層とは反対側に配置され、
    前記第2の回路層は、前記第2の絶縁層の一側面に配置されると共に、第2の電子部品が配置される第2のメイン回路エリアと、前記第2のメイン回路エリアに接続される第2のサブ回路エリアと、前記第2の電子部品を囲むように、前記第2のメイン回路エリアに配置される複数の第2の電気接続点と、を有し、
    前記第2の絶縁層は、前記複数の第2の電気接続点と位置がそれぞれ重なり且つそれぞれ電気的に接続される複数の第2のスルーホールを有し、
    前記第2の配線層は、前記第2の絶縁層の前記第2の回路層とは反対側面に配置されると共に、回路の配線に使用されることが可能な第2の配線エリアと、前記第2のメイン回路エリアに対応するように導電材料により形成され、面積が前記第2の電子部品が前記第2のメイン回路エリアに配置される範囲より広く、且つ、すべての前記複数の第2の電気接続点の位置と重なっている第2の電磁ノイズ遮蔽エリアと、を有し、
    前記第2の電磁ノイズ遮蔽エリアと、前記第2のスルーホールと、前記第2の電気接続点は、互いに電気的に接続され、互いの電圧が第2の遮蔽電圧である
    ことを特徴とする請求項1〜6のいずれか一項に記載の回路基板装置。
  8. 前記第1の遮蔽電圧と前記第2の遮蔽電圧は、グラウンド電圧である
    ことを特徴とする請求項7に記載の回路基板装置。
  9. 前記第2の配線層の前記第2の電磁ノイズ遮蔽エリアは、単純多角形を呈し、
    各前記第2のスルーホールは、それぞれ前記第2の電磁ノイズ遮蔽エリアの各頂点の近くに位置する
    ことを特徴とする請求項7または請求項8に記載の回路基板装置。
  10. 前記第2のメイン回路エリアの接地配線と前記第2のサブ回路エリアの接地配線とは、前記第2の回路層で互いに接続され、
    前記第2のメイン回路エリアの電源配線と前記第2のサブ回路エリアの電源配線とは、前記第2の回路層で互いに接続され、
    前記第2のメイン回路エリアの信号配線と前記第2のサブ回路エリアの信号配線とは、前記第2の回路層で互いに接続される
    ことを特徴とする請求項7〜9のいずれか一項に記載の回路基板装置。
JP2020027117A 2020-02-20 回路基板装置 Active JP7485517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020027117A JP7485517B2 (ja) 2020-02-20 回路基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020027117A JP7485517B2 (ja) 2020-02-20 回路基板装置

Publications (2)

Publication Number Publication Date
JP2021132139A true JP2021132139A (ja) 2021-09-09
JP7485517B2 JP7485517B2 (ja) 2024-05-16

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468598A (ja) * 1990-07-09 1992-03-04 Hitachi Ltd 多層配線回路基板
JPH06181266A (ja) * 1992-12-11 1994-06-28 Mitsubishi Electric Corp 高周波帯ic用パッケージ
JPH0864987A (ja) * 1994-08-24 1996-03-08 Matsushita Electric Ind Co Ltd プリント基板のシールド装置
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP2003008155A (ja) * 2001-06-19 2003-01-10 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004265929A (ja) * 2003-02-13 2004-09-24 Matsushita Electric Ind Co Ltd 高周波多層プリント基板
JP2005050974A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP2016181574A (ja) * 2015-03-24 2016-10-13 京セラ株式会社 配線基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468598A (ja) * 1990-07-09 1992-03-04 Hitachi Ltd 多層配線回路基板
JPH06181266A (ja) * 1992-12-11 1994-06-28 Mitsubishi Electric Corp 高周波帯ic用パッケージ
JPH0864987A (ja) * 1994-08-24 1996-03-08 Matsushita Electric Ind Co Ltd プリント基板のシールド装置
JP2001111232A (ja) * 1999-10-06 2001-04-20 Sony Corp 電子部品実装多層基板及びその製造方法
JP2003008155A (ja) * 2001-06-19 2003-01-10 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004265929A (ja) * 2003-02-13 2004-09-24 Matsushita Electric Ind Co Ltd 高周波多層プリント基板
JP2005050974A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP2016181574A (ja) * 2015-03-24 2016-10-13 京セラ株式会社 配線基板

Similar Documents

Publication Publication Date Title
JP5957132B1 (ja) タッチパネル
US20060124348A1 (en) Printed circuit board with insulative area for electrostatic discharge damage prevention
US20140247574A1 (en) Printed circuit board
TW201619788A (zh) 靜電防護觸控面板
CN105263255A (zh) 一种抗静电放电且具有电磁兼容性的电路板
US7557302B2 (en) Printed circuit board with electrostatic discharge damage prevention
JP2020021808A (ja) 回路基板とその回路基板を有する電子装置
TW201342011A (zh) 電子裝置
TW201505496A (zh) 電子裝置之連接結構
US20120152608A1 (en) Printed circuit board with a screen
JP4484042B2 (ja) 透明シールドケース及びその製造方法並びに遊技機
JP6414191B2 (ja) 多層基板
CN105101700A (zh) 一种移动终端和柔性电路板
JP2021132139A (ja) 回路基板装置
US7301097B2 (en) Printed-circuit board and electronic device
JP7485517B2 (ja) 回路基板装置
US20070075418A1 (en) Emi shielding device for pcb
JP2019096546A (ja) 平型配線構造
TWI712358B (zh) 電路板裝置
KR102404721B1 (ko) 가요성 인쇄회로기판
JP6612008B1 (ja) 電子機器
CN110113863B (zh) 一种具有静电防护功能的pcb板
JP5986032B2 (ja) コネクタ、回路基板、および電子機器
CN113015314B (zh) 电路板装置
JP2012129495A (ja) 通信機器のプリント回路基板の接地構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221018

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221026

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221031

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20221223

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240122