JP5986032B2 - コネクタ、回路基板、および電子機器 - Google Patents
コネクタ、回路基板、および電子機器 Download PDFInfo
- Publication number
- JP5986032B2 JP5986032B2 JP2013079407A JP2013079407A JP5986032B2 JP 5986032 B2 JP5986032 B2 JP 5986032B2 JP 2013079407 A JP2013079407 A JP 2013079407A JP 2013079407 A JP2013079407 A JP 2013079407A JP 5986032 B2 JP5986032 B2 JP 5986032B2
- Authority
- JP
- Japan
- Prior art keywords
- connector
- circuit board
- shielding
- noise
- shielding conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
まず、実施の形態の概要について説明する。本実施の形態の概要では、一例として、括弧内に各実施の形態の対応する構成要素および符号を付して説明する。
本実施の形態1におけるコネクタ、このコネクタが実装された回路基板、および、この回路基板が搭載された電子機器について、図1〜図6を用いて説明する。本実施の形態1では、一例として、コネクタが回路基板の端部に実装される構造を説明する。
図1および図2を用いて、本実施の形態1におけるコネクタ、およびこのコネクタが実装された回路基板について説明する。図1は、コネクタが実装された回路基板の構成の一例を示す斜視図である。図2は、図1における回路基板およびコネクタの各構成の一例を示す斜視図であり、(a)は回路基板を示し、(b)はコネクタを示す。
図3〜図5を用いて、静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の解析について説明する。図3および図4は、静電気ノイズが印加された時の回路基板におけるノイズ伝播状況の一例を示す模式図であり、図3は本実施の形態1に対する従来技術を示し、図4は本実施の形態1を示す。図5は、本実施の形態1と従来技術において、電磁界解析結果の一例を示す説明図である。
図6を用いて、コネクタを実装した回路基板が搭載された電子機器について説明する。図6は、コネクタを実装した回路基板が搭載された電子機器の構成の一例を示す正面図である。
以上説明した本実施の形態によれば、コネクタ8は、コネクタシェル2の外周部に配置され、回路基板1の端部の断面を遮蔽する遮蔽フィン4を有することで、回路基板1の断面より侵入する電磁ノイズを抑制し、低コストにて、回路基板1に実装されたICに接続する信号配線7に誘起する電磁ノイズを低減することができる。より好ましくは、遮蔽フィン4は、回路基板1の表層にレイアウトされたグランドパターン6と電気的に接続されることで、より一層、電磁ノイズの低減効果は大きくなる。さらに、このコネクタ8が実装された回路基板1、この回路基板1が搭載された電子機器等の静電気ノイズ耐性の向上と低コストの実現が可能となる。
本実施の形態2におけるコネクタ、および、このコネクタが実装された回路基板について、図7を用いて説明する。本実施の形態2では、前記実施の形態1と同様に、コネクタが回路基板の端部に実装される構造を説明するが、コネクタが分割構造であり、また、コネクタピンがピン挿入タイプであることが前記実施の形態1と異なる。以下においては、異なる点を主に説明する。
図7を用いて、本実施の形態2におけるコネクタ、およびこのコネクタが実装された回路基板について説明する。図7は、コネクタが実装された回路基板およびコネクタの構成の一例を示す斜視図であり、(a)はコネクタが実装された回路基板を示し、(b)はコネクタを示す。
以上説明した本実施の形態によれば、コネクタ8aは、遮蔽フィン4aとコネクタシェル2aとが分割構造になっており、結合部14を介して 遮蔽フィン4aとコネクタシェル2aとを電気的かつ物理的に接続することができるので、前記実施の形態1と同様の効果に加えて、前記実施の形態1のような表面実装タイプのコネクタ8に限らず、回路基板1への実装の制約があるピン挿入タイプのコネクタ8aへの適用も可能となる。
本実施の形態3におけるコネクタ、および、このコネクタが実装された回路基板について、図8および図9を用いて説明する。本実施の形態3では、前記実施の形態1および2と異なり、コネクタが回路基板に対し、この回路基板の厚み方向の中央位置に実装される構造である。なお、コネクタピンが表面実装タイプであることは前記実施の形態1と同様である。以下においては、異なる点を主に説明する。
図8および図9を用いて、本実施の形態3におけるコネクタ、およびこのコネクタが実装された回路基板について説明する。図8は、コネクタの構成の一例を示し、(a)は斜視図であり、(b)は側面図である。図9は、回路基板およびコネクタが実装された回路基板の構成の一例を示す斜視図であり、(a)は回路基板を示し、(b)はコネクタが実装された回路基板を示す。
以上説明した本実施の形態によれば、コネクタ8bは、回路基板1bに対し、この回路基板1bの厚み方向の中央位置に実装され、遮蔽フィン4bにより回路基板1bの中央位置の断面を遮蔽することができるので、前記実施の形態1と同様の効果に加えて、コネクタ8bを実装した回路基板1bの高さをコネクタ8bの高さ寸法とすることができる。この結果、高さ抑制等を目的とする実装構造への適用も可能となる。より好ましくは、遮蔽フィン4bは、回路基板1bの厚み方向の中央位置にある凹状の切り欠き15の各断面に対応して複数有することで、より一層、回路基板1bの断面より侵入する電磁ノイズを抑制することができるので、電磁ノイズの低減効果は大きくなる。
本実施の形態4におけるコネクタについて、図10を用いて説明する。本実施の形態4では、前記実施の形態3と同様に、コネクタが回路基板に対し、この回路基板の厚み方向の中央位置に実装される構造を説明するが、コネクタが分割構造であり、また、コネクタピンがピン挿入タイプであることが前記実施の形態3と異なる。なお、コネクタが分割構造であり、また、コネクタピンがピン挿入タイプであることは前記実施の形態2と同様である。以下においては、異なる点を主に説明する。
図10を用いて、本実施の形態4におけるコネクタについて説明する。図10は、コネクタのコネクタシェルおよび遮蔽フィンの構成の一例を示す斜視図である。
以上説明した本実施の形態によれば、コネクタ8bは、回路基板1bに対し、この回路基板1bの厚み方向の中央位置に実装され、遮蔽フィン4bにより回路基板1bの中央位置の断面を遮蔽することができ、かつ、遮蔽フィン4cとコネクタシェル2cとは分割構造になっており、結合部16を介して、遮蔽フィン4cとコネクタシェル2cとを電気的かつ物理的に接続することができるので、前記実施の形態1〜3と同様の全ての効果を得ることができる。この結果、適用範囲が最も広くなる。
2,2a,2b,2c コネクタシェル
3,3a コネクタピン
4,4a,4b,4c 遮蔽フィン
5 コネクタピン
6 グランドパターン
7 信号配線
8,8a,8b,8c コネクタ
9 基板グランド層
10 層間絶縁層
11 放電ガン
12 筐体
13 開口部
14 結合部
15 切り欠き
16 結合部
Claims (12)
- 回路基板に実装されるコネクタであって、
前記コネクタの本体の外周部に配置され、前記回路基板の断面を遮蔽する遮蔽導体、を有し、
前記遮蔽導体は、前記回路基板の表層にレイアウトされたグランドパターンと電気的に接続され、
前記コネクタが前記回路基板に実装された状態では、前記遮蔽導体の凹状の凹み部分で前記回路基板の断面を覆うようにして、前記コネクタが前記回路基板に実装される、コネクタ。 - 請求項1に記載のコネクタにおいて、
前記コネクタは、前記回路基板の端部に実装され、
前記遮蔽導体は、前記回路基板の前記端部の断面を遮蔽する、コネクタ。 - 請求項2に記載のコネクタにおいて、
前記回路基板の表層にレイアウトされたグランドパターンは、前記コネクタが前記回路基板に実装された状態の時に、前記コネクタの本体と前記遮蔽導体とに重なる位置に配置され、
前記コネクタが前記回路基板に実装された状態では、前記遮蔽導体は前記回路基板のグランドパターンとハンダを介して電気的に接続される、コネクタ。 - 請求項2または3に記載のコネクタにおいて、
前記遮蔽導体と前記本体とは分割構造になっており、
前記遮蔽導体と前記本体とを電気的かつ物理的に接続する結合部をさらに有する、コネクタ。 - 請求項1に記載のコネクタにおいて、
前記コネクタは、前記回路基板に対し、この回路基板の厚み方向の中央位置に実装され、
前記遮蔽導体は、前記回路基板の前記中央位置の断面を遮蔽する、コネクタ。 - 請求項5に記載のコネクタにおいて、
前記回路基板は、端部に凹状の切り欠きを有し、
前記遮蔽導体は、前記凹状の切り欠きの各断面に対応して複数有する、コネクタ。 - 請求項5または6に記載のコネクタにおいて、
前記回路基板の表層にレイアウトされたグランドパターンは、前記コネクタが前記回路基板に実装された状態の時に、前記コネクタの本体と前記遮蔽導体とに重なる位置に配置され、
前記コネクタが前記回路基板に実装された状態では、前記遮蔽導体は前記回路基板のグランドパターンとハンダを介して電気的に接続される、コネクタ。 - 請求項5〜7のいずれか一項に記載のコネクタにおいて、
前記遮蔽導体と前記本体とは分割構造になっており、
前記遮蔽導体と前記本体とを電気的かつ物理的に接続する結合部をさらに有する、コネクタ。 - 請求項1〜8のいずれか一項に記載のコネクタが実装された、回路基板。
- 請求項9に記載の回路基板において、
前記コネクタのコネクタピンと前記回路基板の信号配線との接続は、表面実装タイプによる接続である、回路基板。 - 請求項9に記載の回路基板において、
前記コネクタのコネクタピンと前記回路基板の信号配線との接続は、ピン挿入タイプによる接続である、回路基板。 - 請求項9〜11のいずれか一項に記載の回路基板が搭載された、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013079407A JP5986032B2 (ja) | 2013-04-05 | 2013-04-05 | コネクタ、回路基板、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013079407A JP5986032B2 (ja) | 2013-04-05 | 2013-04-05 | コネクタ、回路基板、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014203689A JP2014203689A (ja) | 2014-10-27 |
JP5986032B2 true JP5986032B2 (ja) | 2016-09-06 |
Family
ID=52353954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013079407A Expired - Fee Related JP5986032B2 (ja) | 2013-04-05 | 2013-04-05 | コネクタ、回路基板、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5986032B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112018000569T5 (de) * | 2018-05-11 | 2020-01-09 | Mitsubishi Electric Corporation | Verbinder |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5500789A (en) * | 1994-12-12 | 1996-03-19 | Dell Usa, L.P. | Printed circuit board EMI shielding apparatus and associated methods |
JP3385131B2 (ja) * | 1995-07-12 | 2003-03-10 | 株式会社 沖情報システムズ | インタフェース構造 |
JP2011065886A (ja) * | 2009-09-17 | 2011-03-31 | Mitsubishi Electric Corp | 基板端用同軸コネクタおよびそれを実装した基板 |
-
2013
- 2013-04-05 JP JP2013079407A patent/JP5986032B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014203689A (ja) | 2014-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806469B2 (en) | Electrical connectors including electromagnetic interference (EMI) absorbing material | |
JP4860990B2 (ja) | 回路接続構造およびプリント回路板 | |
JP5609329B2 (ja) | プリント基板 | |
JP2000286587A (ja) | 外部ケーブル接続用コネクタ部の電磁シールド構造 | |
JP2002117726A (ja) | フレキシブルケーブル | |
CN104582233A (zh) | 扁平线缆组件及其组装方法 | |
CN104638463A (zh) | 高速板对板电子连接器及多层电路板组件 | |
JP2020021808A (ja) | 回路基板とその回路基板を有する電子装置 | |
US20060061433A1 (en) | Printed board | |
Shiue et al. | Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines | |
JP6843312B1 (ja) | 回路基板及び電子機器 | |
JP5986032B2 (ja) | コネクタ、回路基板、および電子機器 | |
JP2013254759A (ja) | 回路基板及び電子機器 | |
WO2017006553A1 (ja) | プリント配線基板 | |
US10431937B1 (en) | Electric connector for electronic device | |
JP6452566B2 (ja) | シールドコネクタ | |
JP2012129495A (ja) | 通信機器のプリント回路基板の接地構造 | |
JP5472305B2 (ja) | 給電線構造及びそれを用いた回路基板、emiノイズ低減方法 | |
JP2005150161A (ja) | プリント配線板接続構造 | |
JP2009302190A (ja) | プリント基板および画像処理装置 | |
KR100512738B1 (ko) | 인쇄회로기판 및 이를 사용하는 전자기기 | |
WO2017221443A1 (ja) | プリント基板 | |
JP2005302799A (ja) | 多層プリント配線板 | |
TWI589197B (zh) | 電路結構 | |
JP7485517B2 (ja) | 回路基板装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5986032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |