JPH06181266A - 高周波帯ｉｃ用パッケージ - Google Patents

高周波帯ｉｃ用パッケージ

Info

Publication number
JPH06181266A
JPH06181266A JP4353082A JP35308292A JPH06181266A JP H06181266 A JPH06181266 A JP H06181266A JP 4353082 A JP4353082 A JP 4353082A JP 35308292 A JP35308292 A JP 35308292A JP H06181266 A JPH06181266 A JP H06181266A
Authority
JP
Japan
Prior art keywords
package
high frequency
frequency band
chip
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4353082A
Other languages
English (en)
Other versions
JP2823461B2 (ja
Inventor
Takayuki Kato
隆幸 加藤
Yoshihiro Notani
佳弘 野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4353082A priority Critical patent/JP2823461B2/ja
Priority to US08/075,321 priority patent/US5418329A/en
Priority to DE4324817A priority patent/DE4324817C2/de
Priority to FR9309368A priority patent/FR2699330B1/fr
Publication of JPH06181266A publication Critical patent/JPH06181266A/ja
Application granted granted Critical
Publication of JP2823461B2 publication Critical patent/JP2823461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S174/00—Electricity: conductors and insulators
    • Y10S174/35—Box or housing mounted on substrate or PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

(57)【要約】 【目的】 超高周波帯、特に３０ＧＨｚ以上のミリ波帯
においても反射損失，導体損失，放射損失の小さなＩＣ
パッケージを得ることを目的とする。 【構成】 天井部２１とキャビティウォール２２とを一
体化したキャップ２０を用いて、パッケージ本体１に実
装されたＩＣチップ８を封止することにより、ボンディ
ングワイヤ１３，伝送線路４を短縮する。さらにＩＣチ
ップ８同士の間に接地された隔壁部材２３を設けること
によりチップ収納室２５ａ，２５ｂ間のアンソレーショ
ンを改善する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は高周波帯、特に３０Ｇ
Ｈｚの以上のミリ波帯で動作するＩＣチップを実装する
高周波帯ＩＣ用パッケージに関するものである。
【０００２】
【従来の技術】図１６は従来の高周波帯誘電体パッケー
ジの一例を示す平面及び断面図である。図において、１
はアルミナ，ガラス等の誘電体からなる１７ｍｍ×１０
ｍｍ角のパッケージ本体、２は該パッケージ本体１にチ
ップの厚みと同等な深さの凹部を設けて形成されたチッ
プ実装部である。３はスルーホールであり、チップ実装
部２とパッケージ本体１裏面側に金メッキ等で形成され
た接地面１１とを電気的に接続している。４は上記チッ
プ実装部２近傍まで形成された高周波伝送線路（この場
合はマイクロストリップライン）、１２はＤＣバイアス
線路、７は上記チップ実装部２を囲むように形成された
キャビティウォールである。
【０００３】次にパッケージ組立方法について説明す
る。図１７は誘電体からなるパッケージ本体１のチップ
実装部２に、２個の高周波帯ＩＣチップ８をハンダ，導
電性接着剤等を用いて固定した状態を示す平面及び側面
図であり、この後ＩＣチップ８に設けられた電極（図示
せず）と、パッケージ本体１に形成された高周波伝送線
路４及びＤＣバイアス線路１２，あるいはＩＣチップ８
の電極同士を、ウエッジブレード１０を用いてワイヤま
たはリボン１３等で接続し、その後、キャビティウォー
ル７上にパッケージ本体と同様の材質からなるキャップ
６を固定して気密封止を行なう（図１７参照）。
【０００４】
【発明が解決しようとする課題】従来の高周波帯ＩＣ用
パッケージは以上のように構成されており、パッケージ
本体に凹部を設け、ここにＩＣチップをボンディングす
ることで伝送線路とチップとを接続するワイヤ又はリボ
ンの長さを短くするようにしているが、一般的に周波数
が高くなり、特に３０ＧＨｚのミリ波帯領域となると、
インピーダンスの不整合による反射損失や、伝送線路長
に起因する導体損失が極めて大きくなるため、図１９に
示すように、キャビティウォール７′をチップ実装部２
に近接して設けワイヤ１３や伝送線路４の長さを短くす
る必要が生じる。ところが従来の高周波帯ＩＣ用パッケ
ージでは図１８に示すように、例えば試験生産及び少量
生産時等には手動ボンディング装置を用いて紙面左側の
矢印９の方向から観察光を照射するとともに作業者が目
視しながら、対向する紙面右側のキャビティウォール近
傍にてボンディング作業を行うため、キャビティウォー
ル７′をチップ実装部２に近接して設けると、結線時に
ワイヤボンダの先端部のウェッジブレード１０とキャビ
ティウォール７′とが接触するため、キャビティウォー
ルとチップとの間隔を０．７ｍｍ以下にすることができ
ず、従ってキャビティ内でのワイヤや伝送線路の長さを
一定以下に短縮することが困難であるという問題点がっ
た。
【０００５】また、上述のような理由でチップ収納空間
が大きくなるため放射損失が大きくなったり、高周波信
号の入出力方向に対して直角方向のチップとキャビティ
ウォール間の間隔を小さくできないことから空洞共振が
生じて充分な高周波特性が得られないという問題点があ
った。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、キャビティウォールをチップ実
装部に近接して形成してもボンディングツールがキャビ
ティウォールと干渉することがなく、ワイヤ，伝送線路
の長さを大幅に短縮して反射損失，導体損失，放射損失
が小さく、さらに空洞共振の少ない高周波帯ＩＣ用パッ
ケージを得ることを目的とする。
【０００７】さらには複数のＩＣチップを同一パッケー
ジ内に実装する場合において、各ＩＣを収納するキャビ
ティ間のアイソレーションを強化することによって、さ
らに放射損失の小さい高周波帯ＩＣ用パッケージを得る
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明にかかる高周波
帯ＩＣ用パッケージは、キャビティウォールとキャップ
を一体化するようにしたものである。また、複数のＩＣ
チップを同一パッケージ内に収納する場合において、Ｉ
Ｃチップ同士の間に接地されたキャビティウォールを設
けたものである。
【０００９】
【作用】この発明においては、キャビティウォールとキ
ャップが一体化されているため、パッケージ本体にＩＣ
チップを実装した後、チップ周辺部が平坦な状態でワイ
ヤボンディング作業を行うことができ、ワイヤ，伝送線
路の大幅な短縮が可能となる。
【００１０】また同一パッケージ内に複数のＩＣチップ
を収納した際に、ＩＣチップ同士の間に仕切り片が設け
られているため、チップ間のアイソレーションをさらに
強化することができる。
【００１１】
【実施例】
実施例１．図１(a) は本発明の第１の実施例による高周
波帯ＩＣ用パッケージの本体を示す平面図であり、図１
(b) は同実施例による高周波帯ＩＣパッケージ本体のＡ
−Ａ線に沿った断面図である。図に示すように、パッケ
ージ本体１側にはキャビティウォールはなく、接地導体
パターン５がチップ実装部２の周囲に設けられており、
該接地導体パターン５はパッケージ本体１裏面の接地面
１１とスルーホール３を介して電気的に接続されてい
る。また４１は２つのＩＣチップ間に配置された高周波
伝送線路である。
【００１２】図２は上記実施例による高周波帯ＩＣ用パ
ッケージのキャップの裏面斜視図であり、図において、
２０はキャップを示し、２１はその天井部、２２は上記
天井部２１と一体形成されたキャビティウォールであ
る。またキャビティウォール２２は隔壁部材２３によっ
て２つのチップ収納室２５ａ，２５ｂに大きく区分され
ている。さらに隔壁部材２３の一部及びキャビティウォ
ール２２の所定箇所には誘電体部分２４が形成されてい
る。
【００１３】上記キャップ２０の材質としては金属、ま
たはプラスティック，セラミック等の誘電体の表面に金
属メッキを施したものが用いられ、キャップ２０として
金属を用いた場合には上記誘電体部分２４は、キャップ
２０にセラミック等を埋め込むことで形成され、またキ
ャップ２０としてプラスティック，セラミック等の誘電
体を用いた場合には、上記金属メッキを選択的に行うこ
とにより所定部分の誘電体を露出させることで得られ
る。
【００１４】次にパッケージの組立方法について説明す
る。図３は上記図１に示したパッケージ本体１のチップ
実装部２に高周波帯ＩＣチップ８を固定した後、ＩＣチ
ップ８表面の図示しない電極と高周波伝送線路またはＤ
Ｃバイアス線路とをワイヤまたはリボン等を用いて接続
する際の様子を示し、図に示すように、紙面左側の矢印
９の方向から観察光を照射するとともに作業者が目視し
ながら、紙面右側のチップ端面近傍にてボンディング作
業を行うこととなるが、ＩＣチップ８表面の電極と高周
波伝送線路またはＤＣバイアス線路を長さの短いワイヤ
またはリボン１３を用いて接続しても、従来のようにパ
ッケージ本体１側にキャビティウォールがないため、ウ
ェッジブレード１０がキャビティウォールに干渉するこ
とがない。
【００１５】図４は上述のようにして、パッケージ本体
１に固定された２つのＩＣチップ８の電極と高周波伝送
線路４，４１またはＤＣバイアス線路１２とをワイヤま
たはリボン１３で接続した後、上記ＩＣチップ８を図２
で示した構造のキャップで覆う前のパッケージ本体１と
キャップ２０との位置関係を示す図であり、パッケージ
本体１側の高周波伝送線路４，ＤＣバイアス線路１２と
当接するキャビティウォール７の下端部周辺、及び信号
伝送線路４１と当接する隔壁部材２３の下端部に相当す
る領域には誘電体部分２４が位置し、該誘電体部分２４
を除く他の部分はパッケージ本体１表面に形成された接
地導体パターン５と当接するようになっている。なお５
ａは上記キャップ２０の隔壁部材２３下端部と当接する
接地導体パターンを示す。
【００１６】図５は上記パッケージ本体１に実装された
ＩＣチップ８をキャップ２０で封止した際のパッケージ
全体の構造を示す図であり、２つのＩＣチップ８はそれ
ぞれキャップ２０のチップ収納室２５ａ，２５ｂによっ
て覆われて気密封止されている。以上のようにすること
でキャビティウォールとチップとの間隔を０．２〜０．
３ｍｍとすることができ、従来に比べてチップとキャビ
ティウォール間の間隔は大幅に小さくなっている。なお
実際にはチップ収納室２５ａ，２５ｂ内部には窒素やヘ
リウム等の不活性ガスが充填されている。
【００１７】このように本実施例によれば、キャップ２
０をキャビティウォール２２を有するものとし、これに
よりパッケージ本体１に実装されたＩＣチップ８を封止
するようにしたから、ワイヤボンディング時にウェッジ
ブレード１０とキャビティウォールとが干渉することが
なくなり、ＩＣチップ８と高周波伝送線路４及びＤＣバ
イアス線路１２とを短いワイヤまたはリボン等で結線す
ることができ、従って反射損失や導体損失並びに放射損
失を低減することができ、またＩＣチップ８とキャビテ
ィウォール２２を近接して配置できるため、空洞共振が
低減され高周波特性を向上させることができる。またキ
ャップ２０がパッケージ本体１表面に形成された接地導
体パターン５と接続しているため、高周波遮蔽効果を高
めることができる。
【００１８】実施例２．次に本発明の第２の実施例によ
る高周波体ＩＣ用パッケージについて説明する。この実
施例では、隣接するＩＣチップ間を仕切る隔壁部材を２
重にし、これら隔壁部材間において、２つのＩＣチップ
間を接続する高周波伝送線路を屈曲させるようにしたも
のである。
【００１９】図６は本実施例のパッケージ本体の平面図
を示し、図において、４２は２つのＩＣチップ間を接続
するための高周波伝送線路であり、２つの接地導体パタ
ーン５ｂ，５ｃに挟まれた領域のパッケージ１表面にお
いてその両先端部分がＬ字型に曲げられている。また図
７に示すように、キャップ２０ａは２つの隔壁部材２３
ａ，２３ｂによって２つのチップ収納室２５ａ，２５ｂ
に区分されるとともに、２つの隔壁部材２３ａ，２３ｂ
間によって挟まれた空間２５ｃが形成されている。さら
にキャビティウォール２２及び隔壁部材２３ａ，２３ｂ
の所定部分には誘電体部分２４が形成されている。
【００２０】図８はパッケージ本体１に固定された２つ
のＩＣチップ８の電極と高周波伝送線路４，４２または
ＤＣバイアス線路１２とをワイヤまたはリボン１３で接
続した後、上記２つのＩＣチップ８を図７で示した構造
のキャップで覆う前のパッケージ本体１とキャップ２０
ａとの位置関係を示す図であり、パッケージ本体１側の
高周波伝送線路４，ＤＣバイアス線路１２と当接するキ
ャビティウォール７の下端部周辺、及び信号伝送線路４
２と当接する隔壁部材２３，２３ｂの下端部に相当する
領域には誘電体部分２４が位置し、該誘電体部分２４を
除く他の部分はパッケージ本体１表面に形成された接地
導体パターン５，５ａ，５ｂと当接するようになってい
る。
【００２１】以上のように構成することにより、ＩＣチ
ップ８同士の間に接地された隔壁部材２３ａ，２３ｂが
複数存在し、かつ伝送線路４２がクランク状になってい
るため、上記第１の実施例の効果に加えて個々のＩＣチ
ップ８のアイソレーションが一層強化され、その結果放
射損失の低減効果が大きくなる。
【００２２】実施例３．次に本発明の第３の実施例によ
る高周波体ＩＣ用パッケージについて説明する。図９
(a) ，(b) ，(c) に示すように、この実施例では、パッ
ケージ本体１表面の大部分にわたって接地導体パターン
５１が形成され、この接地導体パターン５１はチップ実
装部２と同様にスルーホール３を介してパッケージ本体
１裏面側の接地面１１と接続されている。また信号入出
力用及びチップ間の高周波伝送線路は、パッケージ本体
１表面においてそれぞれ４ａ，４ｂ、及び４３ａ，４３
ｂの２つに分割され、これら分割された伝送線路４ａ，
４ｂ及び４３ａ，４３ｂはパッケージ本体１に埋設され
た伝送線路４ｃ及びスルーホール３によって電気的に接
続される構造となっている。また、ＤＣバイアス線路も
高周波伝送線路と同様に、パッケージ本体１表面におい
てそれぞれ１２ａ，１２ｂに分割され、パッケージ本体
１に埋設されたバイアス線路１２ｃ及びスルーホール３
によって電気的に接続されている。また５１ａは埋設さ
れた伝送線路４ｃをコプレーナ線路にするために、該線
路４ｃの両側に形成された接地導体パターンである。以
上のような構造を得るためには、例えば、図７(b) のＣ
−Ｃ線に沿ってパッケージ本体１を２分割し、埋設され
る伝送線路４ｃ及びバイアス線路１２ｃを形成した後、
再度張り合わせる方法が考えられる。
【００２３】図１０は上記実施例による高周波帯ＩＣ用
パッケージのキャップの裏面斜視図であり、図におい
て、２０ｂはキャップを示し、上記各実施例と同様に金
属、またはセラミック等の誘電体の表面に金属メッキを
施したものが用いられるが、隔壁部材２３及びキャビテ
ィーウォール２２の下端部には誘電体部分は見られな
い。
【００２４】図１１はパッケージ本体１に固定された２
つのＩＣチップ８の電極と高周波伝送線路４ａ，４３
ａ，４３ｂまたはＤＣバイアス線路１２ａ，１２ｂとを
ワイヤまたはリボン１３で接続した後、上記２つのＩＣ
チップ８を図１０で示した構造のキャップで覆う前のパ
ッケージ本体１とキャップ２０ｂとの位置関係を示す図
であり、パッケージ本体１表面の、キャップ２０ｂと当
接する領域には、高周波伝送線路及びＤＣバイアス線路
は形成されておらず、高周波伝送線路４ｃ及びＤＣバイ
アス線路１２ｃによってパッケージ本体１内を迂回して
いる。なお図１１では説明を簡略化するために埋設され
たＤＣバイアス線路１２ｃは省略され、また高周波伝送
線路４ｃも部分的に省略されている。
【００２５】以上のような構造のキャップ２０ｂを用い
てＩＣチップ８を封止することにより、コプレーナ型の
高周波伝送線路を構成する接地導体パターン５１からキ
ャップ２０ｂに接地電位が供給され、ＩＣチップ８は電
磁的にシールドされる。以上のような構成とすることに
より、上記第１の実施例の効果に加え、キャップ２０ａ
の構成を簡略化することができる。
【００２６】実施例４．次に本発明の第３の実施例によ
る高周波帯ＩＣ用パッケージについて説明する。上記第
１及び第２の実施例では、キャップの隔壁部材２３（２
３ａ，２３ｂ）の、高周波伝送線路４１，（４２）と当
接する部分に誘電体部分２４を形成することで接地電位
と高周波信号とが短絡するのを防止するようにしたが、
この実施例では例えば図１の構成のパッケージ本体１に
搭載されたＩＣチップ８を封止する際には、図１２に示
すように、隔壁部材２３の高周波伝送線路４１と当接す
る部分にスリット２６を設けたキャップ２０ｃを用いる
ことで接地電位と高周波信号とが短絡するのを防止する
ようにしたものである。
【００２７】図１３はパッケージ本体１に固定された２
つのＩＣチップ８の電極と、高周波伝送線路４ａ，４３
ａ，４３ｂまたはＤＣバイアス線路１２ａ，１２ｂとを
ワイヤまたはリボン１３で接続した後、図１２で示した
構造のキャップ２０ｃで覆う前のパッケージ本体１とキ
ャップ２０ｃとの位置関係を示す図であり、また図１４
は上記パッケージ本体１に実装されたＩＣチップ８をキ
ャップ２０ｃで封止した際のパッケージ全体の構造を示
す図であり、パッケージ内の２つのＩＣチップ８はそれ
ぞれキャップ２０ｃのチップ収納室２５ａ，２５ｂによ
って覆われることとなるが、隔壁部材２３にスリット２
６が設けられているため、上記チップ収納室２５ａ，２
５ｂ間は空間的に連通している。このようにすることで
上記第１の実施例と同等の効果を得ることができる。
【００２８】なお上記第３の実施例ではパッケージ表面
に形成される伝送線路としてコプレーナ型のものを示し
たが、図１５(a) に示すように、伝送線路４ａ，４ｂ、
及び４３ａ，４３ｂの片側のみに接地導体パターン５１
を形成することによりスロット型の伝送線路としてもよ
い。なおこの場合、図１５(b) に示すように、パッケー
ジ本体１内に埋設された高周波伝送線路４ｃの片側のみ
に接地導体パターン５１ａを形成することとなる。
【００２９】また上記第１ないし第４の実施例では、パ
ッケージ本体１に２つの高周波用ＩＣチップを搭載する
ようにしたが、搭載されるチップの数には制限はなく、
さらに多くのチップを搭載する場合においても本発明を
適用することができる。さらに、上記第２の実施例を除
く他の実施例では、パッケージ本体１に１つの高周波用
ＩＣを搭載する場合であってもよい。
【００３０】
【発明の効果】以上のように、この発明に係る高周波帯
ＩＣ用パッケージによれば、ＩＣチップ実装時にパッケ
ージ本体側にキャビティウォールがないため、ボンディ
ングツールの先端がキャビティウォールと干渉すること
がなく、ホンディングワイヤ，伝送線路の短縮が可能と
なり、反射損失，導体損失及び空洞共振が低減される効
果がある。
【００３１】またＩＣチップ同士の間に接地されたキャ
ビティウォールが存在するため、個々のＩＣチップのア
イソレーションが強化され放射損失が低減される効果が
ある。
【図面の簡単な説明】
【図１】この発明の第１の実施例による高周波帯ＩＣ用
パッケージのパッケージ本体を示す平面図及び断面図で
ある。
【図２】上記高周波帯ＩＣ用パッケージのキャップの裏
面斜視図である。
【図３】上記パッケージ本体にＩＣチップを実装する際
の様子を説明するための図である。
【図４】上記パッケージ本体に実装されたＩＣチップを
上記キャップで覆う前のパッケージ本体とキャップとの
位置関係を示す図である。
【図５】上記キャップで上記ＩＣチップを封止した際の
パッケージ全体を示す図である。
【図６】この発明の第２の実施例による高周波帯ＩＣ用
パッケージのパッケージ本体を示す平面図である。
【図７】上記高周波帯ＩＣ用パッケージのキャップの裏
面斜視図である。
【図８】上記パッケージ本体に実装されたＩＣチップを
上記キャップで覆う前のパッケージ本体とキャップとの
位置関係を示す図である。
【図９】この発明の第３の実施例による高周波帯ＩＣ用
パッケージのパッケージ本体を示す平面図及びＢ−Ｂ
線，Ｃ−Ｃ線に沿った断面図である。
【図１０】上記高周波帯ＩＣ用パッケージのキャップの
裏面斜視図である。
【図１１】上記パッケージ本体に実装されたＩＣチップ
を上記キャップで覆う前のパッケージ本体とキャップと
の位置関係を示す図である。
【図１２】この発明の第４の実施例による高周波帯ＩＣ
用パッケージのキャップの裏面斜視図である。
【図１３】上記パッケージ本体に実装されたＩＣチップ
を上記キャップで覆う前のパッケージ本体とキャップと
の位置関係を示す図である。
【図１４】上記キャップで上記ＩＣチップを封止した際
のパッケージ全体を示す図である。
【図１５】上記第３の実施例において、スロット型の高
周波伝送線路を構成した場合のパッケージ本体の平面図
及び断面図である。
【図１６】従来の高周波帯ＩＣ用パッケージのパッケー
ジ本体の平面図である。
【図１７】従来の高周波帯ＩＣ用パッケージのパッケー
ジ本体にＩＣチップを固定した際の様子を示す平面図及
び断面図である。
【図１８】従来の高周波帯ＩＣ用パッケージのパッケー
ジ本体にＩＣチップを固定した後、ボンディングする際
の様子を示す図である。
【図１９】従来の高周波帯ＩＣ用パッケージの問題点を
説明するためのＩＣチップ周辺の部分拡大図である。
【符号の説明】
１ パッケージ本体の誘電体ボディ ２ チップ実装部 ３ スルーホール ４ 高周波伝送線路 ４ａ 分割された高周波伝送線路 ４ｂ 分割された高周波伝送線路 ４ｃ 埋設された高周波伝送線路 ５ 接地導体パターン ６ キャップ天井部 ７ キャビティウォール ８ キャップ誘電体部分 ９ 観察光又は視線を示す矢印 １０ ウェッジブレード（ワイヤボンダ先端部） １１ 接地面 １２ ＤＣバイアス線路 １２ａ 分割されたＤＣバイアス線路 １２ｂ 分割されたＤＣバイアス線路 １３ ボンディングワイヤ又はリボン ２０ キャップ ２０ａ キャップ ２０ｂ キャップ ２０ｃ キャップ ２１ キャップ天井部 ２２ キャビティウォール ２３ 隔壁部材 ２４ 誘電体部分 ２５ａ チップ収納部 ２５ｂ チップ収納部 ２６ スリット ４１ チップ間を接続する高周波伝送線路 ４２ 屈曲された高周波伝送線路 ４３ａ チップ間の分割された高周波伝送線路 ４３ｂ チップ間の分割された高周波伝送線路 ５１ 接地導体パターン ５１ａ 埋設された接地導体パターン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次にパッケージ組立方法について説明す
る。図１７は誘電体からなるパッケージ本体１のチップ
実装部２に、２個の高周波帯ＩＣチップ８をハンダ，導
電性接着剤等を用いて固定した状態を示す平面及び側面
図であり、この後ＩＣチップ８に設けられた電極（図示
せず）と、パッケージ本体１に形成された高周波伝送線
路４及びＤＣバイアス線路１２，あるいはＩＣチップ８
の電極同士を、ウエッジブレード１０を用いてワイヤま
たはリボン１３等で接続し、その後、キャビティウォー
ル７上にパッケージ本体と同様の材質からなるキャップ
６を固定して気密封止を行なう（図１８参照）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【発明が解決しようとする課題】従来の高周波帯ＩＣ用
パッケージは以上のように構成されており、パッケージ
本体に凹部を設け、ここにＩＣチップをボンディングす
ることで伝送線路とチップとを接続するワイヤ又はリボ
ンの長さを短くするようにしているが、一般的に周波数
が高くなり、特に３０ＧＨｚのミリ波帯領域となると、
インピーダンスの不整合による反射損失や、伝送線路長
に起因する導体損失が極めて大きくなるため、図１９に
示すように、キャビティウォール７′をチップ実装部２
に近接して設けワイヤ１３や伝送線路４の長さを短くす
る必要が生じる。ところが従来の高周波帯ＩＣ用パッケ
ージでは図１８に示すように、例えば試験生産及び少量
生産時等には手動ボンディング装置を用いて紙面左側の
矢印９の方向から観察光を照射するとともに作業者が目
視しながら、対向する紙面右側のキャビティウォール近
傍にてボンディング作業を行うため、キャビティウォー
ル７′をチップ実装部２に近接して設けると、結線時に
ワイヤボンダの先端部のウェッジブレード１０とキャビ
ティウォール７′とが接触するため、キャビティウォー
ルとチップ端部との間隔を０．７ｍｍ以下にすることが
できず、従ってキャビティ内でのワイヤや伝送線路の長
さを一定以下に短縮することが困難であるという問題点
がった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】図３は上記実施例による高周波帯ＩＣ用パ
ッケージのキャップの裏面斜視図であり、図において、
２０はキャップを示し、２１はその天井部、２２は上記
天井部２１と一体形成されたキャビティウォールであ
る。またキャビティウォール２２は隔壁部材２３によっ
て２つのチップ収納室２５ａ，２５ｂに大きく区分され
ている。さらに隔壁部材２３の一部及びキャビティウォ
ール２２の所定箇所には誘電体部分２４が形成されてい
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】次にパッケージの組立方法について説明す
る。図２は上記図１に示したパッケージ本体１のチップ
実装部２に高周波帯ＩＣチップ８を固定した後、ＩＣチ
ップ８表面の図示しない電極と高周波伝送線路またはＤ
Ｃバイアス線路とをワイヤまたはリボン等を用いて接続
する際の様子を示し、図に示すように、紙面左側の矢印
９の方向から観察光を照射するとともに作業者が目視し
ながら、紙面右側のチップ端面近傍にてボンディング作
業を行うこととなるが、ＩＣチップ８表面の電極と高周
波伝送線路またはＤＣバイアス線路を長さの短いワイヤ
またはリボン１３を用いて接続しても、従来のようにパ
ッケージ本体１側にキャビティウォールがないため、ウ
ェッジブレード１０がキャビティウォールに干渉するこ
とがない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】図４は上述のようにして、パッケージ本体
１に固定された２つのＩＣチップ８の電極と高周波伝送
線路４，４１またはＤＣバイアス線路１２とをワイヤま
たはリボン１３で接続した後、上記ＩＣチップ８を図２
で示した構造のキャップで覆う前のパッケージ本体１と
キャップ２０との位置関係を示す図であり、パッケージ
本体１側の高周波伝送線路４，ＤＣバイアス線路１２と
当接するキャビティウォール２２の下端部周辺、及びチ
ップ間の信号伝送線路４１と当接する隔壁部材２３の下
端部に相当する領域には誘電体部分２４が位置し、該誘
電体部分２４を除く他の部分はパッケージ本体１表面に
形成された接地導体パターン５と当接するようになって
いる。なお５ａは上記キャップ２０の隔壁部材２３下端
部と当接する接地導体パターンを示す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】実施例２．次に本発明の第２の実施例によ
る高周波帯ＩＣ用パッケージについて説明する。この実
施例では、隣接するＩＣチップ間を仕切る隔壁部材を２
重にし、これら隔壁部材間において、２つのＩＣチップ
間を接続する高周波伝送線路を屈曲させるようにしたも
のである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】図６は本実施例のパッケージ本体の平面図
を示し、図において、４２は２つのＩＣチップ実装部間
を接続するための高周波伝送線路であり、２つの接地導
体パターン５ｂ，５ｃに挟まれた領域のパッケージ１表
面においてその両先端部分がＬ字型に曲げられている。
また図７に示すように、キャップ２０ａは２つの隔壁部
材２３ａ，２３ｂによって２つのチップ収納室２５ａ，
２５ｂに区分されるとともに、２つの隔壁部材２３ａ，
２３ｂ間によって挟まれた空間２５ｃが形成されてい
る。さらにキャビティウォール２２及び隔壁部材２３
ａ，２３ｂの所定部分には誘電体部分２４が形成されて
いる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】図８はパッケージ本体１に固定された２つ
のＩＣチップ８の電極と高周波伝送線路４，４２または
ＤＣバイアス線路１２とをワイヤまたはリボン１３で接
続した後、上記２つのＩＣチップ８を図７で示した構造
のキャップで覆う前のパッケージ本体１とキャップ２０
ａとの位置関係を示す図であり、パッケージ本体１側の
高周波伝送線路４，ＤＣバイアス線路１２と当接するキ
ャビティウォール２２の下端部周辺、及び信号伝送線路
４２と当接する隔壁部材２３ａ，２３ｂの下端部に相当
する領域には誘電体部分２４が位置し、該誘電体部分２
４を除く他の部分はパッケージ本体１表面に形成された
接地導体パターン５，５ａ，５ｂと当接するようになっ
ている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】実施例３．次に本発明の第３の実施例によ
る高周波体ＩＣ用パッケージについて説明する。図９
(a) ，(b) ，(c) に示すように、この実施例では、パッ
ケージ本体１表面の大部分にわたって接地導体パターン
５１が形成され、この接地導体パターン５１はチップ実
装部２と同様にスルーホール３を介してパッケージ本体
１裏面側の接地面１１と接続されている。また信号入出
力用及びチップ間の高周波伝送線路は、パッケージ本体
１表面においてそれぞれ４ａ，４ｂ、及び４３ａ，４３
ｂの２つに分割され、これら分割された伝送線路４ａ，
４ｂ及び４３ａ，４３ｂはパッケージ本体１に埋設され
た伝送線路４ｃ及びスルーホール３によって電気的に接
続される構造となっている。また、ＤＣバイアス線路も
高周波伝送線路と同様に、パッケージ本体１表面におい
てそれぞれ１２ａ，１２ｂに分割され、パッケージ本体
１に埋設されたバイアス線路１２ｃ及びスルーホール３
によって電気的に接続されている。また５１ａは埋設さ
れた伝送線路４ｃをコプレーナ線路にするために、該線
路４ｃの両側に形成された接地導体パターンである。以
上のような構造を得るためには、例えば、図７(b) のＣ
−Ｃ線に沿ってパッケージ本体１を２分割し、埋設され
る伝送線路４ｃ，接地導体パターン５１ａ及びバイアス
線路１２ｃを形成した後、再度張り合わせる方法が考え
られる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】図１０は上記実施例による高周波帯ＩＣ用
パッケージのキャップの裏面斜視図であり、図におい
て、２０ｂはキャップを示し、上記各実施例と同様に金
属、またはセラミック等の誘電体の表面に金属メッキを
施したものが用いられるが、隔壁部材２５及びキャビテ
ィーウォール２２の下端部には誘電体部分は見られな
い。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】図１１はパッケージ本体１に固定された２
つのＩＣチップ８の電極と高周波伝送線路４ａ，４３
ａ，４３ｂまたはＤＣバイアス線路１２ｂとをワイヤま
たはリボン１３で接続した後、上記２つのＩＣチップ８
を図１０で示した構造のキャップで覆う前のパッケージ
本体１とキャップ２０ｂとの位置関係を示す図であり、
パッケージ本体１表面の、キャップ２０ｂと当接する領
域には、高周波伝送線路及びＤＣバイアス線路は形成さ
れておらず、高周波伝送線路４ｃ及びＤＣバイアス線路
１２ｃによってパッケージ本体１内を迂回している。な
お図１１では説明を簡略化するために埋設されたＤＣバ
イアス線路１２ｃは省略され、また高周波伝送線路４ｃ
も部分的に省略されている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】以上のような構造のキャップ２０ｂを用い
てＩＣチップ８を封止することにより、コプレーナ型の
高周波伝送線路を構成する接地導体パターン５１からキ
ャップ２０ｂに接地電位が供給され、ＩＣチップ８は電
磁的にシールドされる。以上のような構成とすることに
より、上記第１の実施例の効果に加え、キャップ２０ｂ
の構成を簡略化することができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】実施例４．次に本発明の第４の実施例によ
る高周波帯ＩＣ用パッケージについて説明する。上記第
１及び第２の実施例では、キャップの隔壁部材２３（２
３ａ，２３ｂ）の、高周波伝送線路４１，（４２）と当
接する部分に誘電体部分２４を形成することで接地電位
と高周波信号とが短絡するのを防止するようにしたが、
この実施例では例えば図１の構成のパッケージ本体１に
搭載されたＩＣチップ８を封止する際には、図１２に示
すように、隔壁部材２３の高周波伝送線路４１と当接す
る部分にスリット２６を設けたキャップ２０ｃを用いる
ことで接地電位と高周波信号とが短絡するのを防止する
ようにしたものである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】図１３はパッケージ本体１に固定された２
つのＩＣチップ８の電極と、高周波伝送線路４，４１ま
たはＤＣバイアス線路１２とをワイヤまたはリボン１３
で接続した後、図１２で示した構造のキャップ２０ｃで
覆う前のパッケージ本体１とキャップ２０ｃとの位置関
係を示す図であり、また図１４は上記パッケージ本体１
に実装されたＩＣチップ８をキャップ２０ｃで封止した
際のパッケージ全体の構造を示す図であり、パッケージ
内の２つのＩＣチップ８はそれぞれキャップ２０ｃのチ
ップ収納室２５ａ，２５ｂによって覆われることとなる
が、隔壁部材２３にスリット２６が設けられているた
め、上記チップ収納室２５ａ，２５ｂ間は空間的に連通
している。このようにすることで上記第１の実施例と同
等の効果を得ることができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】上記パッケージ本体にＩＣチップを実装する際
の様子を説明するための図である。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】上記高周波帯ＩＣ用パッケージのキャップの裏
面斜視図である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】従来の高周波帯ＩＣ用パッケージのパッケー
ジ本体の平面図及び断面図である。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 誘電体からなるパッケージ本体と、該パ
    ッケージ本体の表面に形成された高周波伝送線路及び電
    源線路と、上記パッケージ本体表面に実装され、かつ上
    記各線路と電気的に接続された高周波帯ＩＣチップを気
    密封止するための蓋部材とを備えた高周波帯ＩＣ用パッ
    ケージにおいて、 上記蓋部材は、 上記ＩＣチップ上面を覆う平面部と、上記ＩＣチップの
    周囲を囲むように前記平面部と連続的に形成された側壁
    部とを有していることを特徴とする高周波帯ＩＣ用パッ
    ケージ。
  2. 【請求項２】 請求項１記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記蓋部材は導電性を有し、 上記パッケージ本体の上記蓋部材と当接する領域には接
    地された接地パターンが設けられていることを特徴とす
    る高周波帯ＩＣ用パッケージ。
  3. 【請求項３】 請求項２記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記蓋部材により上記ＩＣチップを気密封止した際に上
    記パッケージ本体側に形成された高周波伝送線路及び電
    源線路と当接する上記蓋部材の側壁部には、絶縁部材が
    設けられていることを特徴とする高周波帯ＩＣ用パッケ
    ージ。
  4. 【請求項４】 請求項１記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記パッケージ本体には複数の高周波帯ＩＣチップが実
    装され、 上記蓋部材には、上記各ＩＣチップを覆う空間を仕切る
    ための仕切り片が設けられていることを特徴とする高周
    波帯ＩＣ用パッケージ。
  5. 【請求項５】 請求項４記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記仕切り片を二重に設けて隣接するＩＣチップ間に仕
    切られた空間を形成したことを特徴とする高周波帯ＩＣ
    用パッケージ。
  6. 【請求項６】 請求項４記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記パッケージ本体表面には上記複数のＩＣチップ間を
    接続する伝送線路が形成されており、 上記仕切り片の上記ＩＣチップ間を接続する伝送線路と
    当接する領域には絶縁部材もしくは溝部が形成されてい
    ることを特徴とする高周波帯用ＩＣパッケージ。
  7. 【請求項７】 請求項５記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記各ＩＣチップは、上記仕切り板により形成された空
    間内のパッケージ本体表面に形成された屈曲した伝送線
    路によって接続されていることを特徴とする高周波帯Ｉ
    Ｃ用パッケージ。
  8. 【請求項８】 請求項２記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記接地パターンは上記ＩＣチップ，高周波伝送線路，
    電源線路を囲むようにして上記パッケージ本体表面全面
    に形成されたものであり、 上記蓋部材が当接する領域の高周波伝送線路及び電源線
    路は、パッケージ本体内に埋設されていることを特徴と
    する高周波帯ＩＣ用パッケージ。
  9. 【請求項９】 請求項２記載の高周波帯ＩＣ用パッケー
    ジにおいて、 上記接地パターンは上記高周波伝送線路の片側におい
    て、上記ＩＣチップ，電源線路を囲むようにして上記パ
    ッケージ本体表面に形成されたものであり、 上記蓋部材が当接する領域の高周波伝送線路及び電源線
    路は、パッケージ本体内に埋設されていることを特徴と
    する高周波帯ＩＣ用パッケージ。
JP4353082A 1992-12-11 1992-12-11 高周波帯ｉｃ用パッケージ Expired - Fee Related JP2823461B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4353082A JP2823461B2 (ja) 1992-12-11 1992-12-11 高周波帯ｉｃ用パッケージ
US08/075,321 US5418329A (en) 1992-12-11 1993-06-11 High frequency IC package
DE4324817A DE4324817C2 (de) 1992-12-11 1993-07-23 Hochfrequenz-IC-Baugruppe
FR9309368A FR2699330B1 (fr) 1992-12-11 1993-07-29 Boitier pour circuit integre a haute frequence.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4353082A JP2823461B2 (ja) 1992-12-11 1992-12-11 高周波帯ｉｃ用パッケージ

Publications (2)

Publication Number Publication Date
JPH06181266A true JPH06181266A (ja) 1994-06-28
JP2823461B2 JP2823461B2 (ja) 1998-11-11

Family

ID=18428442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4353082A Expired - Fee Related JP2823461B2 (ja) 1992-12-11 1992-12-11 高周波帯ｉｃ用パッケージ

Country Status (4)

Country Link
US (1) US5418329A (ja)
JP (1) JP2823461B2 (ja)
DE (1) DE4324817C2 (ja)
FR (1) FR2699330B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008111391A1 (ja) * 2007-03-14 2010-06-24 三菱電機株式会社 高周波パッケージ
JP2019216216A (ja) * 2018-06-14 2019-12-19 Ｎｅｃスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置
WO2020049732A1 (ja) * 2018-09-07 2020-03-12 三菱電機株式会社 気密パッケージ
JP2021132139A (ja) * 2020-02-20 2021-09-09 上銀科技股▲分▼有限公司 回路基板装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536906A (en) * 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits
JPH0870061A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 高周波集積回路、及びその製造方法
US5444187A (en) * 1994-10-26 1995-08-22 Baier & Baier, Inc. Method of surface mounting radio frequency components and the components
DE69613645T2 (de) * 1995-03-02 2002-05-08 Circuit Components Inc Kostengünstiges hochleistungsgehäuse für mikrowellenschaltungen im 90 ghz-bereich mit bga ein/ausgangsformat und keramischer substrattechnologie
GB2298957A (en) * 1995-03-16 1996-09-18 Oxley Dev Co Ltd Microstrip microwave package
IT1274573B (it) * 1995-05-25 1997-07-17 Sits Soc It Telecom Siemens Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
JP3638173B2 (ja) * 1996-03-27 2005-04-13 本田技研工業株式会社 マイクロ波回路用パッケージ
US5898128A (en) * 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
DE19709042A1 (de) * 1997-03-06 1998-09-10 Alsthom Cge Alcatel Gehäuse für mikrooptische und/oder mikroelektrische Bauelemente
JPH11135898A (ja) * 1997-10-31 1999-05-21 Asahi Optical Co Ltd プリント配線基板
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6178311B1 (en) 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
US6114635A (en) * 1998-07-14 2000-09-05 Tfr Technologies, Inc. Chip-scale electronic component package
US6441318B1 (en) * 2000-08-22 2002-08-27 Avaya Technologies Corp. Compensation adjustable printed circuit board
US6617686B2 (en) * 2002-02-08 2003-09-09 Robert B. Davies Semiconductor device and method of isolating circuit regions
US6977187B2 (en) * 2002-06-19 2005-12-20 Foster-Miller, Inc. Chip package sealing method
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
WO2008135908A1 (en) * 2007-05-04 2008-11-13 Nxp B.V. A tuner
FR2932355A1 (fr) * 2008-06-06 2009-12-11 Thales Sa Boitier hyperfrequence a isolation amelioree.
JP2010251375A (ja) * 2009-04-10 2010-11-04 Toshiba Corp 電子回路
TWI425881B (zh) * 2009-04-29 2014-02-01 Compal Electronics Inc 電子裝置
CN103124484B (zh) * 2011-11-21 2017-01-25 富泰华工业（深圳）有限公司 电子设备
CN107640738B (zh) * 2017-07-24 2019-05-28 中北大学 一种用于射频mems开关的封装方法
US11721639B2 (en) * 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416369U (ja) * 1977-07-07 1979-02-02
JPS55150255A (en) * 1979-05-14 1980-11-22 Hitachi Ltd Sealing structure of mic circuit
JPH03225854A (ja) * 1989-10-31 1991-10-04 Sgs Thomson Microelectron Inc 半導体デバイス及びその製造方法
JPH0415245U (ja) * 1990-05-29 1992-02-06

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721746A (en) * 1971-10-01 1973-03-20 Motorola Inc Shielding techniques for r.f. circuitry
US4370515A (en) * 1979-12-26 1983-01-25 Rockwell International Corporation Electromagnetic interference
US4953001A (en) * 1985-09-27 1990-08-28 Raytheon Company Semiconductor device package and packaging method
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
US4658334A (en) * 1986-03-19 1987-04-14 Rca Corporation RF signal shielding enclosure of electronic systems
US4868639A (en) * 1986-08-11 1989-09-19 Fujitsu Limited Semiconductor device having waveguide-coaxial line transformation structure
JPS63115228A (ja) * 1986-10-31 1988-05-19 Mitsubishi Electric Corp 表示処理方式
JPS63142897A (ja) * 1986-12-05 1988-06-15 松下電子工業株式会社 モノリシツクマイクロ波集積回路
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JPH0724289B2 (ja) * 1987-02-16 1995-03-15 日本電気株式会社 高周波用混成集積回路
JPH01125959A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd 高周波用パッケージ
FR2629271B1 (fr) * 1988-03-25 1991-03-29 Thomson Hybrides Microondes Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
JPH03123047A (ja) * 1989-10-04 1991-05-24 Fujitsu Ltd マイクロ波集積回路
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
JPH07105608B2 (ja) * 1990-03-01 1995-11-13 三菱電機株式会社 マイクロ波集積回路収納ケース
WO1992016095A1 (en) * 1991-03-04 1992-09-17 Motorola, Inc. Shielding apparatus for non-conductive electronic circuit package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416369U (ja) * 1977-07-07 1979-02-02
JPS55150255A (en) * 1979-05-14 1980-11-22 Hitachi Ltd Sealing structure of mic circuit
JPH03225854A (ja) * 1989-10-31 1991-10-04 Sgs Thomson Microelectron Inc 半導体デバイス及びその製造方法
JPH0415245U (ja) * 1990-05-29 1992-02-06

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008111391A1 (ja) * 2007-03-14 2010-06-24 三菱電機株式会社 高周波パッケージ
US8130513B2 (en) 2007-03-14 2012-03-06 Mitsubishi Electric Corporation Radio-frequency package
JP4990353B2 (ja) * 2007-03-14 2012-08-01 三菱電機株式会社 高周波パッケージ
JP2019216216A (ja) * 2018-06-14 2019-12-19 Ｎｅｃスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置
WO2020049732A1 (ja) * 2018-09-07 2020-03-12 三菱電機株式会社 気密パッケージ
JP2021132139A (ja) * 2020-02-20 2021-09-09 上銀科技股▲分▼有限公司 回路基板装置

Also Published As

Publication number Publication date
DE4324817C2 (de) 1998-10-29
JP2823461B2 (ja) 1998-11-11
FR2699330B1 (fr) 1995-09-29
FR2699330A1 (fr) 1994-06-17
US5418329A (en) 1995-05-23
DE4324817A1 (de) 1994-06-16

Similar Documents

Publication Publication Date Title
JPH06181266A (ja) 高周波帯ｉｃ用パッケージ
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US5235208A (en) Package for microwave integrated circuit
US6204448B1 (en) High frequency microwave packaging having a dielectric gap
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US5214498A (en) MMIC package and connector
EP0697731B1 (en) Flat package for semiconductor IC
US6664709B2 (en) Surface acoustic wave device
JP2603310B2 (ja) 高周波集積回路用パッケージ
EP0444820A2 (en) MMIC package and connection
US5258646A (en) Package for microwave IC
JP2740294B2 (ja) 高周波半導体用容器
JPH11204690A (ja) 表面実装型パッケージ及び半導体装置
WO2022158416A1 (ja) 配線基板、電子部品収容用パッケージ、電子装置及び電子モジュール
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
JP2000323595A (ja) 半導体装置
JPH05199019A (ja) 高周波回路パッケージ
JPH05226496A (ja) 電子部品用パッケージ
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
JP3600729B2 (ja) 高周波回路用パッケージ
JPH1051181A (ja) 電子装置パッケ−ジ
JPH027201B2 (ja)
JPH0191443A (ja) マイクロ波集積回路用パッケージ
JP2001203290A (ja) マイクロ波パッケージ
JPH03200398A (ja) 回路基板装置のシールド構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees