JPH07105608B2 - マイクロ波集積回路収納ケース - Google Patents
マイクロ波集積回路収納ケースInfo
- Publication number
- JPH07105608B2 JPH07105608B2 JP2050711A JP5071190A JPH07105608B2 JP H07105608 B2 JPH07105608 B2 JP H07105608B2 JP 2050711 A JP2050711 A JP 2050711A JP 5071190 A JP5071190 A JP 5071190A JP H07105608 B2 JPH07105608 B2 JP H07105608B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- microwave integrated
- high frequency
- integrated circuit
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguides (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はマイクロ波集積回路の実装法及びその収納ケ
ースに関するものである。
ースに関するものである。
［従来の技術］ 第18図は従来の実装法による一実施例を示す実装正面図
で，（49）はマイクロ波集積回路，（50）はマイクロ波
集積回路（49）上の高周波信号入出力パッド，（51）は
マイクロ波集積回路（49）上の制御信号入出力パッド，
（52）はマイクロ波集積回路（49）を搭載するためのキ
ャリア，（53）はマイクロ波集積回路（49）間を接続す
るための接続線路基盤，（54）はマイクロ波集積回路
（49）を収納するためのケース，（55）はマイクロ波集
積回路（49）間のアイソレーションをとるための電磁シ
ールド用間仕切り，（56）は同軸コネクタ，（57）は同
軸コネクタ芯線，（58）は制御信号用貫通端子，（59）
は接続用リボン又はワイヤである。
で，（49）はマイクロ波集積回路，（50）はマイクロ波
集積回路（49）上の高周波信号入出力パッド，（51）は
マイクロ波集積回路（49）上の制御信号入出力パッド，
（52）はマイクロ波集積回路（49）を搭載するためのキ
ャリア，（53）はマイクロ波集積回路（49）間を接続す
るための接続線路基盤，（54）はマイクロ波集積回路
（49）を収納するためのケース，（55）はマイクロ波集
積回路（49）間のアイソレーションをとるための電磁シ
ールド用間仕切り，（56）は同軸コネクタ，（57）は同
軸コネクタ芯線，（58）は制御信号用貫通端子，（59）
は接続用リボン又はワイヤである。
次に動作について説明する。第18図において，同軸コネ
クタ（56a）から入力した高周波信号は同軸コネクタ芯
線（57a），接続リボン（59a），高周波信号入出力パッ
ド（50a）を介してマイクロ波集積回路（49a）に入力し
制御信号用貫通端子（58a），（58b）からの外部信号に
より所定のレベル設定をされ，高周波信号入出力パッド
（50b）に出力後更に接続リボン（59d），接続線路基板
（53a），接続リボン（59e），高周波信号入出力パッド
（50c）を介してマイクロ波集積回路（49b）に入力し以
後同様に所定のレベル設定を受け同軸コネクタ（56b）
を介して外部に出力される。又，導波管モードによるマ
イクロ波集積回路（49）間の空間的結合は収納ケース
（54）に設けられた電磁シールド用間仕切り（55）によ
り阻止され，各マイクロ波集積回路（49）は安定に動作
することができる。
クタ（56a）から入力した高周波信号は同軸コネクタ芯
線（57a），接続リボン（59a），高周波信号入出力パッ
ド（50a）を介してマイクロ波集積回路（49a）に入力し
制御信号用貫通端子（58a），（58b）からの外部信号に
より所定のレベル設定をされ，高周波信号入出力パッド
（50b）に出力後更に接続リボン（59d），接続線路基板
（53a），接続リボン（59e），高周波信号入出力パッド
（50c）を介してマイクロ波集積回路（49b）に入力し以
後同様に所定のレベル設定を受け同軸コネクタ（56b）
を介して外部に出力される。又，導波管モードによるマ
イクロ波集積回路（49）間の空間的結合は収納ケース
（54）に設けられた電磁シールド用間仕切り（55）によ
り阻止され，各マイクロ波集積回路（49）は安定に動作
することができる。
［発明が解決しようとする課題］ 以上のような動作をするマイクロ波集積回路は従来以上
のように実装されていたため，同軸コネクタ（56），制
御信号用貫通端子（58）及び電磁シールド用間仕切り
（55）に隔てられたマイクロ波集積回路（49）間を接続
するための接続線路基板（53）を収納ケース（54）に取
り付ける必要があり，部品点数と組立工数が増えるとい
う課題があった。又，収納ケース（54）全体を気密封止
するためには同軸コネクタ（56）貫通端子（58）も気密
型にする必要がありコスト高，大型化になるという課題
があった。
のように実装されていたため，同軸コネクタ（56），制
御信号用貫通端子（58）及び電磁シールド用間仕切り
（55）に隔てられたマイクロ波集積回路（49）間を接続
するための接続線路基板（53）を収納ケース（54）に取
り付ける必要があり，部品点数と組立工数が増えるとい
う課題があった。又，収納ケース（54）全体を気密封止
するためには同軸コネクタ（56）貫通端子（58）も気密
型にする必要がありコスト高，大型化になるという課題
があった。
この発明は上記のような課題を解決するためになされた
もので小型で生産性のあるマイクロ波集積回路収納ケー
スを提供することを目的とする。
もので小型で生産性のあるマイクロ波集積回路収納ケー
スを提供することを目的とする。
［課題を解決するための手段］ （１）この発明によるマイクロ波集積回路収納ケース
は，金属導体の上に高周波信号用マイクロストリップ線
路と制御信号用ストリップ線路と複数のマイクロ波集積
回路を搭載するための角穴とを有する第１の誘電体基板
と電磁シールド用間仕切りをもった第２の誘電体基板を
積層して一体形成したものである。
は，金属導体の上に高周波信号用マイクロストリップ線
路と制御信号用ストリップ線路と複数のマイクロ波集積
回路を搭載するための角穴とを有する第１の誘電体基板
と電磁シールド用間仕切りをもった第２の誘電体基板を
積層して一体形成したものである。
（２）この発明によるマイクロ波集積回路収納ケース
は，誘電体基板内部の導体金属充填スルーホールあるい
は誘電体基板側面の導体金属充填スルーホールにより電
磁シールドをとったものである。
は，誘電体基板内部の導体金属充填スルーホールあるい
は誘電体基板側面の導体金属充填スルーホールにより電
磁シールドをとったものである。
（３）この発明によるマイクロ波集積回路収納ケース
は，第１の誘電体基板上の高周波用ストリップ線路の第
２の誘電体基板を通過する部分を第１及び第２の誘電体
基板にグランド用導体金属充填スルーホールを設けるこ
とによりトリプレート線路としたものである。
は，第１の誘電体基板上の高周波用ストリップ線路の第
２の誘電体基板を通過する部分を第１及び第２の誘電体
基板にグランド用導体金属充填スルーホールを設けるこ
とによりトリプレート線路としたものである。
（４）この発明によるマイクロ波集積回路収納ケース
は，第１の誘電体基板上に主線路と間隙で隔てられたモ
ニタ用ストリップ線路あるいは主線路と抵抗で結合され
たモニタ用ストリップ線路を設けることによって，複数
のマイクロ波集積回路の特定のブロックの性能をモニタ
できるようにしたものである。
は，第１の誘電体基板上に主線路と間隙で隔てられたモ
ニタ用ストリップ線路あるいは主線路と抵抗で結合され
たモニタ用ストリップ線路を設けることによって，複数
のマイクロ波集積回路の特定のブロックの性能をモニタ
できるようにしたものである。
（５）この発明によるマイクロ波集積回路収納ケース
は，収納ケース本体を複数の誘電体基板で構成し誘電体
基板内及び誘電体基板間配線により実装密度を高めると
共に，階層実装等多様な実装形態を可能としたものであ
る。
は，収納ケース本体を複数の誘電体基板で構成し誘電体
基板内及び誘電体基板間配線により実装密度を高めると
共に，階層実装等多様な実装形態を可能としたものであ
る。
［作用］ この発明によるマイクロ波集積回路収納ケースは，収納
ケース本体を複数の誘電体基板で構成し高周波信号入出
力端子，制御信号入出力端子及び電磁シールド間仕切り
等を一体形成することにより部品点数と組立工数が削減
でき更に全体気密が容易であるため生産性が向上すると
いう作用がある。又，複数の誘電体基板内及び誘電体基
板間配線により実装密度を高めると共に，階層実装等多
様な実装形態が可能になるという作用がある。
ケース本体を複数の誘電体基板で構成し高周波信号入出
力端子，制御信号入出力端子及び電磁シールド間仕切り
等を一体形成することにより部品点数と組立工数が削減
でき更に全体気密が容易であるため生産性が向上すると
いう作用がある。又，複数の誘電体基板内及び誘電体基
板間配線により実装密度を高めると共に，階層実装等多
様な実装形態が可能になるという作用がある。
［発明の実施例］ 第１図はこの発明によるマイクロ波集積回路収納ケース
への実装正面図，第２図は第１図のＡ−Ａ断面図，第３
図は第１図のＢ−Ｂ断面図，第４図は第１図のＣ部詳細
図，第５図は第４図のＤ−Ｄ断面図，第６図は第２図に
おいて導体金属充填側面スルーホールを用いて電磁シー
ルドを行った他の実施例を示す図，第７図は第４図にお
いて導体金属充填スルーホールを用いて高周波信号用ス
トリップ線路をトリプレート線路に変換した他の実施例
を示す図，第８図は第７図の断面Ｅ−Ｅ図第９図はマイ
クロ波集積回路の特性モニタの実施例を示す図，第10図
はマイクロ波集積回路の特性モニタの他の実施例を示す
図，第11図はマイクロ波集積回路下部での制御信号用配
線の実施例を示す図，第12図は第11図における高周波信
号用ストリップ線路の収納ケース端面でのグランド接続
の実施例を示す図，第13図は他の集積回路を階層実装し
た実施例を示す図，第14図は第13図の他の集積回路搭載
用誘電体基板下面にグランドパターンを設けて電磁シー
ルドを行った実施例を示す図，第15図は制御信号入出力
端子を垂直方向に取り出した実施例を示す図，第16図は
制御信号用入出力端子を垂直方向に取り出した他の実施
例を示す図第17図は高周波信号用入出力端子を垂直方向
に取り出した実施例を示す図である。
への実装正面図，第２図は第１図のＡ−Ａ断面図，第３
図は第１図のＢ−Ｂ断面図，第４図は第１図のＣ部詳細
図，第５図は第４図のＤ−Ｄ断面図，第６図は第２図に
おいて導体金属充填側面スルーホールを用いて電磁シー
ルドを行った他の実施例を示す図，第７図は第４図にお
いて導体金属充填スルーホールを用いて高周波信号用ス
トリップ線路をトリプレート線路に変換した他の実施例
を示す図，第８図は第７図の断面Ｅ−Ｅ図第９図はマイ
クロ波集積回路の特性モニタの実施例を示す図，第10図
はマイクロ波集積回路の特性モニタの他の実施例を示す
図，第11図はマイクロ波集積回路下部での制御信号用配
線の実施例を示す図，第12図は第11図における高周波信
号用ストリップ線路の収納ケース端面でのグランド接続
の実施例を示す図，第13図は他の集積回路を階層実装し
た実施例を示す図，第14図は第13図の他の集積回路搭載
用誘電体基板下面にグランドパターンを設けて電磁シー
ルドを行った実施例を示す図，第15図は制御信号入出力
端子を垂直方向に取り出した実施例を示す図，第16図は
制御信号用入出力端子を垂直方向に取り出した他の実施
例を示す図第17図は高周波信号用入出力端子を垂直方向
に取り出した実施例を示す図である。
図において，（１）はマイクロ波集積回路，（２）はマ
イクロ波集積回路（１）上の高周波信号入出力パッド，
（３）はマイクロ波集積回路（１）上の制御信号入出力
パッド，（４）は金属導体，（５）は内側に複数のマイ
クロ波集積回路（１）を特定のブロック毎に収納するた
めの角穴を有する第１の誘電体基板，（６）は内側に複
数のマイクロ波集積回路（１）を収納する角穴を有する
第２の誘電体基板，（７）は気密封止及び電磁シールド
用導体金属，（８）は第１の誘電体基板（５）上の高周
波信号用ストリップ線路パターン（９）は第１の誘電体
基板（５）上の制御信号用ストリップ線路パターン，
（10）は第２の誘電体基板（６）と導体金属（７）とで
構成された電磁シールド用間仕切り，（11）は接続リボ
ン又はワイヤ，（12）は第１の誘電体基板（５）内に少
なくとも使用周波数帯域で1/4波長以下の間隔で設けら
れた電磁シールド用導体金属充填スルーホール，（13）
は第２の誘電体基板（６）内に少なくとも使用周波数帯
域で1/4波長以下の間隔で設けられた電磁シールド用導
体金属充填スルーホール，（14）は第１の誘電体基板
（５）内のグランド用導体金属充填側面スルーホール，
（15）は第２の誘電体基板（６）のグランド用導体金属
充填側面スルーホール，（16）はグランド用導体金属充
填側面スルーホール（14），（15）を接続するための導
体金属，（17）は第１の誘電体基板（５）の電磁シール
ド用導体金属充填側面スルーホール，（18）は第２の誘
電体基板（６）の電磁シールド用導体金属充填側面スル
ーホール，（19）は第１の誘電体基板（５）のグランド
用導体金属充填スルーホール，（20）は高周波信号結合
用抵抗，（21）は第３の誘電体基板，（22）は第４の誘
電体基板，（23）は第３の誘電体基板（21）上の制御信
号用配線パターン，（24）は高周波信号用グランドパタ
ーン，（25）は第３の誘電体基板（21）の電磁シールド
用導体金属充填スルーホール，（26）は第４の誘電体基
板（22）の電磁シールド用導体金属充填スルーホール，
（27）は第３の誘電体基板（21）の配線パターン接続用
導体金属充填スルーホール，（28）は第４の誘電体基板
（22）の配線パターン接続用導体金属充填スルーホー
ル，（29）は第３の誘電体基板（21）のグランド用導体
金属充填側面スルーホール，（30）は第４の誘電体基板
（22）のグランド用導体金属充填側面スルーホール，
（31）は制御回路あるいは他の高周波集積回路を搭載し
た第５の誘電体基板，（32）は第６の誘電体基板，（3
3）は第７の誘電体基板，（34）は第１の誘電体基板
（５）上の制御信号用または高周波信号用ストリップ線
路パターン，（35）は第６の誘電体基板（32）の電磁シ
ールド用導体金属充填スルーホール，（36）は第７の誘
電体基板（33）の電磁シールド用導体金属充填スルーホ
ール，（37）は第６の誘電体基板（32）の制御信号ある
いは高周波信号線路パターン接続用導体金属充填スルー
ホール（38）は第７の誘電体基板（33）の制御信号また
は高周波信号線路パターン接続用導体金属充填スルーホ
ール，（39）は第７の誘電体基板（33）上の制御信号ま
たは高周波信号用ストリップ線路パターン（40）は電磁
シールドのための第７の誘電体基板（33）上面のグラン
ドパターン，（41）は電磁シールドのための第５の誘電
体基板（31）下面のグランドパターン，（42）は制御信
号入出力用ピン，（43）は第１の誘電体基板（５）の制
御信号入出力ピン接続用導体金属充填スルーホール，
（44）は同軸コネクタ，（45）は同軸コネクタ芯線，
（46）は同軸コネクタ外導体，（47）は同軸コネクタ芯
線保持誘電体，（48）は接続用リボン又はワイヤであ
る。
イクロ波集積回路（１）上の高周波信号入出力パッド，
（３）はマイクロ波集積回路（１）上の制御信号入出力
パッド，（４）は金属導体，（５）は内側に複数のマイ
クロ波集積回路（１）を特定のブロック毎に収納するた
めの角穴を有する第１の誘電体基板，（６）は内側に複
数のマイクロ波集積回路（１）を収納する角穴を有する
第２の誘電体基板，（７）は気密封止及び電磁シールド
用導体金属，（８）は第１の誘電体基板（５）上の高周
波信号用ストリップ線路パターン（９）は第１の誘電体
基板（５）上の制御信号用ストリップ線路パターン，
（10）は第２の誘電体基板（６）と導体金属（７）とで
構成された電磁シールド用間仕切り，（11）は接続リボ
ン又はワイヤ，（12）は第１の誘電体基板（５）内に少
なくとも使用周波数帯域で1/4波長以下の間隔で設けら
れた電磁シールド用導体金属充填スルーホール，（13）
は第２の誘電体基板（６）内に少なくとも使用周波数帯
域で1/4波長以下の間隔で設けられた電磁シールド用導
体金属充填スルーホール，（14）は第１の誘電体基板
（５）内のグランド用導体金属充填側面スルーホール，
（15）は第２の誘電体基板（６）のグランド用導体金属
充填側面スルーホール，（16）はグランド用導体金属充
填側面スルーホール（14），（15）を接続するための導
体金属，（17）は第１の誘電体基板（５）の電磁シール
ド用導体金属充填側面スルーホール，（18）は第２の誘
電体基板（６）の電磁シールド用導体金属充填側面スル
ーホール，（19）は第１の誘電体基板（５）のグランド
用導体金属充填スルーホール，（20）は高周波信号結合
用抵抗，（21）は第３の誘電体基板，（22）は第４の誘
電体基板，（23）は第３の誘電体基板（21）上の制御信
号用配線パターン，（24）は高周波信号用グランドパタ
ーン，（25）は第３の誘電体基板（21）の電磁シールド
用導体金属充填スルーホール，（26）は第４の誘電体基
板（22）の電磁シールド用導体金属充填スルーホール，
（27）は第３の誘電体基板（21）の配線パターン接続用
導体金属充填スルーホール，（28）は第４の誘電体基板
（22）の配線パターン接続用導体金属充填スルーホー
ル，（29）は第３の誘電体基板（21）のグランド用導体
金属充填側面スルーホール，（30）は第４の誘電体基板
（22）のグランド用導体金属充填側面スルーホール，
（31）は制御回路あるいは他の高周波集積回路を搭載し
た第５の誘電体基板，（32）は第６の誘電体基板，（3
3）は第７の誘電体基板，（34）は第１の誘電体基板
（５）上の制御信号用または高周波信号用ストリップ線
路パターン，（35）は第６の誘電体基板（32）の電磁シ
ールド用導体金属充填スルーホール，（36）は第７の誘
電体基板（33）の電磁シールド用導体金属充填スルーホ
ール，（37）は第６の誘電体基板（32）の制御信号ある
いは高周波信号線路パターン接続用導体金属充填スルー
ホール（38）は第７の誘電体基板（33）の制御信号また
は高周波信号線路パターン接続用導体金属充填スルーホ
ール，（39）は第７の誘電体基板（33）上の制御信号ま
たは高周波信号用ストリップ線路パターン（40）は電磁
シールドのための第７の誘電体基板（33）上面のグラン
ドパターン，（41）は電磁シールドのための第５の誘電
体基板（31）下面のグランドパターン，（42）は制御信
号入出力用ピン，（43）は第１の誘電体基板（５）の制
御信号入出力ピン接続用導体金属充填スルーホール，
（44）は同軸コネクタ，（45）は同軸コネクタ芯線，
（46）は同軸コネクタ外導体，（47）は同軸コネクタ芯
線保持誘電体，（48）は接続用リボン又はワイヤであ
る。
次に動作について説明する。第１図において，高周波信
号用ストリップ線路パターン（8a）から入力した高周波
信号は接続リボン（11a），高周波信号入出力パッド（2
a）を介してマイクロ波集積回路（1a）に入力し，制御
信号用ストリップ線路パターン（9a），（9b）からの外
部信号により所定のレベル設定をされ，高周波信号入出
力パッド（2b）に出力後，更に接続リボン（11d），高
周波信号用ストリップ線路パターン（8b），高周波信号
入出力パッド（2c）を介してマイクロ波集積回路（1b）
に入力し，以後同様に所定のレベル設定を受け高周波信
号用ストリップ線路パターン（8e）を介して外部に出力
される。又，高周波信号の外部への漏洩と外部からの干
渉及び導波管モードによるマイクロ波集積回路（１）間
の空間的結合は，第２図と第３図に示すように第１の誘
電体基板（５）と第２の誘電体基板（６）の内部の電磁
シールド用導体金属充填スルーホール（12），（13）に
よって阻止され，各マイクロ波集積回路（１）は安定に
動作することができる。なお，第６図に示すように第１
の誘電体基板（５）および第２の誘電体基板（６）の内
側周囲に導体金属充填側面スルーホールを用いて電磁シ
ールドを行ってもよく，より高周波数までの電磁シール
ドが必要なときには側面スルーホールの方が全面シール
ドに近いシールドが可能となるため有効である。
号用ストリップ線路パターン（8a）から入力した高周波
信号は接続リボン（11a），高周波信号入出力パッド（2
a）を介してマイクロ波集積回路（1a）に入力し，制御
信号用ストリップ線路パターン（9a），（9b）からの外
部信号により所定のレベル設定をされ，高周波信号入出
力パッド（2b）に出力後，更に接続リボン（11d），高
周波信号用ストリップ線路パターン（8b），高周波信号
入出力パッド（2c）を介してマイクロ波集積回路（1b）
に入力し，以後同様に所定のレベル設定を受け高周波信
号用ストリップ線路パターン（8e）を介して外部に出力
される。又，高周波信号の外部への漏洩と外部からの干
渉及び導波管モードによるマイクロ波集積回路（１）間
の空間的結合は，第２図と第３図に示すように第１の誘
電体基板（５）と第２の誘電体基板（６）の内部の電磁
シールド用導体金属充填スルーホール（12），（13）に
よって阻止され，各マイクロ波集積回路（１）は安定に
動作することができる。なお，第６図に示すように第１
の誘電体基板（５）および第２の誘電体基板（６）の内
側周囲に導体金属充填側面スルーホールを用いて電磁シ
ールドを行ってもよく，より高周波数までの電磁シール
ドが必要なときには側面スルーホールの方が全面シール
ドに近いシールドが可能となるため有効である。
更に第１図において，第２の誘電体基板（６）の下を通
過する高周波信号用ストリップ線路パターン（8a），
（8e）は第４図と第５図に示すように，第１の誘電体基
板（５）と第２の誘電体基板（６）に設けたグランド用
導体金属充填側面スルーホール（14）（15）と接続用導
体金属（16）によりストリップ線路からトリプレート線
路に変換され，高周波信号は導体金属（７）の上面に接
合される封止用カバーの影響を受けずに第２の誘電体基
板（６）を通過することができる。なお，第４図及び第
５図では第１の誘電体基板（５）にグランド用導体金属
充填側面スルーホール（14）を用いた場合を示したが，
第７図と第８図に示すようにグランド用導体金属充填ス
ルーホール（19）を用いてもよく同様の効果を奏する。
過する高周波信号用ストリップ線路パターン（8a），
（8e）は第４図と第５図に示すように，第１の誘電体基
板（５）と第２の誘電体基板（６）に設けたグランド用
導体金属充填側面スルーホール（14）（15）と接続用導
体金属（16）によりストリップ線路からトリプレート線
路に変換され，高周波信号は導体金属（７）の上面に接
合される封止用カバーの影響を受けずに第２の誘電体基
板（６）を通過することができる。なお，第４図及び第
５図では第１の誘電体基板（５）にグランド用導体金属
充填側面スルーホール（14）を用いた場合を示したが，
第７図と第８図に示すようにグランド用導体金属充填ス
ルーホール（19）を用いてもよく同様の効果を奏する。
次に第９図を用いて，マイクロ波集積回路（１）の特定
のブロックの特性をモニタする実施例について説明す
る。
のブロックの特性をモニタする実施例について説明す
る。
高周波信号用ストリップパターン（８）はスリットＳに
より（8d）（8e）（8f），（8g）（8h）（8i）が分断さ
れており，第９図において，高周波信号用ストリップ線
路パターン（8f）から入力した高周波信号は接続リボン
（11s），高周波信号用ストリップ線路パターン（8
e），接続リボン（11t），高周波信号入出力パッド（2
i）を介してマイクロ波集積回路（1e）に入力し，制御
信号用ストリップ線路パターン（9i）（9j）からの外部
信号により所定のレベル設定をされ，高周波信号入出力
パッド（2j）に出力後，更に接続リボン（11w），高周
波信号用ストリップ線路パターン（8g），接続リボン
（11x），高周波信号用ストリップ線路パターン（8h）
を介して外部に出力されその特性をモニタすることがで
きる。特性モニタ終了後，接続リボン（11s）の接続を
高周波信号用ストリップ線路（8f）から高周波信号用ス
トリップ線路（8d）側に切り換え，更に接続リボン（11
w）の接続を高周波信号用ストリップ線路（8h）から高
周波信号用ストリップ線路（8i）側に切り換えることに
より正規の接続に戻すことができる。なお，第９図で
は，接続リボン（11）の接続線路切り換えによるマイク
ロ波集積回路（１）の特定のブロックの特性モニタの実
施例を示したが，第10図のように，高周波信号用ストリ
ップ線路（8j）と並列に抵抗（20）を接続し，高周波信
号用ストリップ線路（8j）を通路する高周波信号の抵抗
（20）への結合成分を高周波信号用ストリップ線路（8
k）を介してモニタすることにより，マイクロ波集積回
路（1f）の特性もモニタすることができる。いずれの場
合も実装状態でのマイクロ波集積回路の特定のブロック
の特性をモニタできるため，実装後の不具合箇所を特定
することができる。
より（8d）（8e）（8f），（8g）（8h）（8i）が分断さ
れており，第９図において，高周波信号用ストリップ線
路パターン（8f）から入力した高周波信号は接続リボン
（11s），高周波信号用ストリップ線路パターン（8
e），接続リボン（11t），高周波信号入出力パッド（2
i）を介してマイクロ波集積回路（1e）に入力し，制御
信号用ストリップ線路パターン（9i）（9j）からの外部
信号により所定のレベル設定をされ，高周波信号入出力
パッド（2j）に出力後，更に接続リボン（11w），高周
波信号用ストリップ線路パターン（8g），接続リボン
（11x），高周波信号用ストリップ線路パターン（8h）
を介して外部に出力されその特性をモニタすることがで
きる。特性モニタ終了後，接続リボン（11s）の接続を
高周波信号用ストリップ線路（8f）から高周波信号用ス
トリップ線路（8d）側に切り換え，更に接続リボン（11
w）の接続を高周波信号用ストリップ線路（8h）から高
周波信号用ストリップ線路（8i）側に切り換えることに
より正規の接続に戻すことができる。なお，第９図で
は，接続リボン（11）の接続線路切り換えによるマイク
ロ波集積回路（１）の特定のブロックの特性モニタの実
施例を示したが，第10図のように，高周波信号用ストリ
ップ線路（8j）と並列に抵抗（20）を接続し，高周波信
号用ストリップ線路（8j）を通路する高周波信号の抵抗
（20）への結合成分を高周波信号用ストリップ線路（8
k）を介してモニタすることにより，マイクロ波集積回
路（1f）の特性もモニタすることができる。いずれの場
合も実装状態でのマイクロ波集積回路の特定のブロック
の特性をモニタできるため，実装後の不具合箇所を特定
することができる。
次にこの発明によるマイクロ波集積回路収納ケースの応
用例について第11図〜第17図を用いて説明する。
用例について第11図〜第17図を用いて説明する。
第11図はマイクロ波集積回路（1g）の下部での制御信号
用配線の実施例を示す図で，金属導体（４）とマイクロ
波集積回路（1g）の間に第３の誘電体基板（21）と第４
の誘電体基板（22）を積層し，第４の誘電体基板（22）
上面にグランドパターン（24）を設けマイクロ波集積回
路（1g）のグランドとし，第３の誘電体基板（21）の上
面に制御信号用配線パターン（23）を設け，更に第４の
誘電体基板（22）と第１の誘電体基板（５）に配線パタ
ーン接続用導体金属充填スルーホール（27），（28）を
設け第３の誘電体基板（21）上の制御信号用配線パター
ン（23）と第１の誘電体基板（５）上の制御信号用スト
リップ線路パターン（9l），（9m）とを接続し，マイク
ロ波集積回路（1g）の下部での制御信号用配線を可能に
している又，第３の誘電体基板（21）と第４の誘電体基
板（22）の周囲には電磁シールド用導体金属充填スルー
ホール（25），（26）を設け第１の誘電体基板（５）の
電磁シールド用導体金属充填スルーホール（12）と接続
することにより収納ケース全体での電磁シールドが可能
である。第12図は第11図における高周波信号用ストリッ
プ線路（8k）の収納ケース端面でのグランド接続の実施
例を示す図で，第３の誘電体基板（21）と第４の誘電体
基板（22）の端面にグランド用導体金属充填側面スルー
ホール（29），（30）を設け金属導体（４）と第４の誘
電体基板（22）上のグランドパターン（24）を接続する
ことにより高周波信号の外部とのインターフェースが可
能である 第13図はマイクロ波集積回路（1h）上部での制御回路あ
るいは他の高周波集積回路の階層実装実施例を示す図
で，第１の誘電体基板（５）と第２の誘電体基板（６）
の誘電体基板（32）と第７図の誘電体基板（33）を積層
し，第６の誘電体基板（32）上に，制御回路あるいは他
の高周波集積回路を搭載した第５の誘電体基板（31）を
搭載したものである。第１の誘電体基板（５）上に制御
信号用又は高周波信号用ストリップ線路パターン（34）
を設け，第７の誘電体基板（33）上にも制御信号用又は
高周波信号用ストリップ線路パターン（39）を設け，第
６の誘電体基板（32）及び第７の誘電体基板（33）の接
続用導体金属充填スルーホール（37），（38）でこれら
パターンを接続することにより，上下の回路の信号配線
が可能である。又，第６の誘電体基板（32）及び第７の
誘電体基板（33）の周囲には電磁シールド用導体金属充
填スルーホール（35），（36）を設け第１の誘電体基板
（５）の電磁シールド用導体金属充填スルーホール（1
2）と第２の誘電体基板（６）の電磁シールド用導体金
属充填スルーホール（13）とを接続することにより収納
ケース全体での電磁シールドが可能である。更に，マイ
クロ波集積回路（１）と上部の制御回路あるいは他の高
周波集積回路間の電磁干渉が問題になる場合は，第13図
のものにおいてさらに第14図に示すように，第６の誘電
体基板（32）上に第６の誘電体基板（32）の電磁シール
ド用導体金属スルーホール（35）と第７図の誘電体基板
（33）の電磁シールド用導体金属充填スルーホール（3
6）とに接合するグランドパターン（40）を設け第５の
誘電体基板（31）の下面にグランドパターン（41）を設
け，これらグランドパターン同志を接続することにより
上下の回路の電磁干渉を回避することができる。
用配線の実施例を示す図で，金属導体（４）とマイクロ
波集積回路（1g）の間に第３の誘電体基板（21）と第４
の誘電体基板（22）を積層し，第４の誘電体基板（22）
上面にグランドパターン（24）を設けマイクロ波集積回
路（1g）のグランドとし，第３の誘電体基板（21）の上
面に制御信号用配線パターン（23）を設け，更に第４の
誘電体基板（22）と第１の誘電体基板（５）に配線パタ
ーン接続用導体金属充填スルーホール（27），（28）を
設け第３の誘電体基板（21）上の制御信号用配線パター
ン（23）と第１の誘電体基板（５）上の制御信号用スト
リップ線路パターン（9l），（9m）とを接続し，マイク
ロ波集積回路（1g）の下部での制御信号用配線を可能に
している又，第３の誘電体基板（21）と第４の誘電体基
板（22）の周囲には電磁シールド用導体金属充填スルー
ホール（25），（26）を設け第１の誘電体基板（５）の
電磁シールド用導体金属充填スルーホール（12）と接続
することにより収納ケース全体での電磁シールドが可能
である。第12図は第11図における高周波信号用ストリッ
プ線路（8k）の収納ケース端面でのグランド接続の実施
例を示す図で，第３の誘電体基板（21）と第４の誘電体
基板（22）の端面にグランド用導体金属充填側面スルー
ホール（29），（30）を設け金属導体（４）と第４の誘
電体基板（22）上のグランドパターン（24）を接続する
ことにより高周波信号の外部とのインターフェースが可
能である 第13図はマイクロ波集積回路（1h）上部での制御回路あ
るいは他の高周波集積回路の階層実装実施例を示す図
で，第１の誘電体基板（５）と第２の誘電体基板（６）
の誘電体基板（32）と第７図の誘電体基板（33）を積層
し，第６の誘電体基板（32）上に，制御回路あるいは他
の高周波集積回路を搭載した第５の誘電体基板（31）を
搭載したものである。第１の誘電体基板（５）上に制御
信号用又は高周波信号用ストリップ線路パターン（34）
を設け，第７の誘電体基板（33）上にも制御信号用又は
高周波信号用ストリップ線路パターン（39）を設け，第
６の誘電体基板（32）及び第７の誘電体基板（33）の接
続用導体金属充填スルーホール（37），（38）でこれら
パターンを接続することにより，上下の回路の信号配線
が可能である。又，第６の誘電体基板（32）及び第７の
誘電体基板（33）の周囲には電磁シールド用導体金属充
填スルーホール（35），（36）を設け第１の誘電体基板
（５）の電磁シールド用導体金属充填スルーホール（1
2）と第２の誘電体基板（６）の電磁シールド用導体金
属充填スルーホール（13）とを接続することにより収納
ケース全体での電磁シールドが可能である。更に，マイ
クロ波集積回路（１）と上部の制御回路あるいは他の高
周波集積回路間の電磁干渉が問題になる場合は，第13図
のものにおいてさらに第14図に示すように，第６の誘電
体基板（32）上に第６の誘電体基板（32）の電磁シール
ド用導体金属スルーホール（35）と第７図の誘電体基板
（33）の電磁シールド用導体金属充填スルーホール（3
6）とに接合するグランドパターン（40）を設け第５の
誘電体基板（31）の下面にグランドパターン（41）を設
け，これらグランドパターン同志を接続することにより
上下の回路の電磁干渉を回避することができる。
第15図は制御信号入出力端子を垂直方向に取り出した実
施例を示す図で，第１の誘電体基板（５）に制御信号用
ストリップ線路パターン（９）と接続する導体金属充填
スルーホール（43）を設け，更に金属導体（４）にあけ
られた穴を介して制御信号入出力用ピン（42）と上記導
体金属充填スルーホール（43）を接続することによって
制御信号入出力端子を垂直方向に取り出すことができ
る。なお，第16図に示すように，第１の誘電体基板
（５）の制御信号用ストリップ線路パターン（９）を収
納ケース端面まで延長し，第１の誘電体基板（５）の側
面で，制御信号入出力用ピンと接合してもよく同様の効
果を奏する。
施例を示す図で，第１の誘電体基板（５）に制御信号用
ストリップ線路パターン（９）と接続する導体金属充填
スルーホール（43）を設け，更に金属導体（４）にあけ
られた穴を介して制御信号入出力用ピン（42）と上記導
体金属充填スルーホール（43）を接続することによって
制御信号入出力端子を垂直方向に取り出すことができ
る。なお，第16図に示すように，第１の誘電体基板
（５）の制御信号用ストリップ線路パターン（９）を収
納ケース端面まで延長し，第１の誘電体基板（５）の側
面で，制御信号入出力用ピンと接合してもよく同様の効
果を奏する。
第17図は高周波信号入出力端子を垂直方向に取り出した
実施例を示すで，金属導体（４）に上下面貫通穴を設
け，この貫通穴に高周波信号入出力用同軸コネクタ（4
4）を取り付け，高周波信号入出力用同軸コネクタ（4
4）の芯線（45）とマイクロ波集積回路（1k）上の高周
波信号入出力パッド（2l）を接続用リボン（48）で接続
することにより高周波信号入出力端子を垂直方向に取り
出すことができる。
実施例を示すで，金属導体（４）に上下面貫通穴を設
け，この貫通穴に高周波信号入出力用同軸コネクタ（4
4）を取り付け，高周波信号入出力用同軸コネクタ（4
4）の芯線（45）とマイクロ波集積回路（1k）上の高周
波信号入出力パッド（2l）を接続用リボン（48）で接続
することにより高周波信号入出力端子を垂直方向に取り
出すことができる。
［発明の効果］ この発明のよるマイクロ波集積回路収納ケースによれば
収納ケース本体を複数の誘電体基板で構成しかつ必要な
機能を一体形成したため部品点数と組立工数が削減で
き，しかも全体気密が容易であるため生産性が向上する
効果がある。又，複数の誘電体基板内及び誘電体基板間
配線が可能であるため実装密度を高めることができると
共に，階層実装等多様な実装形態が可能になるという効
果がある。
収納ケース本体を複数の誘電体基板で構成しかつ必要な
機能を一体形成したため部品点数と組立工数が削減で
き，しかも全体気密が容易であるため生産性が向上する
効果がある。又，複数の誘電体基板内及び誘電体基板間
配線が可能であるため実装密度を高めることができると
共に，階層実装等多様な実装形態が可能になるという効
果がある。
第１図はこの発明によるマイクロ波集積回路収納ケース
への実装正面図，第２図は第１図のＡ−Ａ断面図，第３
図は第１図のＢ−Ｂ断面図，第４図は第１図のＣ部詳細
図，第５図は第４図のＤ−Ｄ断面図，第６図は導体金属
充填側面スルーホールによる電磁シールドの他の実施例
を示す図，第７図はマイクロストリップ線路からトリプ
レート線路への変換の他の実施例を示す図，第８図は第
７図のＥ−Ｅ断面図，第９図はマイクロ波集積回路の特
性モニタの実施例を示す図，第10図はマイクロ波集積回
路の特性モニタの他の実施例を示す図，第11図はマイク
ロ波集積回路下部での配線の実施例を示す図，第12図は
第11図における高周波信号用ストリップ線路の収納ケー
ス端面でのグランド接続の実施例を示す図，第13図は他
の集積回路を階層実装した実施例を示す図，第14図は第
13図の他の集積回路搭載用誘電体基板下面にグランドパ
ターンを設けて電磁シールドを行った実施例を示す図，
第15図は制御信号入出力端子を垂直方向に取り出した実
施例を示す図，第16図は制御信号入出力端子を垂直方向
に取り出した他の実施例を示す図，第17図は高周波信号
用入出力端子を垂直方向に取り出した実施例を示す図，
第18図は従来の実装法による一実施例を示す実装正面図
である。 図において，（１）はマイクロ波集積回路，（２）はマ
イクロ波集積回路（１）上の高周波信号入出力パッド，
（３）はマイクロ波集積回路（１）上の制御信号入出力
パッド，（４）は金属導体，（５）は第１の誘電体基
板，（６）は第２の誘電体基板，（７）は気密封止及び
電磁シールド用導体金属，（８）は高周波信号用ストリ
ップ線路パターン，（９）は制御信号用ストリップ線路
パターン，（10）は電磁シールド用間仕切り，（11）は
接続リボン又はワイヤ，（12）（13）は電磁シールド用
導体金属充填スルーホール，（14）（15）はグランド用
導体金属充填側面スルーホール，（16）は導体金属，
（17）（18）は電磁シールド用導体金属充填側面スルー
ホール，（19）はグランド用導体金属充填スルーホー
ル，（20）は高周波信号結合用抵抗，（21）は第３の誘
電体基板，（22）は第４の誘電体基板，（23）は制御信
号用配線パターン，（24）は高周波信号用グランドパタ
ーン，（25）（26）は電磁シールド用導体金属充填スル
ーホール，（27）（28）は配線パターン接続用導体金属
充填スルーホール，（29）（30）はグランド用導体金属
充填側面スルーホール（31）は第５の誘電体基板，（3
2）は第６の誘電体基板，（33）（39）は第７の誘電体
基板，（34）は制御信号または高周波信号用ストリップ
線路パターン（35）（36）は電磁シールド用導体金属充
填スルーホール，（37）（38）は制御信号あるいは高周
波信号線路パターン接続用導体金属充填スルーホール，
（40）（41）はグランドパターン，（42）は制御信号入
出力ピン，（43）は制御信号入出力ピン接続用導体金属
充填スルーホール，（44）は同軸コネクタ，（45）は同
軸コネクタ芯線，（46）は同軸コネクタ外導体，（47）
は同軸コネクタ芯線保持誘電体，（48）は接続用リボン
またはワイヤ,Sはスリットである。 なお，図中，同一符号は同一，または相当部分を示す。
への実装正面図，第２図は第１図のＡ−Ａ断面図，第３
図は第１図のＢ−Ｂ断面図，第４図は第１図のＣ部詳細
図，第５図は第４図のＤ−Ｄ断面図，第６図は導体金属
充填側面スルーホールによる電磁シールドの他の実施例
を示す図，第７図はマイクロストリップ線路からトリプ
レート線路への変換の他の実施例を示す図，第８図は第
７図のＥ−Ｅ断面図，第９図はマイクロ波集積回路の特
性モニタの実施例を示す図，第10図はマイクロ波集積回
路の特性モニタの他の実施例を示す図，第11図はマイク
ロ波集積回路下部での配線の実施例を示す図，第12図は
第11図における高周波信号用ストリップ線路の収納ケー
ス端面でのグランド接続の実施例を示す図，第13図は他
の集積回路を階層実装した実施例を示す図，第14図は第
13図の他の集積回路搭載用誘電体基板下面にグランドパ
ターンを設けて電磁シールドを行った実施例を示す図，
第15図は制御信号入出力端子を垂直方向に取り出した実
施例を示す図，第16図は制御信号入出力端子を垂直方向
に取り出した他の実施例を示す図，第17図は高周波信号
用入出力端子を垂直方向に取り出した実施例を示す図，
第18図は従来の実装法による一実施例を示す実装正面図
である。 図において，（１）はマイクロ波集積回路，（２）はマ
イクロ波集積回路（１）上の高周波信号入出力パッド，
（３）はマイクロ波集積回路（１）上の制御信号入出力
パッド，（４）は金属導体，（５）は第１の誘電体基
板，（６）は第２の誘電体基板，（７）は気密封止及び
電磁シールド用導体金属，（８）は高周波信号用ストリ
ップ線路パターン，（９）は制御信号用ストリップ線路
パターン，（10）は電磁シールド用間仕切り，（11）は
接続リボン又はワイヤ，（12）（13）は電磁シールド用
導体金属充填スルーホール，（14）（15）はグランド用
導体金属充填側面スルーホール，（16）は導体金属，
（17）（18）は電磁シールド用導体金属充填側面スルー
ホール，（19）はグランド用導体金属充填スルーホー
ル，（20）は高周波信号結合用抵抗，（21）は第３の誘
電体基板，（22）は第４の誘電体基板，（23）は制御信
号用配線パターン，（24）は高周波信号用グランドパタ
ーン，（25）（26）は電磁シールド用導体金属充填スル
ーホール，（27）（28）は配線パターン接続用導体金属
充填スルーホール，（29）（30）はグランド用導体金属
充填側面スルーホール（31）は第５の誘電体基板，（3
2）は第６の誘電体基板，（33）（39）は第７の誘電体
基板，（34）は制御信号または高周波信号用ストリップ
線路パターン（35）（36）は電磁シールド用導体金属充
填スルーホール，（37）（38）は制御信号あるいは高周
波信号線路パターン接続用導体金属充填スルーホール，
（40）（41）はグランドパターン，（42）は制御信号入
出力ピン，（43）は制御信号入出力ピン接続用導体金属
充填スルーホール，（44）は同軸コネクタ，（45）は同
軸コネクタ芯線，（46）は同軸コネクタ外導体，（47）
は同軸コネクタ芯線保持誘電体，（48）は接続用リボン
またはワイヤ,Sはスリットである。 なお，図中，同一符号は同一，または相当部分を示す。
Claims (10)
- 【請求項１】一方面に複数のマイクロ波集積回路を搭載
する金属導体と，他方面が前記金属導体の一方面と接合
され，内側には上記複数のマイクロ波集積回路を特定の
ブロック毎に収納するための穴を有し，また一方面には
上記複数のマイクロ波集積回路の高周波信号入出力端子
及び制御信号入出力端子と接続するためのストリップ線
路パターンを有し，かつ電磁シールドをとるために内部
には上記金属導体と接続しかつ少なくとも使用周波数帯
域で1/4波長以下の間隔で導体金属が充填された電磁シ
ールド用スルーホールを有する第１の誘電体基板と，他
方面が前記第１の誘電体基板の一方面と接合され，内側
に上記複数のマイクロ波集積回路を収納するための穴を
有し，また一方面には気密封止及び電磁シールドのため
の導体金属を有し，さらに電磁シールドのために内部に
は前記導体金属と上記第１の誘電体基板の電磁シールド
用スルーホールを接続するための導体金属が充填された
電磁シールド用スルーホールを有しかつ導波管モードに
よる上記複数のマイクロ波集積回路間のアイソレーショ
ンをとるために上記複数のマイクロ波集積回路の特定の
ブロック毎に電磁シールドのための間仕切りを有する第
２の誘電体基板とからなることを特徴とするマイクロ波
集積回路収納ケース。 - 【請求項２】上記第１の誘電体基板の一方面に設けられ
た高周波信号用ストリップ線路パターンにおいて，前記
高周波信号用ストリップ線路パターンの両側近傍に上記
金属導体との導通をとるための導体金属が充填されたス
ルーホールを設け，上記第２の誘電体基板に上記第１の
誘電体基板のスルーホールと上記第２の誘電体基板の一
方面の導体金属との導通をとるための導体金属が充填さ
れたスルーホールを設け，上記第１の誘電体基板の一方
面に設けられた高周波信号用ストリップ線路パターンの
上記第２の誘電体基板を通過する部分をトリプレート線
路としたことを特徴とする特許請求の範囲第（１）項記
載のマイクロ波集積回路収納ケース。 - 【請求項３】上記第１の誘電体基板の一方面に設けられ
上記複数のマイクロ波集積回路間を接続する高周波信号
用ストリップ線路パターンにスリットを設け，前記高周
波信号用ストリップ線路パターンを分断し，上記第１の
誘電体基板の一方面の上記スリット近傍に高周波信号モ
ニタ用ストリップ線路パターンを設け，金リボンあるい
は金ワイヤ等で上記パターン間の接続を切り換えて高周
波信号の入出力経路を上記高周波信号用ストリップ線路
パターンから上記高周波信号モニタ用ストリップ線路パ
ターン側に切り換えることにより，上記複数のマイクロ
波集積回路の特定のブロック毎に高周波特性をモニタで
きるようにしたことを特徴とする特許請求の範囲第
（１）項記載のマイクロ波集積回路収納ケース。 - 【請求項４】上記第１の誘電体基板の一方面に設けられ
上記複数のマイクロ波集積回路間を接続する高周波信号
用マイクロストリップ線路と並列に抵抗の一端を接続し
上記抵抗の他の一端に高周波信号モニタ用ストリップ線
路を接続することにより，上記複数のマイクロ波集積回
路の中の特定のマイクロ波集積回路の高周波信号出力を
モニタできるようにしたことを特徴とする特許請求の範
囲第（１）項記載のマイクロ波集積回路収納ケース。 - 【請求項５】他方面が上記金属導体の一方面に接合され
一方面には配線パターンを有し，電磁シールドをとるた
めに内部には上記金属導体と接続しかつ少なくとも使用
周波数帯域で1/4波長以下の間隔で導体金属が充填され
た電磁シールド用スルーホールを有する第３の誘電体基
板と，他方面が前記第３の誘電体基板の一方面と接合さ
れ一方面には上記複数のマイクロ波集積回路を搭載する
ためのグランドパターンを有し，また内部には上記第３
の誘電体の配線パターンと接続するための導体金属が充
填されたパターン接続用スルーホールと電磁シールドを
とるために上記第３の誘電体基板の電磁シールド用スル
ーホールと接続するための導体金属が充填された電磁シ
ールド用スルーホールを有する第４の誘電体基板とを設
け，上記第１の誘電体基板の他方面を上記第４の誘電体
基板の一方面に接合しかつ上記第１の誘電体基板の内部
に，上記第１の誘電体基板の一方面にある制御信号用ス
トリップ線路パターンと上記第４の誘電体基板のパター
ン接続用スルーホールとを接続するために導体金属が充
填されたパターン接続用スルーホール設けることによっ
て，上記複数のマイクロ波集積回路搭載部の下に制御信
号配線が可能としたことを特徴とする特許請求の範囲第
（１）項記載のマイクロ波集積回路収納ケース。 - 【請求項６】上記第１の誘電体基板の一方面に形成され
外部高周波信号線路との接続に使われる高周波信号用ス
トリップ線路パターンと対をなす上記第４図の誘電体基
板の一方面に形成されたグランドパターン端面を上記導
体金属と接続するために，上記第３の誘電体基板及び上
記第４の誘電体基板の当該部に金属導体が充填された側
面スルーホーを設けたことを特徴とする特許請求の範囲
第（５）項記載のマイクロ波集積回路収納ケース。 - 【請求項７】他方面が上記第１の誘電体基板の一方面に
接合され，一方面には上記複数のマイクロ波集積回路の
制御回路あるいは上記複数のマイクロ波集積回路と接続
される他の高周波集積回路が搭載された第５の誘電体基
板の搭載部を有し，また内部には上記第１の誘電体基板
の一方面の制御信号用ストリップ線路パターンあるいは
高周波信号用ストリップ線路パターンに接続するための
導体金属が充填されたパターン接続用スルーホールを有
するとともに上記第１の誘電体基板内部の電磁シールド
用スルーホールに接続するための導体金属が充填された
電磁シールド用スルーホールを有する第６の誘電体基板
と，他方面が上記第６の誘電体基板の一方面に接合さ
れ，一方面には上記第５の誘電体基板に搭載された制御
回路あるいは他の高周波集積回路の入出力端子と接続さ
れるストリップ線路パターンを有し，また内部には上記
第６の誘電体基板のパターン接続用スルーホール接続す
るための導体金属が充填されたパターン接続用スルーホ
ールを有するとともに上記第６の誘電体基板の電磁シー
ルド用スルーホールに接続するための導体金属が充填さ
れた電磁シールド用スルーホールを有する第７の誘電体
基板を設け，上記複数のマイクロ波集積回路及び上記制
御回路あるいは上記高周波集積回路を階層実装できるよ
うにしたことを特徴とする特許請求の範囲第（１）項記
載のマイクロ波集積回路収納ケース。 - 【請求項８】上記第６の誘電体基板の一方面に上記第６
の誘電体基板内部の電磁シールド用スルーホールと接続
されたグランドパターンを設け，上記第５の誘電体基板
の他方面にグランドパターンを設け，上記第６の誘電体
基板の一方面のグランドパターンと上記第５の誘電体基
板の他方面のグランドパターンを接続することにより，
上記導体金属の一方面から上記第５の誘電体基板の他方
面間の空間を電磁シールドしたことを特徴とする特許請
求の範囲第（７）項記載のマイクロ波集積回路収納ケー
ス。 - 【請求項９】一端が上記第１の誘電体基板の一方面の制
御信号用ストリップ線路に接続され，かつ他端は上記金
属導体の他方面方向に突出する制御信号入出力用ピンを
設けることによって制御信号入出力端子を垂直方向に取
り出したことを特徴とする特許請求の範囲第（１）〜第
（８）項いずれか記載のマイクロ波集積回路収納ケー
ス。 - 【請求項１０】上記金属導体に上下面貫通穴を設け，前
記貫通穴に高周波信号入出力用同軸コネクタを取り付
け，前記高周波信号入出力用同軸コネクタの芯線と上記
複数のマイクロ波集積回路上面の高周波信号入出力端子
を金リボンあるいは金ワイヤ等で接続することによって
高周波信号入出力端子を垂直方向に取り出したことを特
徴とする特許請求の範囲第（１）〜第（８）項いずれか
記載のマイクロ波集積回路収納ケース。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2050711A JPH07105608B2 (ja) | 1990-03-01 | 1990-03-01 | マイクロ波集積回路収納ケース |
| US07/661,527 US5113161A (en) | 1990-03-01 | 1991-02-25 | Case for housing integrated microwave circuits |
| FR9102495A FR2659184B1 (fr) | 1990-03-01 | 1991-03-01 | Boitier destine a loger des circuits a micro-ondes. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2050711A JPH07105608B2 (ja) | 1990-03-01 | 1990-03-01 | マイクロ波集積回路収納ケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03253098A JPH03253098A (ja) | 1991-11-12 |
| JPH07105608B2 true JPH07105608B2 (ja) | 1995-11-13 |
Family
ID=12866477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2050711A Expired - Fee Related JPH07105608B2 (ja) | 1990-03-01 | 1990-03-01 | マイクロ波集積回路収納ケース |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5113161A (ja) |
| JP (1) | JPH07105608B2 (ja) |
| FR (1) | FR2659184B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04183001A (ja) * | 1990-11-16 | 1992-06-30 | Mitsubishi Electric Corp | マイクロ波ｉｃ用パッケージ |
| JP2772739B2 (ja) * | 1991-06-20 | 1998-07-09 | いわき電子株式会社 | リードレスパッケージの外部電極構造及びその製造方法 |
| JP2560001Y2 (ja) * | 1991-09-04 | 1998-01-21 | 三菱電機株式会社 | 送受信モジュール |
| DE4130925A1 (de) * | 1991-09-17 | 1993-03-18 | Telefunken Systemtechnik | Traeger fuer planare mikrowellenschaltungen |
| JP2823461B2 (ja) * | 1992-12-11 | 1998-11-11 | 三菱電機株式会社 | 高周波帯ｉｃ用パッケージ |
| JPH07221223A (ja) * | 1994-02-03 | 1995-08-18 | Mitsubishi Electric Corp | 半導体装置，及び混成集積回路装置 |
| US5650760A (en) * | 1995-11-13 | 1997-07-22 | Hughes Aircraft Company | Microwave enclosure |
| JP3638173B2 (ja) * | 1996-03-27 | 2005-04-13 | 本田技研工業株式会社 | マイクロ波回路用パッケージ |
| JPH09289404A (ja) | 1996-04-24 | 1997-11-04 | Honda Motor Co Ltd | リボンとボンディングワイヤとマイクロ波回路用パッケージ |
| GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
| EP1069639B1 (en) | 1999-06-29 | 2006-04-26 | Mitsubishi Denki Kabushiki Kaisha | Radio-frequency circuit module |
| GB2358957B (en) | 1999-10-27 | 2004-06-23 | Ibm | Ball grid array module |
| US6816225B2 (en) | 2001-06-26 | 2004-11-09 | International Business Machines Corporation | LCD cell construction by mechanical thinning of a color filter substrate |
| EP1298728A1 (en) * | 2001-09-27 | 2003-04-02 | Agilent Technologies, Inc. (a Delaware corporation) | IC package with an electromagnetic interference screening device |
| US7485813B1 (en) | 2008-03-16 | 2009-02-03 | International Business Machines Corporation | Stacked hole formed patterns for shielding through an aperture |
| RU2660799C1 (ru) * | 2017-04-28 | 2018-07-09 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ получения герметичного корпуса микроэлектронного устройства с контролируемой средой в его внутреннем объеме |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100516A (en) * | 1977-03-18 | 1978-07-11 | The Bendix Corporation | Microwave circuit having grounding structure |
| US4414425A (en) * | 1981-09-28 | 1983-11-08 | Rca Corporation | Broadband non-contacting RF shielding gasket |
| US4547755A (en) * | 1984-03-27 | 1985-10-15 | Watkins Johnson Company | Microwave circuit structure and method of mounting |
| JPS63129701A (ja) * | 1986-11-20 | 1988-06-02 | Toshiba Corp | マイクロ波回路装置 |
| JPS63318802A (ja) * | 1987-06-22 | 1988-12-27 | Sumitomo Electric Ind Ltd | 集積回路パツケ−ジ |
| MY106055A (en) * | 1988-01-27 | 1995-03-31 | Lrc Products | Polymeric casing with textured surface |
| US4951014A (en) * | 1989-05-26 | 1990-08-21 | Raytheon Company | High power microwave circuit packages |
-
1990
- 1990-03-01 JP JP2050711A patent/JPH07105608B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-25 US US07/661,527 patent/US5113161A/en not_active Expired - Lifetime
- 1991-03-01 FR FR9102495A patent/FR2659184B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2659184A1 (fr) | 1991-09-06 |
| US5113161A (en) | 1992-05-12 |
| JPH03253098A (ja) | 1991-11-12 |
| FR2659184B1 (fr) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105608B2 (ja) | マイクロ波集積回路収納ケース | |
| US4891616A (en) | Parallel planar signal transmission system | |
| EP2333828B1 (en) | High-frequency circuit package, and sensor module | |
| US4144509A (en) | Filter connector | |
| US5003273A (en) | Multilayer printed circuit board with pseudo-coaxial transmission lines | |
| US5418329A (en) | High frequency IC package | |
| US6417747B1 (en) | Low cost, large scale RF hybrid package for simple assembly onto mixed signal printed wiring boards | |
| JP3415362B2 (ja) | インピーダンス制御相互連結装置 | |
| US4611186A (en) | Noncontacting MIC ground plane coupling using a broadband virtual short circuit gap | |
| CN112436242A (zh) | 高集成微波组件 | |
| US5842877A (en) | Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device | |
| US5250844A (en) | Multiple power/ground planes for tab | |
| JP2878043B2 (ja) | マイクロ波パッケージ | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| CN114899630A (zh) | 基于htcc的ssmp过渡结构及组件 | |
| EP0486273B1 (en) | Package for microwave IC | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JPS58123201A (ja) | マイクロ波回路の遮蔽構造 | |
| CN112020215B (zh) | 一种低成本且兼容生产测试与研发调试接口的pcb焊盘 | |
| CN117374575B (zh) | 射频信号发射模块 | |
| CN117082730B (zh) | 一种可气密多层陶瓷结构 | |
| KR200302854Y1 (ko) | 스플리터 | |
| JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
| JPH05190609A (ja) | Ｔａｂ用テープキャリア | |
| JP2643858B2 (ja) | 複合マイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |