JPH11204690A - 表面実装型パッケージ及び半導体装置 - Google Patents

表面実装型パッケージ及び半導体装置

Info

Publication number
JPH11204690A
JPH11204690A JP10008430A JP843098A JPH11204690A JP H11204690 A JPH11204690 A JP H11204690A JP 10008430 A JP10008430 A JP 10008430A JP 843098 A JP843098 A JP 843098A JP H11204690 A JPH11204690 A JP H11204690A
Authority
JP
Japan
Prior art keywords
package
surface mount
signal line
dielectric
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10008430A
Other languages
English (en)
Inventor
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10008430A priority Critical patent/JPH11204690A/ja
Priority to DE19842800A priority patent/DE19842800A1/de
Publication of JPH11204690A publication Critical patent/JPH11204690A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 Ｋ帯以上の周波数帯においても使用可能な表
面実装型パッケージを提供する。 【解決手段】 表面実装部パッケージは、実質的に誘電
体で形成された誘電体ボディ４と、誘電体ボディ４の主
面及び側面の大部分を覆う連続した面状の接地導体部１
７と、主面及び側面の、接地導体部１７が覆っていない
部分に配置された複数のコプレーナライン状の信号線路
８とを有し、該構成により安定なインピーダンスが得ら
れ、Ｋ帯以上の周波数帯、例えば４０ＧＨｚの周波数帯
まで使用可能となっている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装型パッケ
ージに関するものであり、とくに数十ＭＨz以上の高周
波帯で動作する高周波帯ＩＣ用の表面実装型パッケージ
に関するものである。
【０００２】
【従来の技術】一般に、ＭＭＩＣ等のＩＣ（集積回路）
は、外部基板等への固定を容易にするためにパッケージ
化されることが多い。そして、かかるパッケージとして
は、例えばフィードスルー型メタルパッケージ、スルー
ホール型（バイアホール型）あるいは側面線路型（側面
メタライズ型）の表面実装型パッケージ等が従来より知
られている（例えば、特開平４−２５０３６号公報、特
開平２−１５６７０２号公報、特開平４−３８８５５号
公報参照）。
【０００３】図２５は、従来のフィードスルー型メタル
パッケージの一例を示す斜視図である。図２５におい
て、１は金属製の導電性ボディであり、２は金属製のメ
タルウォールであり、３はフィードスルー付きの入出力
信号線路である。かかる構造のフィードスルー型メタル
パッケージは、高周波帯において最も多用されてきたも
のであり、高周波性能に優れるといった利点がある。な
お、以下で参照する各図面においては、実質的に同一の
構造及び作用を備えた部材にはそれぞれ同一の番号が付
されている。
【０００４】これに対して、表面実装型パッケージは、
一般に低周波帯で広く用いられるものであり、基板等へ
の固定が極めて容易なパッケージ構造である。図２６
は、従来のスルーホール型の表面実装型パッケージの一
例を示す縦断面図である。また、図２７は、図２６に示
す従来の表面実装型パッケージの斜視図である。図２６
及び図２７において、４は誘電体ボディであり、５aは
パッケージ裏側表面の接地端子であり、５bはパッケー
ジ裏側表面の高周波端子であり、６はスルーホール(バ
イアホール)すなわち貫通導体であり、７はＩＣ実装部
であり、８はパッケージ表側表面の高周波端子である。
【０００５】図２８は、従来の側面線路型の表面実装型
パッケージの一例を示す縦断面図である。また、第２９
図は、図２８に示す従来の表面実装型パッケージの斜視
図である。なお、ＩＣ実装部７と接地端子５ａとは、誘
電体ボディ４を貫通するスルーホール６を介して電気的
に接続されている。
【０００６】次に、これらの従来のパッケージの使用方
法、すなわちＩＣを実装した上で該パッケージを外部基
板等に固定する方法について説明する。図３０は、図２
５に示す従来のフィードスルー型メタルパッケージを、
ＭＭＩＣを実装した上で外部基板に固定する手順を示す
斜視図である。また、図３１は、図３０に示す手順に従
って該パッケージを外部基板に固定した後における状態
を示す斜視図である。図３０及び図３１において、９は
パッケージのふた部材であり、１０は外部基板であり、
１１はＭＭＩＣであり、１２はボンディングワイヤであ
り、１６は外部基板１０の信号線路である。
【０００７】図３０及び図３１に示すように、かかる従
来のフィードスルー型メタルパッケージを用いる場合
は、まずＭＭＩＣ１１をパッケージ内部の所定の部位に
実装した上でふた部材９を取り付け、次にパッケージ全
体を外部基板１０の凹状のパッケージ実装部分に固定
し、この後パッケージ側の入出力信号線路３と外部基板
側の信号線路１６とをボンディングワイヤ１２（あるい
は、リボン、ＴＡＢテープ又はこれらに類する手段）で
接続している。
【０００８】図３２は、図２６及び図２７に示す従来の
スルーホール型の表面実装型パッケージを、ＭＭＩＣ１
１を実装した上で外部基板１０に固定した状態を示す縦
断面図である。また、図３３は、図２８及び図２９に示
す従来の側面線路型の表面実装型パッケージを、ＭＭＩ
Ｃ１１を実装した上で外部基板１０に固定した状態を示
す縦断面図である。図３２及び図３３から明らかなとお
り、スルーホール型であっても、また側面線路型であっ
ても、表面実装型パッケージは、まずＭＭＩＣ１１を実
装した上でふた部材９を取り付け、この後該パッケージ
をフラットな外部基板１０の上に固定するだけで、該パ
ッケージを極めて容易に外部基板１０に固定することが
できる。
【０００９】
【発明が解決しようとする課題】このように、かかるパ
ッケージとしては、従来よりフィードスルー型メタルパ
ッケージ及び表面実装型パッケージが広く用いられてい
る。しかしながら、従来のフィードスルー型メタルパッ
ケージでは、高周波性能が非常に良く、５０〜６０ＧＨ
zまで使用可能であり、また通過損失は１dＢ未満であ
り、ＶＳＷＲは１.５未満であるといった利点があるも
のの、外部基板をパッケージの形状に合わせて凹状に作
製しなければならず、またボンディングワイヤ等を用い
て端子間の接続を行うことが不可欠であるので、低コス
ト化が非常に困難であるといった問題がある。すなわ
ち、モジュールが高価であるといった問題がある。
【００１０】他方、従来の表面実装型パッケージでは、
外部基板が平板状の構造でよく、かつ該パッケージを圧
着あるいはハンダ付け等で外部基板に固定するだけの簡
単な工程で、信号接続を行うことができるため、大幅な
低コスト化が可能であるといった利点がある。しかしな
がら、表面実装型パッケージを用いた場合は、一般に高
周波性能はあまり良くはなく、通常は１８ＧＨz程度
（Ｋu帯）までしか使用することができない。なお、通
過損失は１.５dＢ未満であり、ＶＳＷＲは２未満であ
る。このため、従来の表面実装型パッケージは、近年、
衛星通信等で注目されつつあるＫ帯(１８〜２６.５ＧＨ
z)、あるいはＫa帯(２６.５ＧＨz〜４０ＧＨz)での使用
は困難であるといった問題がある。
【００１１】本発明は、上記従来の問題を解消するため
になされたものであって、Ｋ帯以上の周波数帯において
も使用可能な表面実装型パッケージを提供することを解
決すべき課題ないしは目的とする。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めになされた本発明の第１の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）誘
電体で形成されたボディと、（ｂ）ボディの主面（ＩＣ
が実装される方の広がり面）及び側面の大部分を覆う連
続した面状（ないしは、薄板状）の接地導体部と、
（ｃ）主面及び側面の、接地導体部が覆っていない部分
に配置された少なくとも１つのコプレーナライン状の信
号線路（高周波信号線路）とを有していることを特徴と
するものである。なお、ここでコプレーナライン状の信
号線路とは、等間隔の接地面に挟まれた平面信号線路を
意味する。
【００１３】なお、特開平５−２５１５８１号公報に
は、パッケージ基板の表側表面及び側面に接地用金属パ
ターンが配置され、かつ該接地用金属パターンが形成さ
れていない部分に信号伝送線路が配置された高周波パッ
ケージが開示されているが、この高周波パッケージで
は、パッケージ側面における接地用金属パターン幅と信
号伝送線路幅とがほぼ同等である。これに対して、本発
明の第１の態様にかかる表面実装型パッケージでは、接
地導体部が側面の大部分を覆っている。したがって、特
開平５−２５１５８１号公報に開示された発明と本発明
の第１の態様とは明らかに構成が異なる。また、特開平
７−１８３４１７号公報には、コプレーナ型線路あるい
はマイクロストリップ型線路を有する、表面実装可能な
マイクロ波パッケージが開示されているが、この開示に
かかる構造は、本発明の第１の態様の構造とは明らかに
異なり、Ｋ帯以上の周波数帯での安定なインピーダンス
を実現することはできないものである。
【００１４】本発明の第２の態様にかかる表面実装型パ
ッケージは、上記第１の態様にかかる表面実装型パッケ
ージにおいて、ボディを貫通して、接地導体部のボディ
表側表面を覆っている部分から、ボディ裏側表面に配置
された接地導体まで伸びるスルーホール（すなわち、バ
イアホールないしは貫通導体）を有していることを特徴
とするものである。
【００１５】なお、特開平８−１８１２５３号公報ある
いは特開昭６４−８２８０２号公報には、多数のスルー
ホールを有すパッケージ（マイクロ波集積回路）が開示
されているが、これらの開示にかかるスルーホールで
は、本発明の第２の態様の構造のような安定なインピー
ダンスを実現することはできないものである。
【００１６】本発明の第３の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）導
体（例えば、金属等）で形成され、その側部に少なくと
も１つの切欠部（ないしは、へこみ部）が設けられたボ
ディと、（ｂ）誘電体で形成され、切欠部にはめ込まれ
た誘電体ブロックと、（ｃ）誘電体ブロックの表側表面
から側面を経て裏側表面に至るようにして該誘電体ブロ
ック上に配置されたコプレーナライン状の信号線路（導
体線路）とを有していることを特徴とするものである。
【００１７】本発明の第４の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）導
体（例えば、金属等）で形成され、その表側表面から裏
側表面に至る少なくとも１つの貫通穴部が設けられたボ
ディと、（ｂ）誘電体で形成され、貫通穴部にはめ込ま
れた誘電体ブロックと、（ｃ）誘電体ブロックを貫通し
てその表側表面から裏側表面に至るようにして該誘電体
ブロック内に配置された信号線路（信号導体）とを有し
ていることを特徴とするものである。ここで、誘電体ブ
ロックは、信号線路を内部に挟み込むようにして複数の
誘電体を張り合わせたものであってもよい。
【００１８】本発明の第５の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）導
体（例えば、金属等）で形成されたボディと、（ｂ）ボ
ディの表側表面から側面を経て裏側表面に至るようにし
て該ボディ上に連続して配置された誘電体層と、（ｃ）
誘電体層の表側表面から側面を経て裏側表面に至るよう
にして該誘電体層上に配置された、マイクロストリップ
ライン又はグランデッドコプレーナラインを用いた少な
くとも１つの信号線路とを有していることを特徴とする
ものである。
【００１９】本発明の第６の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）導
体（例えば、金属等）で形成され、その少なくとも1つ
の側面がテーパ状（ないしは、傾斜面状）に形成された
ボディと、（ｂ）テーパ状に形成された側面上に配置さ
れた誘電体層と、（ｃ）誘電体層上に配置された、マイ
クロストリップライン又はグランデッドコプレーナライ
ンを用いた少なくとも１つの信号線路とを有しているこ
とを特徴とするものである。
【００２０】本発明の第７の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）誘
電体で形成され、その主面がテーパを有する凹状に形成
されたボディと、（ｂ）ボディの主面及び側面の大部分
を覆う面状（ないしは、薄板状）の連続した接地導体部
と、（ｃ）主面の、接地導体部が覆っていない部分に配
置された少なくとも１つのコプレーナライン状の信号線
路とを有していることを特徴とするものである。
【００２１】本発明の第８の態様にかかる表面実装型パ
ッケージは、（ａ）実質的に（ないしは、主として）導
体（例えば、金属等）で形成され、その主面がテーパを
有する凹状に形成されたボディと、（ｂ）主面上に配置
された誘電体層と、（ｃ）誘電体層上に配置された、マ
イクロストリップライン又はグランデッドコプレーナラ
インを用いた少なくとも１つの信号線路とを有している
ことを特徴とするものである。また、本発明の第９の態
様によれば、前記の各表面実装型パッケージのいずれか
１つの集積回路実装部位（ＩＣ実装部位）に集積回路
（ＩＣ）が実装されてなる半導体装置が提供される。
【００２２】なお、特開平１−１８９２０１号公報に
は、凹状を有する誘電体ボディ部にマイクロストリップ
ラインを設けた半導体装置用が開示されているが、この
開示にかかる構造は裏面の接地構造を備えていない（少
なくとも記載されていない）ので、本発明の第７又は第
８の態様とは全く構成が異なるものである。
【００２３】ところで、従来の一般的な表面実装型パッ
ケージの高周波特性が悪いのは、入出力信号線路の特性
インピーダンスが不安定であることが原因であると考え
られる。なお、フィードスルー型メタルパッケージの高
周波特性が良好であるのはおよそ次のような理由によ
る。すなわち、フィードスルー型メタルパッケージの場
合、入出力信号線路は、外部から内部へ向かって順次接
続された、外側マイクロストリップラインと、フィード
スルー部と、内側マイクロストリップラインとで構成さ
れている。これらのうちで、高周波特性との関連が問題
となりうるのはフィードスルー部であるが、図２５から
もわかるように、２層構造の誘電体からなるフィードス
ルー部のすぐ外周は接地導体（金属）で囲まれている。
したがって、フィードスルー部の入出力信号線路のどの
部分をとっても、外周の接地導体までの距離が一定であ
り、かつ該距離は非常に短い。それゆえ、入出力信号線
路の幅等のパラメータを最適化することによって、広帯
域で安定な特性インピーダンス(通常は、５０Ω)を実現
することができる。なお、入出力信号線路と接地導体と
の間の距離（間隔）が大きい場合は、高周波帯で不要モ
ードが生じやすくなる。このため、４０ＧＨzまでの使
用を想定する場合、両者間の距離は、空気を介する場合
は２ｍｍ以下とし、アルミナ誘電体を介する場合は０.
８ｍｍ以下とするのが望ましい。なお、接地導体が、体
積的に小さかったり、形状が複雑だったりした場合は、
寄生インダクタンスが発生し、接地が不安定となる。
【００２４】他方、表面実装型パッケージの場合は、例
えば図２６の入出力信号線路を例にとると、裏側表面の
入出力信号線路、スルーホール及び表側表面の入出力信
号線路のいずれにおいても、接地導体面までの距離が遠
く、かつ該距離が一定ではなく、さらに接地導体の体積
が極めて小さい。なお、図２８に示す構造もまた、これ
と同様に、入出力信号線路の部位によっては、接地導体
までの距離が遠く、また該距離が一定でなく、かつ接地
導体の体積が極めて小さい。したがって、たとえ入出力
信号線路の幅等のパラメータを調整しても、入出力信号
線路の特性インピーダンスは不安定とならざるをえな
い。
【００２５】これに対して、上記の本発明の各態様にか
かる表面実装型パッケージでは、いずれも、パッケージ
内の接地導体（接地性）が強化され、かつ該接地導体が
入出力信号線路と等間隔を保ってこれのごく近傍に存在
する。かくして、本発明にかかる表面実装型パッケージ
では、入出力信号線路から接地導体までの距離が短くな
り、かつ該距離が一定化され、さらには接地が可及的に
安定化されているので、安定な特性インピーダンスの入
出力部を得ることができる。
【００２６】
【発明の実施の形態】以下、図１〜図２４を参照しつ
つ、本発明の実施の形態を具体的に説明する。なお、図
１〜図２４中に記載された各部材中、前記の図２５〜図
３３中に記載された部材と実質的に同一の構成及び作用
を備えた部材には、図２５〜図３３の場合と同一の番号
が付されている。
【００２７】実施の形態１．まず、図１〜図２を参照し
つつ本発明の実施の形態１を説明する。図１は、本発明
の実施の形態１にかかる表面実装型パッケージの斜視図
である。図１に示すように、この表面実装型パッケージ
では、ボディ（パッケージ本体部）が実質的にないしは
主として誘電体で形成されている（以下、これを「誘電
体ボディ４」という）。そして、誘電体ボディ４の主面
（ＭＭＩＣが実装される側の広がり面）及び側面の大部
分が、連続した面状ないしは薄板状の接地導体部１７で
覆われている。かつ、誘電体ボディ４の主面及び側面の
接地導体部１７で覆われていない部分には、複数のコプ
レーナライン状の高周波信号線路８（信号線路）、すな
わち等間隔の接地面に挟まれた平面信号線路が配置され
ている。この表面実装型パッケージにおいては、少なく
ともパッケージ表面の約半分以上が接地導体部１７で覆
われているのが望ましい。なお、前記の理由（段落番号
［００２３］参照）により、高周波信号線路８（導体パ
ターン）と接地導体部１７（接地パターン）との間隔
は、０.８ｍｍ以下であることが必要である。この場
合、通常、高周波信号線路８（導体パターン）の幅は１
ｍｍ以下となる。詳しくは図示していないが、誘電体ボ
ディ４の裏側表面（主面とは反対側の広がり面）にも、
主面（表側表面）と同様に、一部分を除いて接地導体部
１７が配置されているのが望ましい。なお、この場合、
誘電体ボディ４の裏側表面の接地導体部１７のパターン
が、主面のそれと異なっていても構わないのはもちろん
である。
【００２８】図２は、図１に示す表面実装型パッケージ
にＭＭＩＣ１１を実装する手順を示す斜視図である。図
２に示すように、かかる実装に際しては、まずＭＭＩＣ
１１を接地導体部１７上のＩＣ実装部位に取り付けた上
でふた部材９でふたをして該ＭＭＩＣ１１を封入し、こ
の後該表面実装型パッケージをハンダ、導電性樹脂等を
用いて外部基板１０に固定する。かくして、表面実装型
パッケージにＭＭＩＣ１１が実装されてなる半導体装置
が完成する。なお、この実施の形態１では、パッケージ
裏面の信号線路端子５ｂ及び接地端子５ａを用いて、対
応する外部基板１０の端子と接続しているが、パッケー
ジの側面を用いて接続するようにしてもよい。
【００２９】この実施の形態１にかかる表面実装型パッ
ケージでは、(ａ)誘電体ボディ４の大部分を接地導体部
１７（金属面）で覆うことにより、パッケージ内の接地
導体を強化し、(ｂ)コプレーナライン状の高周波信号線
路８の採用により、高周波信号線路のどの部分でも周囲
の接地導体部１７との距離が一定となるようにし、(ｃ)
パターンの微細化により、高周波信号線路８のごく近傍
に接地導体部１７が位置するようにしている。したがっ
て、表面実装型パッケージであるのにもかかわらず、良
好な高周波特性を実現することができる。
【００３０】実施の形態２．以下、図３〜図４を参照し
つつ本発明の実施の形態２を説明する。図３は、本発明
の実施の形態２にかかる表面実装型パッケージの斜視図
である。図３に示すように、この実施の形態２にかかる
表面実装型パッケージでは、前記の実施の形態１にかか
る表面実装型パッケージの特徴に加えて、接地導体部１
７の誘電体ボディ４の主面（表側表面）に配置された部
分から、誘電体ボディ４の裏側表面に配置された接地導
体まで誘電体ボディ４を貫通する、導体からなるスルー
ホール６が設けられている。その他の部分は、実施の形
態１にかかる表面実装型パッケージと同様である。
【００３１】図４は、図３に示す表面実装型パッケージ
にＭＭＩＣ１１を実装する手順を示す斜視図である。図
４に示すように、かかる実装に際しては、まずＭＭＩＣ
１１を接地導体部１７上のＩＣ実装部位に取り付けた上
でふた部材９でふたをして該ＭＭＩＣ１１を封入し、こ
の後該表面実装型パッケージをハンダ、導電性樹脂等を
用いて外部基板１０に固定する。かくして、表面実装型
パッケージにＭＭＩＣ１１が実装されてなる半導体装置
が完成する。なお、この実施の形態２では、パッケージ
裏面の信号線路端子５ｂ及び接地端子５ａを用いて、対
応する外部基板１０の端子と接続しているが、パッケー
ジの側面を用いて接続するようにしてもよい。
【００３２】実施の形態１にかかる表面実装型パッケー
ジの構造では、接地導体部１７の面積を可及的に広げて
はいるものの、接地は基本的に誘電体ボディ４の表面の
金属薄膜で確保しているだけであり、接地金属ブロック
を用いて立体的に接地をとることができるメタルパッケ
ージに比べて不利であることは否めない。しかしなが
ら、この実施の形態２では、スルーホール６により信号
線路周辺の接地導体（接地性）を強化することができる
ので、接地導体部１７の面積を充分に確保することがで
きない場合は、この実施の形態２にかかる表面実装型パ
ッケージは極めて有利である。反面、スルーホール６の
間隔が広い場合は、高周波信号線路８の部位により接地
導体部１７までの距離の差が大きくなる。したがって、
スルーホール６の間隔は狭くするのが望ましい。具体的
には、例えば、スルーホール直径とスルーホール間隔の
比（スルーホール直径／スルーホール間隔）を１／２以
上に設定するのが望ましい。
【００３３】実施の形態３．以下、図５〜図７を参照し
つつ本発明の実施の形態３を説明する。図５は、本発明
の実施の形態３にかかる表面実装型パッケージの組立て
前における斜視図であり、図６は組み立て後における斜
視図である。図５及び図６に示すように、この実施の形
態３にかかる表面実装型パッケージでは、ボディが実質
的にないしは主として金属等の導体で形成されている
（以下、これを「導電性ボディ１」という）。そして、
導電性ボディ１の４つの側部には、それぞれ直方体状の
切欠部１８が設けられ、これらの切欠部１８にはそれぞ
れ誘電体ブロック１９がはめ込まれている。なお、導電
性ボディ１の主面（表側表面）、裏側表面及び側面は、
それぞれ、誘電体ブロック１９の表側表面、裏側表面及
び側面と実質的に同一の平面上にある。そして、各誘電
体ブロック１９の表面には、その表側表面から側面を経
て裏側表面に至るコプレーナライン状の導体線路８（信
号線路）が配置されている。なお、コプレーナライン状
の導体線路８の構造や寸法は、実施の形態１にかかる表
面実装型パッケージの高周波信号通路８と同様である。
【００３４】図７は、図５及び図６に示す表面実装型パ
ッケージにＭＭＩＣ１１を実装する手順を示す斜視図で
ある。図７に示すように、かかる実装に際しては、まず
ＭＭＩＣ１１を導電性ボディ１上のＩＣ実装部位に取り
付けた上でふた部材９でふたをして該ＭＭＩＣ１１を封
入し、この後該表面実装型パッケージをハンダ、導電性
樹脂等を用いて外部基板１０に固定する。かくして、表
面実装型パッケージにＭＭＩＣ１１が実装されてなる半
導体装置が完成する。この実施の形態３では、パッケー
ジ裏面の信号線路端子５ｂ及び接地端子５ａを用いて、
対応する外部基板１０の端子と接続しているが、パッケ
ージの側面を用いて接続するようにしてもよい。
【００３５】この実施の形態３にかかる表面実装型パッ
ケージでは、(ａ)金属等からなる導電性ボディ１を用い
ることにより、パッケージ内の接地導体を強化し、(ｂ)
コプレーナライン状の導体線路８の採用により、導体線
路８のどの部分でも周囲の接地導体（導電性ボディ１）
との距離が一定となるようにし、(ｃ)パターンの微細化
により、導体線路８のごく近傍に接地導体（導電性ボデ
ィ１）が位置するようにしている。したがって、表面実
装型パッケージであるのにもかかわらず、良好な高周波
特性を実現することができる。
【００３６】実施の形態４．以下、図８〜図１０を参照
しつつ本発明の実施の形態４を説明する。図８は、本発
明の実施の形態４にかかる表面実装型パッケージの組立
て前における斜視図であり、図９は組み立て後における
斜視図である。図８及び図９において、１３は２つの誘
電体部材が張り合わされてなる誘電体ブロック（縦型フ
ィードスルー式）であり、２０は誘電体ブロック１３の
両誘電体部材間に鉛筆芯状に挟まれた信号導体（信号線
路）である。
【００３７】この実施の形態４にかかる表面実装型パッ
ケージでは、ボディが実質的にないしは主として金属等
の導体で形成されている（以下、これを「導電性ボディ
１」という）。そして、導電性ボディ１には、その主面
（表側表面）から裏側表面まで該導電性ボディ１を貫通
する直方体状の２つの貫通穴部２１が設けられ、これら
の貫通穴部２１にそれぞれ誘電体ブロック１３がはめ込
まれている。なお、導電性ボディ１の主面（表側表面）
及び裏側表面は、それぞれ、誘電体ブロック１３の表側
表面及び裏側表面と実質的に同一の平面上にある。この
表面実装型パッケージは、メタルパッケージのフィード
スルー部を直立させてその表側表面と裏側表面とをつな
いだものと同様ないしは類似の構造を有している。な
お、前記の理由により（段落番号［００２３］参照）、
誘電体ブロック１３(縦型フィードスルー式)において
は、その表側表面（裏側表面）の矩形の長辺が２ｍｍ以
下であり、短辺が１.６ｍｍ以下であり、かつ誘電体ブ
ロック１３内の信号導体２０の幅が０.４ｍｍ以下であ
るのが望ましい。
【００３８】図１０は、図８及び図９に示す表面実装型
パッケージにＭＭＩＣ１１を実装した上で、該表面実装
型パッケージを外部基板１０に固定した状態を示す縦断
面図である。図１０に示すように、かかる実装ないしは
固定に際しては、まずＭＭＩＣ１１を導電性ボディ１上
のＩＣ実装部位に取り付け、ＭＭＩＣ１１の所定の端子
と信号導体２０とをボンディングワイヤ１２で接続す
る。そして、ふた部材９でふたをしてＭＭＩＣ１１を封
入し、この後該表面実装型パッケージをハンダ、導電性
樹脂等を用いて外部基板１０に固定する。かくして、表
面実装型パッケージにＭＭＩＣ１１が実装されてなる半
導体装置が完成する。なお、この実施の形態４にかかる
表面実装型パッケージでは、該表面実装型パッケージを
その側面を用いて外部基板１０に接続することは不可能
である。
【００３９】この実施の形態４にかかる表面実装型パッ
ケージでは、(ａ)金属等からなる導電性ボディ１を用い
ることにより、パッケージ内の接地導体を強化し、(ｂ)
縦型フィードスルー式の誘電体ブロック１３（信号導体
２０）の採用により、信号導体２０のどの部分でも周囲
の接地導体（導電性ボディ１）との距離が一定となるよ
うにし、(ｃ)パターンの微細化により、信号導体２０の
ごく近傍に接地導体（導電性ボディ１）が位置するよう
にしている。したがって、表面実装型パッケージである
のにもかかわらず、良好な高周波特性を実現することが
できる。
【００４０】実施の形態５．以下、図１１〜図１３を参
照しつつ本発明の実施の形態５を説明する。図１１は、
本発明の実施の形態５にかかる表面実装型パッケージの
縦断面図である。図１１に示すように、この表面実装型
パッケージでは、ボディが実質的にないしは主として金
属等の導体で形成されている（以下、これを「導電性ボ
ディ１」という）。そして、導電性ボディ１の表面に、
その主面（表側表面）から側面を経て裏側表面に至る連
続した誘電体層２２が配置されている。さらに、この誘
電体層２２上に、マイクロストリップラインを用いた信
号線路８が少なくとも１つ配置されている。なお、マイ
クロストリップラインの代わりにグランデッドコプレー
ナラインを用いてもよい。この実施の形態５にかかる表
面実装型パッケージでは、誘電体層２２の材料として、
アルミナ、エポキシ樹脂、ポリイミド等を使用すること
ができる。また、該誘電体層２２を形成する方法として
は、誘電体基板の張り付け、液状誘電体材料の塗布等を
用いることができる。前記の理由により（段落番号［０
０２３］参照）、誘電体層２２の厚さは０.８ｍｍ以下
であるのが望ましい。
【００４１】図１２は、図１１に示す表面実装型パッケ
ージにＭＭＩＣ１１を実装した上で該表面実装型パッケ
ージを外部基板１０に固定する手順を示す縦断面図であ
る。また、図１３は、図１２に示す手順で表面実装型パ
ッケージが外部基板１０に固定された状態を示す縦断面
図である。図１２及び図１３に示すように、かかる実装
ないしは固定に際しては、まずＭＭＩＣ１１を導電性ボ
ディ１上のＩＣ実装部位に取り付け、ＭＭＩＣ１１の所
定の端子と信号線路８とをボンディングワイヤ１２で接
続する。そして、ふた部材９でふたをして該ＭＭＩＣ１
１を封入し、この後該表面実装型パッケージをハンダ、
導電性樹脂等を用いて外部基板１０に固定する。かくし
て、表面実装型パッケージにＭＭＩＣ１１が実装されて
なる半導体装置が完成する。この実施の形態５では、パ
ッケージ裏面の信号線路端子５ｂ及び接地端子５ａを用
いて、対応する外部基板１０の端子と接続しているが、
パッケージの側面を用いて接続するようにしてもよい。
【００４２】この実施の形態５にかかる表面実装型パッ
ケージでは、(ａ)金属等からなる導電性ボディ１を用い
ることにより、パッケージ内の接地導体を強化し、(ｂ)
連続したマイクロストリップライン(グランデッドコプ
レーナラインでもよい)の信号線路８の採用により、信
号線路８のどの部分でも周囲の接地導体（導電性ボディ
１）との距離が一定となるようにし、(ｃ)パターンの微
細化により、信号線路８のごく近傍に接地導体（導電性
ボディ１）が位置するようにしている。したがって、表
面実装型パッケージであるのにもかかわらず、良好な高
周波特性を実現することができる。
【００４３】実施の形態６．以下、図１４〜図１７を参
照しつつ本発明の実施の形態６を説明する。図１４は、
本発明の実施の形態６にかかる表面実装型パッケージの
縦断面図である。図１４に示すように、この表面実装型
パッケージでは、ボディが実質的にないしは主として金
属等の導体で形成されている（以下、これを「導電性ボ
ディ１」という）。そして、導電性ボディ１の複数（例
えば、４つ）の側面がテーパ状ないしは傾斜面状に形成
され、このテーパ状の側面に誘電体層２２が配置されて
いる。さらに、各誘電体層２２上に、マイクロストリッ
プラインを用いた信号線路８が少なくとも１つ配置され
ている。なお、マイクロストリップラインの代わりにグ
ランデッドコプレーナラインを用いてもよい。この実施
の形態６にかかる表面実装型パッケージでは、誘電体層
２２の材料として、アルミナ、エポキシ樹脂、ポリイミ
ド等を使用することができる。また、該誘電体層２２を
形成する方法としては、誘電体基板の張り付け、液状誘
電体材料の塗布等を用いることができる。前記の理由に
より（段落番号［００２３］参照）、誘電体層２２の厚
さは０.８ｍｍ以下であるのが望ましい。
【００４４】図１５は、図１４に示す表面実装型パッケ
ージにＭＭＩＣ１１を実装した上で該表面実装型パッケ
ージを外部基板１０に固定する手順を示す縦断面図であ
る。また、図１６は、図１５に示す手順で表面実装型パ
ッケージが外部基板１０に固定された状態を示す縦断面
図である。なお、図１７は、図１４〜図１６に示す表面
実装型パッケージの、高周波信号線路８と外部基板１０
との接続部を拡大して示した斜視図である。なお、図１
７において、１４はハンダ溜り部である。
【００４５】図１５〜図１７に示すように、かかる実装
ないしは固定に際しては、まずＭＭＩＣ１１を導電性ボ
ディ１上のＩＣ実装部位に取り付け、ＭＭＩＣ１１の所
定の端子と信号線路８とをボンディングワイヤ１２で接
続する。そして、ふた部材９でふたをして該ＭＭＩＣ１
１を封入し、この後該表面実装型パッケージをハンダ、
導電性樹脂等を用いて外部基板１０に固定する。かくし
て、表面実装型パッケージにＭＭＩＣ１１が実装されて
なる半導体装置が完成する。実施の形態６では、パッケ
ージ裏面を用いた接続が不可能であるので、図１６及び
図１７に示すようなハンダ溜り部１４(信号端子の凹部)
を用いて外部基板１０と接続するのが望ましい。
【００４６】実施の形態６にかかる表面実装型パッケー
ジでは、(ａ)金属等からなる導電性ボディ１を用いるこ
とにより、パッケージ内の接地導体を強化し、(ｂ)連続
したマイクロストリップライン(グランデッドコプレー
ナラインでもよい)の信号線路８の採用により、信号線
路８のどの部分でも周囲の接地導体（導電性ボディ１）
との距離が一定となるようにし、(ｃ)パターンの微細化
により、信号線路８のごく近傍に接地導体（導電性ボデ
ィ１）が位置するようにしている。したがって、表面実
装型パッケージであるのにもかかわらず、良好な高周波
特性を実現することができる。
【００４７】実施の形態７．以下、図１８〜図２２を参
照しつつ本発明の実施の形態７を説明する。図１８は、
本発明の実施の形態７にかかる表面実装型パッケージの
斜視図である。また、図１９は、図１８に示す表面実装
型パッケージの縦断面図である。図１８及び図１９に示
すように、この表面実装型パッケージでは、ボディが実
質的にないしは主として誘電体で形成され（以下、これ
を「誘電体ボディ４」という）、その主面（表側表面）
は、テーパを有する凹状に形成されている。そして、誘
電体ボディ４の主面及び側面の大部分が、連続した面状
ないしは薄板状の接地導体部１７で覆われている。か
つ、誘電体ボディ４の主面の接地導体部１７で覆われて
いない部分には、コプレーナライン状の高周波信号線路
８（信号線路）が配置されている。この表面実装型パッ
ケージにおいては、少なくともパッケージ表面の約半分
以上が接地導体部１７で覆われているのが望ましい。な
お、前記の理由により（段落番号［００２３］参照）、
高周波信号線路８（導体パターン）と接地導体部１７
（接地パターン）との間隔は、０.８ｍｍ以下であるこ
とが必要である。この場合、通常、高周波信号線路８
（導体パターン）の幅は１ｍｍ以下となる。ここで、接
地導体部１７の、誘電体ボディ４の主面（表側表面）上
に配置された部分と裏側表面上に配置された部分とをス
ルーホール６で接続してもよい。なお、誘電体ボディ４
の裏側表面にも、主面と同様に、一部分を除いて接地導
体部１７が配置（形成）されている。
【００４８】図２０は、図１８及び図１９に示す表面実
装型パッケージにＭＭＩＣ１１を実装した上で該表面実
装型パッケージを外部基板１０に固定する手順を示す斜
視図である。また、図２１は、図２０に示す手順で表面
実装型パッケージが外部基板１０に固定された状態を示
す縦断面図である。図２０及び図２１に示すように、か
かる実装ないしは固定に際しては、まずＭＭＩＣ１１を
誘電体ボディ４の主面のＩＣ実装部位に取り付け、ＭＭ
ＩＣ１１の所定の端子と高周波信号線路８とをボンディ
ングワイヤ１２で接続する。そして、ふた部材９でふた
をして該ＭＭＩＣ１１を封入し、この後該表面実装型パ
ッケージをハンダ、導電性樹脂等を用いて外部基板１０
に固定する。かくして、表面実装型パッケージにＭＭＩ
Ｃ１１が実装されてなる半導体装置が完成する。
【００４９】ここで、図２２に示すように、表面実装型
パッケージをポッティング樹脂１５を用いて外部基板１
０に固定ないしはモールドするようにしてもよい。な
お、この実施の形態７では、パッケージ表面の信号線路
端子５ｂ及び接地端子５ａを用いて、対応する外部基板
１０の端子と接続しているが、パッケージの側面を用い
て接続するようにしてもよい。また、実施の形態７で
は、ふた部材９は無くても構わない。
【００５０】この実施の形態７にかかる表面実装型パッ
ケージでは、(ａ)誘電体ボディ４の大部分を接地導体部
１７（金属面）で覆うことにより、パッケージ内の接地
導体を強化し、(ｂ)コプレーナラインの高周波信号線路
８の採用により、高周波信号線路８のどの部分でも囲の
接地導体部１７との距離が一定になるようにし、(ｃ)パ
ターンの微細化により、高周波信号線路８のごく近傍に
接地導体部１７が位置するようにしている。したがっ
て、表面実装型パッケージであるのにもかかわらず、良
好な高周波特性を実現することができる。
【００５１】実施の形態８．以下、図２３〜図２４を参
照しつつ本発明の実施の形態８を説明する。図２３は、
本発明の実施の形態８にかかる表面実装型パッケージの
縦断面図である。図２３に示すように、この表面実装型
パッケージでは、ボディが実質的にないしは主として金
属等の導体で形成され（以下、これを「導電性ボディ
１」という）、その主面（表側表面）は、テーパを有す
る凹状に形成されている。そして、この導電性ボディ１
の主面の、ＭＭＩＣ１１を実装すべき部位の外側の部分
に誘電体層２２が配置されている。さらに、誘電体層２
２上に、マイクロストリップラインを用いた信号線路８
が少なくとも１つ配置されている。なお、マイクロスト
リップラインの代わりにグランデッドコプレーナライン
を用いてもよい。この実施の形態８にかかる表面実装型
パッケージでは、誘電体層２２の材料として、アルミ
ナ、エポキシ樹脂、ポリイミド等を使用することができ
る。また、該誘電体層２２を形成する方法としては、誘
電体基板の張り付け、液状誘電体材料の塗布等を用いる
ことができる。前記の理由により（段落番号［００２
３］参照）、誘電体層２２の厚さは０.８ｍｍ以下であ
るのが望ましい。
【００５２】図２４（ａ）は、図２３に示す表面実装型
パッケージにＭＭＩＣ１１を実装した上で、該表面実装
型パッケージを外部基板１０に固定した状態を示す縦断
面図である。図２４（ａ）に示すように、この場合、ま
ずＭＭＩＣ１１を導電性ボディ１上のＩＣ実装部位に取
り付け、ＭＭＩＣ１１の所定の端子と信号線路８とをボ
ンディングワイヤ１２で接続する。そして、ふた部材９
でふたをして該ＭＭＩＣ１１を封入し、この後該表面実
装型パッケージをハンダ、導電性樹脂等を用いて外部基
板１０に固定する。かくして、表面実装型パッケージに
ＭＭＩＣ１１が実装されてなる半導体装置が完成する。
この実施の形態８では、パッケージ表面の信号線路端子
５ｂ及び接地端子５ａを用いて、対応する外部基板１０
の端子と接続しているが、パッケージの側面を用いて接
続するようにしてもよい。また、実施の形態８では、ふ
た部材９は無くても構わない。
【００５３】図２４（ｂ）は、図２４（ａ）とは垂直な
方向からみた、実施の形態８にかかる表面実装型パッケ
ージの縦断面図である。図２４（ｂ）に示すように、こ
の表面実装型パッケージでは、導電性ボディ１の両端部
近傍部は、接地端子５ａと当接している（電気的に接続
されている）。なお、図２４（ｃ）に示すように、導電
性ボディ１を接続導線２３を介して接地端子５ａに電気
的に接続するようにしてもよい。
【００５４】この実施の形態８にかかる表面実装型パッ
ケージでは、(ａ)金属等からなる導電性ボディ１を用い
ることにより、パッケージ内の接地導体を強化し、(ｂ)
連続したマイクロストリップライン(グランデッドコプ
レーナラインでもよい)の信号線路８の採用により、信
号線路８のどの部分でも周囲の接地導体（導電性ボディ
１）との距離が一定になるようにし、(ｃ)パターンの微
細化により、信号線路８のごく近傍に接地導体（導電性
ボディ１）が位置ようにしている。したがって、表面実
装型パッケージであるのにもかかわらず、良好な高周波
特性を実現することができる。
【００５５】
【発明の効果】本発明にかかる各表面実装型パッケージ
のいずれにおいても、信号線路（入出力信号線路）から
接地導体までの距離が短縮され、かつ該距離が一定化さ
れ、さらに接地が可及的に安定化される。このため、安
定な特性インピーダンスの入出力部が得られ、Ｋ帯以上
の周波数帯においても使用可能な低コストの表面実装型
パッケージが実現される。また、本発明にかかる半導体
装置は、これらの表面実装型パッケージのいずれか１つ
に集積回路が実装されてなる構造を有するので、安定な
特性インピーダンスの入出力部が得られ、Ｋ帯以上の周
波数帯においても使用可能な低コストの半導体装置が実
現される。
【００５６】より具体的には、本発明の第１の態様にか
かる表面実装型パッケージにおいては、誘電体ボディの
大部分が接地導体部で覆われてパッケージ内の接地導体
（接地性）が強化される。また、コプレーナライン状の
信号線路（高周波信号線路）の採用により、信号線路の
どの部分でも周囲の接地導体との距離が一定化される。
さらに、パターンの微細化により、信号線路のごく近傍
に接地導体が配置される。このため、表面実装型パッケ
ージであるのにもかかわらず、良好な高周波特性を実現
することができる。
【００５７】本発明の第２の態様にかかる表面実装型パ
ッケージによれば、基本的には、上記第１の態様にかか
る表面実装型パッケージの場合と同様の効果が得られ
る。さらに、スルーホールにより接地導体（接地性）が
一層強化されるので、高周波特性がさらに良好となる。
【００５８】本発明の第３の態様にかかる表面実装型パ
ッケージにおいては、金属等からなるの導電性ボディを
用いることにより、パッケージ内の接地導体（接地性）
が強化される。また、コプレーナライン状の信号線路
（導体線路）の採用により、信号線路のどの部分でも周
囲の接地導体との距離が一定化される。さらに、パター
ンの微細化により、信号線路のごく近傍に接地導体が配
置される。このため、表面実装型パッケージであるのに
もかかわらず、良好な高周波特性を実現することができ
る。
【００５９】本発明の第４の態様にかかる表面実装型パ
ッケージにおいては、金属等からなる導電性ボディを用
いることにより、パッケージ内の接地導体（接地性）が
強化される。また、縦型フィードスルー式の信号線路
（信号導体）の採用により、信号線路のどの部分でも周
囲の接地導体との距離が一定化される。さらに、パター
ンの微細化により、信号線路のごく近傍に接地導体が配
置される。このため、表面実装型パッケージであるのに
もかかわらず、良好な高周波特性を実現することができ
る。
【００６０】本発明の第５の態様にかかる表面実装型パ
ッケージにおいては、金属等からなる導電性ボディを用
いることにより、パッケージ内の接地導体（接地性）が
強化される。また、連続したマイクロストリップライン
あるいはグランデッドコプレーナラインの採用により、
信号線路のどの部分でも周囲の接地導体との距離が一定
化される。さらに、パターンの微細化によって、信号線
路のごく近傍に接地導体が配置される。このため、表面
実装型パッケージであるのにもかかわらず、良好な高周
波特性を実現することができる。
【００６１】本発明の第６の態様にかかる表面実装型パ
ッケージにおいては、金属等からなる導電性ボディを用
いることにより、パッケージ内の接地導体（接地性）が
強化される。また、連続したマイクロストリップライン
あるいはグランデッドコプレーナラインの採用により、
信号線路のどの部分でも周囲の接地導体との距離が一定
化される。さらに、パターンの微細化により、信号線路
のごく近傍に接地導体が配置される。このため、表面実
装型パッケージであるのにもかかわらず、良好な高周波
特性を実現することができる。
【００６２】本発明の第７の態様にかかる表面実装型パ
ッケージにおいては、誘電体ボディの大部分が接地導体
部で覆われてパッケージ内の接地導体（接地性）が強化
される。また、コプレーナライン状の高周波信号線路の
採用により、高周波信号線路のどの部分でも周囲の接地
導体との距離が一定化される。さらに、パターンの微細
化により、高周波信号線路のごく近傍に接地導体が配置
される。このため、表面実装型パッケージであるのにも
かかわらず、良好な高周波特性を実現することができ
る。
【００６３】本発明の第８の態様にかかる表面実装型パ
ッケージにおいては、金属等からなる導電性ボディを用
いることにより、パッケージ内の接地導体（接地性）が
強化される。また、連続したマイクロストリップライン
あるいはグランデッドコプレーナラインの採用により、
信号線路のどの部分でも周囲の接地導体との距離が一定
化される。さらに、パターンの微細化により、信号線路
のごく近傍に接地導体が配置される。このため、表面実
装型パッケージであるのにもかかわらず、良好な高周波
特性を実現することができる。
【００６４】本発明の第９の態様にかかる半導体装置に
おいては、本発明の第１〜第８の態様のいずれか１つに
かかる表面実装型パッケージの集積回路実装部位に集積
回路が実装されてなる構造とされているので、安定な特
性インピーダンスの入出力部が得られ、Ｋ帯以上の周波
数帯においても使用可能な低コストの半導体装置が実現
される。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる表面実装型パ
ッケージの斜視図である。
【図２】 図１に示す表面実装型パッケージのＭＭＩＣ
の実装手順を示す斜視図である。
【図３】 本発明の実施の形態２にかかる表面実装型パ
ッケージの斜視図である。
【図４】 図３に示す表面実装型パッケージのＭＭＩＣ
の実装手順を示す斜視図である。
【図５】 本発明の実施の形態３にかかる表面実装型パ
ッケージの組立て前における斜視図である。
【図６】 図５に示す表面実装型パッケージの組み立て
後における斜視図である。
【図７】 図６に示す表面実装型パッケージのＭＭＩＣ
の実装手順を示す斜視図である。
【図８】 本発明の実施の形態４にかかる表面実装型パ
ッケージの組立て前における斜視図である。
【図９】 図８に示す表面実装型パッケージの組み立て
後における斜視図である。
【図１０】 図９に示す表面実装型パッケージのＭＭＩ
Ｃの実装後における状態を示す縦断面図である。
【図１１】 本発明の実施の形態５にかかる表面実装型
パッケージの縦断面図である。
【図１２】 図１１に示す表面実装型パッケージのＭＭ
ＩＣの実装手順を示す縦断面図である。
【図１３】 図１１に示す表面実装型パッケージのＭＭ
ＩＣの実装後における状態を示す縦断面図である。
【図１４】 本発明の実施の形態６にかかる表面実装型
パッケージの縦断面図である。
【図１５】 図１４に示す表面実装型パッケージのＭＭ
ＩＣの実装手順を示す縦断面図である。
【図１６】 図１４に示す表面実装型パッケージのＭＭ
ＩＣの実装後における状態を示す縦断面図である。
【図１７】 図１４に示す表面実装型パッケージの外部
基板との接続部を拡大して示した斜視図である。
【図１８】 本発明の実施の形態７にかかる表面実装型
パッケージの斜視図である。
【図１９】 図１８に示す表面実装型パッケージの縦断
面図である。
【図２０】 図１８に示す表面実装型パッケージのＭＭ
ＩＣの実装手順を示す斜視図である。
【図２１】 図１８に示す表面実装型パッケージのＭＭ
ＩＣの実装後における状態を示す縦断面図である。
【図２２】 ポッティング樹脂でモールドされた、図１
８に示す表面実装型パッケージのＭＭＩＣの実装後にお
ける状態を示す縦断面図である。
【図２３】 本発明の実施の形態８にかかる表面実装型
パッケージの縦断面図である。
【図２４】 （ａ）は図２３に示す表面実装型パッケー
ジのＭＭＩＣの実装後における状態を示す縦断面図であ
り、（ｂ）及び（ｃ）は、それぞれ、（ａ）に示す表面
実装型パッケージの接地端子との接続部を拡大して示し
た縦断面図である。
【図２５】 従来のフィードスルー型メタルパッケージ
の斜視図である。
【図２６】 従来のスルーホール型の表面実装型パッケ
ージの縦断面図である。
【図２７】 図２６に示すスルーホール型の表面実装型
パッケージの斜視図である。
【図２８】 従来の側面線路型の表面実装型パッケージ
の縦断面図である。
【図２９】 図２８に示す側面線路型の表面実装型パッ
ケージの斜視図である。
【図３０】 図２５に示す従来のフィードスルー型メタ
ルパッケージのＭＭＩＣの実装手順を示す斜視図であ
る。
【図３１】 図２５に示す従来のフィードスルー型メタ
ルパッケージのＭＭＩＣの実装後における状態を示す斜
視図である。
【図３２】 図２６に示す従来のスルーホール型の表面
実装型パッケージのＭＭＩＣの実装後における状態を示
す縦断面図である。
【図３３】 図２８に示す従来の側面線路型の表面実装
型パッケージのＭＭＩＣの実装後における状態を示す縦
断面図である。
【符号の説明】 １ 導電性ボディ、２ メタルウォール、３ 入出力信
号線路、４ 誘電体ボディ、５ａ 接地端子、５ｂ 信
号線路端子（高周波端子）、６ スルーホール（バイア
ホール）、７ ＩＣ実装部、８ 信号線路（高周波信号
線路、導体線路、高周波端子）、９ ふた部材、１０
外部基板、１１ ＭＭＩＣ、１２ ボンディングワイ
ヤ、１３ 誘電体ブロック、１４ ハンダ溜り部、１５
ポッティング樹脂、１６ 入出力信号線路、１７ 接
地導体部、１８ 切欠部、１９ 誘電体ブロック、２０
信号導体、２１ 貫通穴部、２２ 誘電体層、２３
接続導線。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 実質的に誘電体で形成されたボディと、 上記ボディの主面及び側面の大部分を覆う連続した面状
    の接地導体部と、 上記主面及び上記側面の、上記接地導体部が覆っていな
    い部分に配置された少なくとも１つのコプレーナライン
    状の信号線路とを有していることを特徴とする表面実装
    型パッケージ。
  2. 【請求項２】 請求項１に記載された表面実装型パッケ
    ージにおいて、上記ボディを貫通して、上記接地導体部
    のボディ表側表面を覆っている部分から、ボディ裏側表
    面に配置された接地導体まで伸びるスルーホールを有し
    ていることを特徴とする表面実装型パッケージ。
  3. 【請求項３】 実質的に導体で形成され、その側部に少
    なくとも１つの切欠部が設けられたボディと、 誘電体で形成され、上記切欠部にはめ込まれた誘電体ブ
    ロックと、 上記誘電体ブロックの表側表面から側面を経て裏側表面
    に至るようにして該誘電体ブロック上に配置されたコプ
    レーナライン状の信号線路とを有していることを特徴と
    する表面実装型パッケージ。
  4. 【請求項４】 実質的に導体で形成され、その表側表面
    から裏側表面に至る少なくとも１つの貫通穴部が設けら
    れたボディと、 誘電体で形成され、上記貫通穴部にはめ込まれた誘電体
    ブロックと、 上記誘電体ブロックを貫通してその表側表面から裏側表
    面に至るようにして該誘電体ブロック内に配置された信
    号線路とを有していることを特徴とする表面実装型パッ
    ケージ。
  5. 【請求項５】 実質的に導体で形成されたボディと、 上記ボディの表側表面から側面を経て裏側表面に至るよ
    うにして該ボディ上に連続して配置された誘電体層と、 上記誘電体層の表側表面から側面を経て裏側表面に至る
    ようにして該誘電体層上に配置された、マイクロストリ
    ップライン又はグランデッドコプレーナラインを用いた
    少なくとも１つの信号線路とを有していることを特徴と
    する表面実装型パッケージ。
  6. 【請求項６】 実質的に導体で形成され、その少なくと
    も1つの側面がテーパ状に形成されたボディと、 上記のテーパ状に形成された側面上に配置された誘電体
    層と、 上記誘電体層上に配置された、マイクロストリップライ
    ン又はグランデッドコプレーナラインを用いた少なくと
    も１つの信号線路とを有していることを特徴とする表面
    実装型パッケージ。
  7. 【請求項７】 実質的に誘電体で形成され、その主面が
    テーパを有する凹状に形成されたボディと、 上記ボディの主面及び側面の大部分を覆う面状の連続し
    た接地導体部と、 上記主面の、上記接地導体部が覆っていない部分に配置
    された少なくとも１つのコプレーナライン状の信号線路
    とを有していることを特徴とする表面実装型パッケー
    ジ。
  8. 【請求項８】 実質的に導体で形成され、その主面がテ
    ーパを有する凹状に形成されたボディと、 上記主面上に配置された誘電体層と、 上記誘電体層上に配置された、マイクロストリップライ
    ン又はグランデッドコプレーナラインを用いた少なくと
    も１つの信号線路とを有していることを特徴とする表面
    実装型パッケージ。
  9. 【請求項９】 請求項１〜８のいずれか１つに記載の表
    面実装型パッケージの集積回路実装部位に集積回路が実
    装されてなる半導体装置。
JP10008430A 1998-01-20 1998-01-20 表面実装型パッケージ及び半導体装置 Pending JPH11204690A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10008430A JPH11204690A (ja) 1998-01-20 1998-01-20 表面実装型パッケージ及び半導体装置
DE19842800A DE19842800A1 (de) 1998-01-20 1998-09-18 Oberflächenmontierbares Gehäuse und Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10008430A JPH11204690A (ja) 1998-01-20 1998-01-20 表面実装型パッケージ及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006279714A Division JP4563980B2 (ja) 2006-10-13 2006-10-13 表面実装型パッケージ及び半導体装置

Publications (1)

Publication Number Publication Date
JPH11204690A true JPH11204690A (ja) 1999-07-30

Family

ID=11692918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10008430A Pending JPH11204690A (ja) 1998-01-20 1998-01-20 表面実装型パッケージ及び半導体装置

Country Status (2)

Country Link
JP (1) JPH11204690A (ja)
DE (1) DE19842800A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148601A (ja) * 1999-11-19 2001-05-29 Fujitsu General Ltd 高周波回路装置
JP2002252505A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 高周波用配線基板
JP2004088067A (ja) * 2002-06-27 2004-03-18 Kyocera Corp 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
JP2007235149A (ja) * 2007-04-02 2007-09-13 Hitachi Ltd 半導体装置および電子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20012450U1 (de) 2000-07-18 2000-11-23 ROSENBERGER Hochfrequenztechnik GmbH & Co. KG, 84562 Mettenheim Gehäuse für eine integrierte Schaltung
FR2849346B1 (fr) * 2002-12-20 2006-12-08 Thales Sa Boitier hyperfrequence a montage de surface et montage correspondant avec un circuit multicouche.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148601A (ja) * 1999-11-19 2001-05-29 Fujitsu General Ltd 高周波回路装置
JP2002252505A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 高周波用配線基板
JP2004088067A (ja) * 2002-06-27 2004-03-18 Kyocera Corp 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
JP2007235149A (ja) * 2007-04-02 2007-09-13 Hitachi Ltd 半導体装置および電子装置

Also Published As

Publication number Publication date
DE19842800A1 (de) 1999-07-22

Similar Documents

Publication Publication Date Title
US5235208A (en) Package for microwave integrated circuit
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
US6794961B2 (en) High frequency circuit module
US6060959A (en) Small transducer connected between strip line and waveguide tube and available for hybrid integrated circuit
US6307450B2 (en) Millimeter wave module and radio apparatus
US6483406B1 (en) High-frequency module using slot coupling
JPH09321215A (ja) マイクロ波回路用パッケージ
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
US6778041B2 (en) Millimeter wave module and radio apparatus
JPH11204690A (ja) 表面実装型パッケージ及び半導体装置
US6140698A (en) Package for microwave and mm-wave integrated circuits
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
US6549105B2 (en) Millimeter wave module and radio apparatus
JP3305589B2 (ja) 高周波用半導体装置の実装構造
JP2616698B2 (ja) 複合高周波回路モジュール
JP2603310B2 (ja) 高周波集積回路用パッケージ
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP4563980B2 (ja) 表面実装型パッケージ及び半導体装置
JPH0982826A (ja) 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JPH05199019A (ja) 高周波回路パッケージ
JP3395290B2 (ja) 高周波用回路基板
JP3112253B2 (ja) 高周波用半導体装置
JP4363717B2 (ja) 高周波半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821