JP2001203290A - マイクロ波パッケージ - Google Patents

マイクロ波パッケージ

Info

Publication number
JP2001203290A
JP2001203290A JP2000012687A JP2000012687A JP2001203290A JP 2001203290 A JP2001203290 A JP 2001203290A JP 2000012687 A JP2000012687 A JP 2000012687A JP 2000012687 A JP2000012687 A JP 2000012687A JP 2001203290 A JP2001203290 A JP 2001203290A
Authority
JP
Japan
Prior art keywords
control signal
input
output
metal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000012687A
Other languages
English (en)
Inventor
Yukinori Tarui
幸宣 垂井
Koichi Matsuo
浩一 松尾
Kazuyoshi Inami
和善 稲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000012687A priority Critical patent/JP2001203290A/ja
Publication of JP2001203290A publication Critical patent/JP2001203290A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 マイクロ波集積回路の入出力アイソレーショ
ンを向上させ、気密性の優れた高信頼性なマイクロ波パ
ッケージを得る。 【解決手段】 制御信号線を誘電体多層基板内に配線
し、この誘電体多層基板上に金属フレームを設け、金属
フレーム内部にマイクロ波集積回路を実装することによ
り集積回路入出力アイソレーションを向上させ、また溶
接加工により気密封止を可能としたものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はマイクロ波帯で使
用されるマイクロ波パッケージに関するものである。
【０００２】
【従来の技術】図１０，１１および１２は特公平７−１
０５６０８号公報に示された従来のマイクロ波パッケー
ジの模式図である。なお図１０において、実装状態を見
やすくするために封止用カバーは省略してある。図１１
は図１０のＦ−Ｆ’部の断面図、図１２は図１０のＧ−
Ｇ’部の断面図である。図において、１はマイクロ波集
積回路、２，３は誘電体基板、４は誘電体基板２，３の
搭載される金属プレート、５は入出力ＲＦ端子、６はボ
ンディングワイヤまたはリボン、７はマイクロ波集積回
路１上の入出力パッド、８は制御信号用パッケージ入力
端子、９は制御信号用パッド、１０はＲＦ信号用パッ
ド、１１はＲＦ信号線、１２はバイアホール、１３は導
体金属、１４は電磁シールド用バイアホール、１５は封
止用カバーである。ここで誘電体基板３はマイクロ波集
積回路１を実装する部分において穴があいており、また
同じく穴を有する誘電体基板２により空洞キャビティが
形成される。
【０００３】入出力ＲＦ端子５ａに入力されたＲＦ信号
はキャビティ内のＲＦパッド１０ａに伝わり、ボンディ
ングワイヤ６ａを介してマイクロ波集積回路１上の入出
力パッド７ａに接続される。マイクロ波集積回路１は制
御信号用パッド９からの制御信号によりレベル設定さ
れ、所定の動作をした後、ＲＦ信号は入出力パッド７ｂ
からボンディングワイヤ６ｂを介してＲＦパッド１０
ｂ、パッケージ入出力ＲＦ端子５ｂを通って外部に出力
される。ここでパッケージ入出力ＲＦ端子５からＲＦパ
ッド１０へＲＦ信号は図１１のようにマイクロストリッ
プ線路からバイアホール１２、導体金属１３によりトリ
プレート線路にモード変換され、誘電体基板２，３を通
り抜けてＲＦ信号用パッド１０に接続される。またキャ
ビティ内では図１２に示すように電磁シールド用バイア
ホール１４により導波間モードによる空間結合を抑制し
ている。ここでは２層の誘電体基板について説明した
が、制御信号の配線層も含め、多層の誘電体基板を有す
る場合についても同様である。
【０００４】
【発明が解決しようとする課題】このようなＲＦパッケ
ージの場合、電磁シールド用バイアホール１４を設ける
際の、互いの間隔に制限があり空間結合を十分に抑制で
きず、また誘電体中を伝搬するマイクロ波成分によりマ
イクロ波集積回路の入出力アイソレーションが低下する
という問題があった。
【０００５】さらに誘電体基板上にメッキされた導体金
属１３と封止用カバー１５の接着に溶接工程を用いるこ
とができず、気密が不完全で宇宙用等の信頼性保証が難
しいという問題があった。
【０００６】この発明は、上記課題を解決するもので、
マイクロ波集積回路入出力端子間のアイソレーションを
向上させ、また気密封止による信頼性の向上をはかった
マイクロ波パッケージを提供することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明によるマイク
ロ波パッケージは、制御信号線を誘電体多層基板内に配
線し、この誘電体多層基板上に金属フレームを設け、金
属フレーム内部にマイクロ波集積回路を実装することに
より集積回路入出力アイソレーションを向上させ、また
溶接加工により気密封止を可能とするものである。
【０００８】また、第２の発明によるマイクロ波パッケ
ージは、制御信号線を誘電体多層基板内に配線し、この
誘電体多層基板上に複数の金属フレームを設け、内部に
マイクロ波集積回路を実装することにより複数のキャビ
ティ間のアイソレーションが向上し、マイクロ波集積回
路の動作を正常なものに保つことができる。
【０００９】第３の発明によるマイクロ波パッケージで
は、マイクロ波集積回路を金属プレートの上に実装する
ことにより、マイクロ波集積回路の取り付け高さの調整
をして、電気特性の劣化を少なくし、さらに半田、樹脂
等の集積回路取り付け部材が電圧供給パッドに流れ出す
のを防ぐものである。
【００１０】また、第４の発明によるマイクロ波パッケ
ージは、複数のキャビティの一部または全部をより大き
いキャビティで取り囲むことによりモジュール入出力端
子間のアイソレーションを向上させ、モジュール内の整
合回路基板、ボンディングワイヤ等を保護することがで
き、電気特性の劣化を防ぎ、モジュールの可搬性を向上
させるものである。
【００１１】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示すマイクロ波パッケージの構成図であ
る。図２は図１におけるＡ−Ａ’線での断面図、図３は
図１のＢ−Ｂ’線での断面図である。図において、２０
は誘電体多層基板、２１は金属フレーム、２２，２３は
誘電体基板、２５は制御信号用バイアホール、２６は制
御信号線である。ここで多層基板上面は全面導体金属１
３でメッキ加工され、図３に示すように上記導体金属１
３と導体金属１３上にロウ付けされた金属フレーム２１
および封止用カバー１５により空洞キャビティが形成さ
れる。
【００１２】入出力ＲＦ端子５ａから入力されたＲＦ信
号は誘電体基板２２ａ，２３ａを通ってキャビティ内に
伝わり、ボンディングワイヤ６ａを介してマイクロ波集
積回路１上の入出力パッド７ａに接続される。マイクロ
波集積回路１は制御信号用パッケージ入力端子８から制
御信号用バイアホール２５、多層基板２０中の制御信号
線２６を通って制御信号用パッド９に伝わり、ボンディ
ングワイヤ２７を介してマイクロ波集積回路１に印加さ
れる外部からの制御信号によりレベル設定され、所定の
動作をした後、ＲＦ信号は入出力パッド７ｂからボンデ
ィングワイヤ６ｂを介してパッケージ入出力ＲＦ端子５
ｂに接続され、誘電体基板２２ｂ，２３ｂを通って外部
に出力される。
【００１３】ここでパッケージ入出力ＲＦ端子５の部分
では、ＲＦ信号は図４のように誘電体基板２２と多層基
板２０上面の導体金属１３によるマイクロストリップ線
路から金属フレーム２１を貫く際に側面および上下面の
導体金属１３および誘電体基板２２，２３によるトリプ
レート線路にモード変換されるフィードスルーを構成し
ている。
【００１４】このように上記キャビティは制御信号用パ
ッド９の回りを除き全面導体金属１３で覆われた多層基
板の上面と金属フレーム２１および封止用カバー１５に
より完全に電気的にシールドされているために金属フレ
ームの横幅で規定される導波間モードのカットオフ周波
数以下の周波数では空間結合量を抑制でき、マイクロ波
集積回路１の入出力アイソレーションを十分確保するこ
とができるため、正常な動作が得られる。
【００１５】また、ＲＦ信号は多層基板上面の導体金属
１３を常にグランド面としたマイクロストリップまたは
トリプレート線路であるために実装面積はやや増大する
が、線路間の相互漏れ混みを少なくでき、また誘電体損
が少なく特性上の不具合の除去が比較的容易で信頼性お
よび生産性の高いパッケージを得られる。また誘電体多
層基板中に電磁シールド用バイアホールを設ける必要が
ないためパッケージの製造性を向上させることができ
る。
【００１６】さらに金属フレーム２１と封止用カバー１
５の接合には導電性樹脂および半田による接着だけでな
く、溶接加工を用いて接合できるため内部の気密性を向
上することができ、宇宙用マイクロ波パッケージ等に用
いる場合の信頼性を向上させることができる。また誘電
体多層基板を使用しているために制御信号線２６の配線
が容易なため比較的複雑な制御が必要なマイクロ波集積
回路の動作も簡易に得られるという利点を持つ。
【００１７】ここでマイクロ波集積回路はＭＭＩＣおよ
びハイブリッドＩＣどちらでも可能である。またキャビ
ティ内には制御信号処理用のＡＳＩＣや線路等その他の
部品が含まれもよい。さらにパッケージ入出力ＲＦ端子
５は多層基板上面の導体金属を側面メタライズ等により
ＲＦ入出力端子５の上面信号線と同一面にもってきてコ
プレナ線路とすることもできる。
【００１８】実施の形態２．図５はこの発明の実施の形
態２を示すマイクロ波パッケージの構成図、図６は図５
におけるＤ−Ｄ’線での断面図である。図において、１
〜２７は実施の形態１と同様であり説明を省略する。３
０はＲＦ端子、３１は整合回路基板、３２は電磁シール
ド用バイアホール、３３はボンディングワイヤまたはリ
ボンである。ここで多層基板上面は実施の形態１と同
様、全面導体金属１３でメッキ加工され、図５に示すよ
うに上記導体金属１３と導体金属上にロウ付けされた金
属フレーム２１ａ，ｂ，ｃおよび封止用カバー１５によ
り空洞キャビティが形成される。
【００１９】パッケージ入出力ＲＦ端子５ａから入力さ
れたＲＦ信号はフィードスルーを形成している誘電体基
板２２ａ，２３ａを通ってキャビティ内に伝わり、ボン
ディングワイヤ６ａを介してマイクロ波集積回路１上の
入出力パッド７ａに接続される。マイクロ波集積回路１
ａは制御信号用パッケージ入力端子８から制御信号用バ
イアホール２５、多層基板２０中の制御信号線を通って
制御信号用パッド９ａに伝わり、ボンディングワイヤ２
７を介してマイクロ波集積回路１ａに印加される外部か
らの制御信号によりレベル設定され、所定の動作をした
後、ＲＦ信号は入出力パッド７ｂからボンディングワイ
ヤ６ｂを介してＲＦ端子３０ａに接続され、誘電体基板
２２ｂを通ってキャビティ外部に出力される。ここでＲ
Ｆ端子３０ａの部分は実施の形態１のパッケージ入出力
ＲＦ端子５と同様フィードスルーを形成している。
【００２０】次にＲＦ端子３０ａからボンディングワイ
ヤ３３を介して整合回路基板３１上の線路によりＲＦ端
子３０ｂおよび３０ｃに伝わり同様に信号が伝わりマイ
クロ波集積回路１ｂおよび１ｃにより所定の動作を受け
た後パッケージ入出力ＲＦ端子５ｂおよび５ｃにより外
部に出力される。
【００２１】このようにマイクロ波集積回路１ａ，１
ｂ，１ｃは多層基板２０により制御信号用パッケージ入
出力端子８から制御線を配線しているために比較的容易
にパッケージの設計が可能である。さらに個別のキャビ
ティの中に実装され制御信号用パッド９回りを除き電磁
気的にシールドされているためにマイクロ波集積回路そ
れぞれの入出力間のアイソレーションが向上するだけで
なく複数のキャビティ間で電磁波の相互漏れこみを抑圧
できるために複数のキャビティ間のアイソレーションが
向上し誤動作、混信による特性劣化を防ぐことができ
る。本実施の形態では図６に示すようにマイクロ波集積
回路１ｂ，１ｃ間のアイソレーションをさらに高めるた
めに電磁シールド用バイアホール３２をキャビティの中
間に設けてもよい。本実施の形態では途中から２並列回
路となっているが、キャビティ数、直並列の仕方等に制
限はない。
【００２２】実施の形態３．図７は、この発明の実施の
形態３を示すマイクロ波パッケージの構成図で、図１に
おけるＡ−Ａ’線での断面図に相当する。図において、
１〜２６は実施の形態１と同様であり説明を省略する。
３４は金属プレートである。図において金属プレート３
４は導体金属１３にロウ付けされ、マイクロ波集積回路
１が本プレートの上に実装される。
【００２３】パッケージ入出力ＲＦ端子５ａから入力さ
れたＲＦ信号はキャビティ内に伝わり、ボンディングワ
イヤ６を介してマイクロ波集積回路１上の入出力パッド
７ａに接続される。マイクロ波集積回路１ａは制御信号
用パッケージ入力端子８から制御信号用バイアホール２
５、多層基板２０中の制御信号線を通って制御信号用パ
ッド９ａに伝わり、ボンディングワイヤ２７を介してマ
イクロ波集積回路１ａに印加される外部からの制御信号
によりレベル設定され、所定の動作をした後、ＲＦ信号
は入出力パッド７ｂからボンディングワイヤ６ｂを介し
てＲＦ端子３０ａに接続され、キャビティ外部に出力さ
れる。
【００２４】このようにマイクロ波集積回路１は金属プ
レート３４の上に実装されているためにマイクロ波集積
回路とフィードスルーの取り付け高さ位置の差を少なく
することができ、ボンディングワイヤ６のインダクタン
スを小さくし、電気特性の劣化を少なくすることができ
る。また金属プレート３４縁での表面張力により半田、
樹脂等の取り付け部材が電圧供給パッドに流れ出すのを
防ぐ効果もある。さらに集積回路の実装時の位置合わせ
が容易となり実装が簡便となる。
【００２５】実施の形態４．図８は、この発明の実施の
形態４を示すマイクロ波パッケージの構成図、図９は図
８におけるＥ−Ｅ’線での断面図である。図において、
１〜３１は実施の形態１と同様であり説明を省略する。
３５は金属プレート、３６は封止用カバーである。ここ
で多層基板上面は実施の形態１と同様、全面導体金属１
３でメッキ加工され、図８に示すように上記導体金属１
３と導体金属１３上にロウ付けされた金属フレーム２１
ａ，ｂ，ｃおよび封止用カバー１５により空洞キャビテ
ィが形成され、さらにこれらのキャビティは導体金属１
３と導体金属１３上にロウ付けされた金属フレーム３５
と封止用カバー３６によって形成されているキャビティ
内に包含される。
【００２６】パッケージ入出力ＲＦ端子５ａから入力さ
れたＲＦ信号は金属プレート２１ａおよび３５を貫くフ
ィードスルーによりキャビティ内に伝わり、ボンディン
グワイヤ６ａを介してマイクロ波集積回路１上の入出力
パッド７ａに接続される。マイクロ波集積回路１ａは制
御信号用パッケージ入力端子８から制御信号用バイアホ
ール２５、多層基板２０中の制御信号線を通って制御信
号用パッド９ａに伝わり、ボンディングワイヤ２７を介
してマイクロ波集積回路１ａに印加される外部からの制
御信号によりレベル設定され、所定の動作をした後、Ｒ
Ｆ信号は入出力パッド７ｂからボンディングワイヤ６ｂ
を介してＲＦ端子３０ａに接続され、キャビティ外部に
出力される。
【００２７】次にＲＦ端子３０ａからボンディングワイ
ヤ３３を介して整合回路基板３１上の線路によりＲＦ端
子３０ｂおよび３０ｃに伝わり同様に信号が伝わりマイ
クロ波集積回路１ｂおよび１ｃにより所定の動作を受け
た後パッケージ入出力ＲＦ端子５ｂおよび５ｃの金属プ
レート２１ａおよび３５を貫くフィードスルーにより外
部に出力される。
【００２８】本実施の形態ではこのようにより大きいキ
ャビティにより複数のキャビティの一部または全部を取
り囲むことにより、パッケージ全体を直方体形状に近付
けることができ、モジュール入出力端子５ａ，５ｂ，５
ｃ間のアイソレーションを向上することができ、モジュ
ール入出力端子間の信号の漏れ込みを抑圧することによ
り正常の動作を得ることができる。
【００２９】さらにキャビティ間を接続する３１の整合
回路基板等を保護することができ、本モジュールを上位
システムに組み込む際の特性変化を防ぐことができる。
またキャビティ間を接続するボンディングワイヤ３３等
を保護することができるためのモジュールの可搬性が向
上する。ここでマイクロ波集積回路を含む個別のキャビ
ティについて本実施の形態のように金属フレーム３５に
より気密のいらないところではＦ部のようにトンネル形
状でも電磁シールド効果は損なわれず、フィードスルー
形状を用いる場合に比べて損失を低減することができ
る。また制御信号用パッケージ入出力端子８は図８のよ
うにパッケージ上面に設けてもパッケージ下面に設けて
もよい。
【００３０】
【発明の効果】第１の発明によれば、制御信号の配線に
多層基板を使用することにより、比較的複雑なマイクロ
波集積回路の制御を可能とし、多層基板上の金属フレー
ムの寸法により規定される遮断周波数以下の周波数では
マイクロ波集積回路の入出力端子間のアイソレーション
が向上し、マイクロ波集積回路の動作を正常なものに保
つことができる。また金属フレームと封止用カバー間の
溶接加工によりキャビティ内部の気密封止が可能とな
り、宇宙用等の長寿命品の信頼性を向上させることがで
きる。
【００３１】また第２の発明によれば、制御信号の配線
に多層基板を使用することにより、比較的複雑なマイク
ロ波集積回路の制御を可能とし、複数のキャビティ間で
電磁波の相互漏れ込みを抑圧できるために複数のキャビ
ティ間のアイソレーションが向上し誤動作、混信による
特性劣化を防ぐことができ、マイクロ波集積回路の動作
を正常なものに保つことができる。
【００３２】第３の発明によれば、マイクロ波集積回路
は金属プレートの上に実装されているためにマイクロ波
集積回路の高さ位置を調整することができ、ボンディン
グワイヤのインダクタンスを小さくし、電気特性の劣化
を少なくすることができる。また金属プレート縁での表
面張力により半田、樹脂等の取り付け部材が電圧供給パ
ッドに流れ出すのを防ぐことができ、さらに集積回路の
実装時の位置合わせが容易となるという効果もある。
【００３３】また第４の発明によれば、パッケージ全体
を直方体形状に近付けることができモジュール入出力端
子間のアイソレーションを向上することができ、またモ
ジュール上の整合回路基板、ボンディングワイヤ等を保
護することにより電気特性の劣化を防ぎ、モジュールの
可搬性を向上させ、信頼性を高めることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示すマイクロ波パ
ッケージの構成図である。
【図２】 図１のＡ−Ａ’断面図である。
【図３】 図１のＢ−Ｂ’断面図である。
【図４】 図１のＣ−Ｃ’断面図である。
【図５】 この発明の実施の形態２を示すマイクロ波パ
ッケージの構成図である。
【図６】 図５のＤ−Ｄ’断面図である。
【図７】 この発明の実施の形態３を示すマイクロ波パ
ッケージの構成図である。
【図８】 この発明の実施の形態４を示すマイクロ波パ
ッケージの構成図である。
【図９】 図８のＥ−Ｅ’断面図である。
【図１０】 従来のマイクロ波パッケージの構成図であ
る。
【図１１】 図１０のＦ−Ｆ’断面図である。
【図１２】 図１０のマイクロ波パッケージのＧ−Ｇ’
断面図である。
【符号の説明】
１ マイクロ波集積回路、２ 誘電体基板、３ 誘電体
基板、４ 金属プレート、５ 入出力ＲＦ端子、６ ボ
ンディングワイヤ、７ 入出力パッド、８ 制御信号用
パッケージ入出力端子、９ 制御信号用パッド、１０
ＲＦ信号用パッド、１１ ＲＦ信号線、１２ バイアホ
ール、１３ 導体金属、１４ 電磁シールド用バイアホ
ール、１５ 封止用カバー、１６ 誘電体多層基板、２
１ 金属フレーム、２５ 制御信号用バイアホール、２
６ 制御信号線、２７ ボンディングワイヤ、３０ Ｒ
Ｆ端子、３１ 整合回路基板、３２ 電磁シールド用バ
イアホール、３３ ボンディングワイヤ、３４ 金属プ
レート、３５ 金属フレーム、３６ 封止用カバー。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 誘電体多層基板、入出力ＲＦ端子、制御
    信号用端子、制御信号線、マイクロ波集積回路、金属フ
    レームおよび封止用カバーとを有するマイクロ波パッケ
    ージに於いて、上記誘電体多層基板の一方面は金属導体
    によりメッキされ、入出力ＲＦ端子はＲＦ信号線を内部
    に挟んだ２つの誘電体基板からなり、上記金属フレーム
    と上記金属フレームを貫く入出力ＲＦ端子は上記誘電体
    多層基板の一方面に固定され、上記制御信号用端子は上
    記金属フレーム内の誘電体多層基板の一方面に配置さ
    れ、上記制御信号線は上記誘電体多層基板中に配線さ
    れ、かつ上記制御信号用端子と接続され、上記マイクロ
    波集積回路は上記金属フレーム内の誘電体多層基板の一
    方面に実装され、入出力ＲＦ端子および制御信号用端子
    とに接続され、上記金属フレーム一方面は封止用カバー
    と接合されることを特徴とするマイクロ波パッケージ。
  2. 【請求項２】 誘電体多層基板と、入出力ＲＦ端子と、
    制御信号用端子と、制御信号線と、複数のマイクロ波集
    積回路と、複数の金属フレームと、整合回路基板および
    封止用カバーとを有するマイクロ波パッケージに於い
    て、上記誘電体多層基板の一方面は金属導体によりメッ
    キされ、上記複数の金属フレームとこれを貫く入出力Ｒ
    Ｆ端子は上記誘電体多層基板の一方面に固定され、上記
    制御信号用端子は上記金属フレーム内の誘電体多層基板
    の一方面に配置され、上記制御信号線は上記誘電体多層
    基板中に配線され、かつ上記制御信号用端子と接続さ
    れ、上記複数のマイクロ波集積回路は上記複数の金属フ
    レーム内に於ける誘電体多層基板の一方面に実装され、
    上記入出力ＲＦ端子および制御信号用端子とに接続さ
    れ、上記複数の入出力ＲＦ端子間を接続する整合回路基
    板は上記金属フレーム外の誘電体多層基板の一方面に実
    装され、上記複数の金属フレーム上面は封止用カバーと
    接合されることを特徴とするマイクロ波パッケージ。
  3. 【請求項３】 金属プレートは金属フレーム内において
    誘電体多層基板上面の金属導体上に固定され、マイクロ
    波集積回路は上記金属プレート上面に実装されることを
    特徴とする請求項１または２記載のマイクロ波パッケー
    ジ。
  4. 【請求項４】 上記誘電体多層基板の一方面は金属導体
    によりメッキされ、上記複数の金属フレームは上記誘電
    体多層基板の一方面に固定され、上記複数のマイクロ波
    集積回路は上記複数の金属フレーム内における誘電体多
    層基板の一方面に実装され、上記複数の金属フレームの
    全部または一部を包含する金属フレームと入出力ＲＦ端
    子は上記誘電体多層基板の一方面に固定され、これら複
    数の金属フレームの一方面は封止用カバーと接合される
    ことを特徴とする請求項２記載のマイクロ波パッケー
    ジ。
JP2000012687A 2000-01-21 2000-01-21 マイクロ波パッケージ Pending JP2001203290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000012687A JP2001203290A (ja) 2000-01-21 2000-01-21 マイクロ波パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012687A JP2001203290A (ja) 2000-01-21 2000-01-21 マイクロ波パッケージ

Publications (1)

Publication Number Publication Date
JP2001203290A true JP2001203290A (ja) 2001-07-27

Family

ID=18540374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012687A Pending JP2001203290A (ja) 2000-01-21 2000-01-21 マイクロ波パッケージ

Country Status (1)

Country Link
JP (1) JP2001203290A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795729B2 (en) 2006-03-22 2010-09-14 Mitsubishi Electric Corporation Transceiver device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795729B2 (en) 2006-03-22 2010-09-14 Mitsubishi Electric Corporation Transceiver device

Similar Documents

Publication Publication Date Title
US7504710B2 (en) Multilayer dielectric substrate and semiconductor package
US7649499B2 (en) High-frequency module
EP0503200B1 (en) Package for microwave integrated circuit
US7482678B2 (en) Surface-mounted microwave package and corresponding mounting with a multilayer circuit
US6807063B2 (en) High-frequency integrated circuit module
US6489679B2 (en) High-frequency package
JPH11214556A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPH09321501A (ja) 多層高周波回路基板
US6140698A (en) Package for microwave and mm-wave integrated circuits
JP2571029B2 (ja) マイクロ波集積回路
JP2603310B2 (ja) 高周波集積回路用パッケージ
JPH1117063A (ja) 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス
JP2002185201A (ja) 高周波用配線基板
JP2001203290A (ja) マイクロ波パッケージ
JPH0982826A (ja) 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造
US7339269B2 (en) High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof
JPH05199019A (ja) 高周波回路パッケージ
JPH11340370A (ja) 高周波用モジュール
JP2001185918A (ja) 高周波用配線基板
JP3600729B2 (ja) 高周波回路用パッケージ
JP2643858B2 (ja) 複合マイクロ波集積回路
JP3939059B2 (ja) 高周波パッケージ
JP3813946B2 (ja) 高周波モジュール用ボード
JP4563980B2 (ja) 表面実装型パッケージ及び半導体装置
JP2000278008A (ja) 高周波用配線基板