JPH03200398A - 回路基板装置のシールド構造 - Google Patents
回路基板装置のシールド構造Info
- Publication number
- JPH03200398A JPH03200398A JP34016389A JP34016389A JPH03200398A JP H03200398 A JPH03200398 A JP H03200398A JP 34016389 A JP34016389 A JP 34016389A JP 34016389 A JP34016389 A JP 34016389A JP H03200398 A JPH03200398 A JP H03200398A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit
- ceramic substrate
- region
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 102
- 239000000919 ceramic Substances 0.000 claims abstract description 57
- 239000011888 foil Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 55
- 238000005192 partition Methods 0.000 claims description 12
- 239000012528 membrane Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
回路基板装置のシールド構造の改良に関し、シールドの
信頼度か高く、また小形化が容易な回路基板装置のシー
ルド構造を提供することを目的とし、 表面に所望に膜回路及び回路部品を実装したセラミック
基板を、金属ケースに収容実装する回路基板装置におい
て、該セラミック基板の表面の所望の位置に形成され、
回路を設ける一方の領域と、他の回路を設ける他方の領
域とに、該表面を区画する短冊形導体と、双方の該回路
を接続すべ（、該短冊形導体を分断する連結路部分に形
成したパターンと、該セラミック基板の裏面、に形成し
た厚膜よりなるアース導体層と、該アース導体層が左右
に延伸してなるフレキシブル導体膜とを備え、双方の該
フレキシブル導体膜のそれぞれの端末側縁を、該短冊形
導体に貼着することで、一方の該領域の上部空間が一方
の該フレキシブル導体膜で、他方の該領域の上部空間が
他方の該フレキシブル導体膜で、それぞれ覆われてなる
構成とする。
信頼度か高く、また小形化が容易な回路基板装置のシー
ルド構造を提供することを目的とし、 表面に所望に膜回路及び回路部品を実装したセラミック
基板を、金属ケースに収容実装する回路基板装置におい
て、該セラミック基板の表面の所望の位置に形成され、
回路を設ける一方の領域と、他の回路を設ける他方の領
域とに、該表面を区画する短冊形導体と、双方の該回路
を接続すべ（、該短冊形導体を分断する連結路部分に形
成したパターンと、該セラミック基板の裏面、に形成し
た厚膜よりなるアース導体層と、該アース導体層が左右
に延伸してなるフレキシブル導体膜とを備え、双方の該
フレキシブル導体膜のそれぞれの端末側縁を、該短冊形
導体に貼着することで、一方の該領域の上部空間が一方
の該フレキシブル導体膜で、他方の該領域の上部空間が
他方の該フレキシブル導体膜で、それぞれ覆われてなる
構成とする。
本発明は、回路基板装置のシールド構造の改良に関する
。
。
近年の電子機器には、所望の高周波回路をセラミック基
板上に構成し、これらのセラミック基板を金属ケースに
収容実装した回路基板装置が広く使用されている。
板上に構成し、これらのセラミック基板を金属ケースに
収容実装した回路基板装置が広く使用されている。
このような回路基板装置の従来例を、第５図に示す。
第５図において、５は、上方の開口を蓋６で塞ぐ浅い箱
形の金属ケースであって、金属ケース５の底板５Ａのほ
ぼ中間部に金属板よりなる仕切板７を設けることで、ケ
ース内を電磁波的に分離させている。
形の金属ケースであって、金属ケース５の底板５Ａのほ
ぼ中間部に金属板よりなる仕切板７を設けることで、ケ
ース内を電磁波的に分離させている。
１．２は、それぞれの表面に所望の膜回路と回路部品を
実装したセラミック基板であって、仕切板７で区画され
た一方の領域の底板５Ａ上に、一方のセラミック基板ｌ
が、他方の領域の底板５Ａ上に他のセラミック基板２か
、それぞれ収容固着（例えば半田付け、導電性接着剤に
よる接着）されている。
実装したセラミック基板であって、仕切板７で区画され
た一方の領域の底板５Ａ上に、一方のセラミック基板ｌ
が、他方の領域の底板５Ａ上に他のセラミック基板２か
、それぞれ収容固着（例えば半田付け、導電性接着剤に
よる接着）されている。
４は、フレキシブルプリント板、或いは複数の被覆リー
ド線が配列した接続線である。
ド線が配列した接続線である。
接続線４の一方の端部をセラミック基板ｌの表面に配列
した導体パターン３−１に重畳し、半田付は或いは導電
性接着剤を用いて接続し、他方の端部を、他のセラミッ
ク基板２の表面に配列した導体パターン３−２に重畳し
、半田付は或いは導電性接着剤を用いて接続することで
、両セラミック基板を接続させている。
した導体パターン３−１に重畳し、半田付は或いは導電
性接着剤を用いて接続し、他方の端部を、他のセラミッ
ク基板２の表面に配列した導体パターン３−２に重畳し
、半田付は或いは導電性接着剤を用いて接続することで
、両セラミック基板を接続させている。
この際、セラミック基板１．２間には、仕切板７を設け
である。よって仕切板７の上方にＵ形の欠切７Ａを設け
、この欠切７Ａ部分を跨ぐように通すことで、接続線４
を配線させている。
である。よって仕切板７の上方にＵ形の欠切７Ａを設け
、この欠切７Ａ部分を跨ぐように通すことで、接続線４
を配線させている。
上述のように金属ケース５内を仕切板７で仕切り、その
一方に回路を設けたセラミック基板１を、他方に他の回
路を設けたセラミック基板２を、それぞれ実装すること
で、セラミック基板Ｉの回路とセラミック基板２の回路
間をシールドし、電磁波ノイズによる障害を防止してい
る。
一方に回路を設けたセラミック基板１を、他方に他の回
路を設けたセラミック基板２を、それぞれ実装すること
で、セラミック基板Ｉの回路とセラミック基板２の回路
間をシールドし、電磁波ノイズによる障害を防止してい
る。
しかしながら、上記従来のシールド構造は、仕切板の上
部にＵ形の欠切があることに起因して、この欠切部分か
ら電磁波が洩れるという問題点があった。
部にＵ形の欠切があることに起因して、この欠切部分か
ら電磁波が洩れるという問題点があった。
また、金属ケース内に仕切板を設け、さらにそれぞれの
区画内にそれぞれセラミック基板を収容しなければなら
ないので、金属ケース即ち回路基板装置の小形化が困難
であるという問題点があった。
区画内にそれぞれセラミック基板を収容しなければなら
ないので、金属ケース即ち回路基板装置の小形化が困難
であるという問題点があった。
本発明はこのような点に鑑みて創作されたもので、シー
ルドの信頼度が高く、また小形化が容易な回路基板装置
のシールド構造を提供することを目的としている。
ルドの信頼度が高く、また小形化が容易な回路基板装置
のシールド構造を提供することを目的としている。
上記の目的を達成するために本発明は、第１図に例示し
たように、表面に所望に膜回路及び回路部品を実装した
セラミック基板１０を、金属ケースに収容実装した回路
基板装置において、セラミック基板１０の表面の所望の
位置に形成され、回路１５Ａを設ける一方の領域１０Ａ
と、他の回路１５Ｂを設ける他方の領域１０Ｂとに、表
面を区画する短冊形導体１１と、双方の回路１５Ａ、
１５Ｂを接続すべく、短冊形導体１１を分断する連結路
部分に形成したパターンと、セラミック基板１０の裏面
に形成した厚膜よりなるアース導体層２０と、アース導
体層２０が左右に延伸してなるフレキシブル導体膜２０
Ａ、 ２０Ｂとを備えた構成とする。
たように、表面に所望に膜回路及び回路部品を実装した
セラミック基板１０を、金属ケースに収容実装した回路
基板装置において、セラミック基板１０の表面の所望の
位置に形成され、回路１５Ａを設ける一方の領域１０Ａ
と、他の回路１５Ｂを設ける他方の領域１０Ｂとに、表
面を区画する短冊形導体１１と、双方の回路１５Ａ、
１５Ｂを接続すべく、短冊形導体１１を分断する連結路
部分に形成したパターンと、セラミック基板１０の裏面
に形成した厚膜よりなるアース導体層２０と、アース導
体層２０が左右に延伸してなるフレキシブル導体膜２０
Ａ、 ２０Ｂとを備えた構成とする。
そして、双方のフレキシブル導体膜２０Ａ ２０Ｂのそ
れぞれの端末側縁を、短冊形導体１１に貼着することで
、一方の領域１０Ａの上部空間を一方のフレキシブル導
体膜２０Ａで、他方の領域１０Ｂの上部空間を他方のフ
レキシブル導体膜２０Ｂで、それぞれ覆うものとする。
れぞれの端末側縁を、短冊形導体１１に貼着することで
、一方の領域１０Ａの上部空間を一方のフレキシブル導
体膜２０Ａで、他方の領域１０Ｂの上部空間を他方のフ
レキシブル導体膜２０Ｂで、それぞれ覆うものとする。
また、第２図に例示したように、フレキシブル導体膜２
０Ａ、 ２０Ｂの代わりに、中央部がアース導体層２０
に密着し、セラミック基板１０の裏面に敷かれる、左右
に長い帯状の導体箔３０を備えた構成とする。
０Ａ、 ２０Ｂの代わりに、中央部がアース導体層２０
に密着し、セラミック基板１０の裏面に敷かれる、左右
に長い帯状の導体箔３０を備えた構成とする。
そして、導体箔３０の両端末側縁を短冊形導体１１に貼
着することで、一方の領域１０Ａの上部空間が導体箔３
０の一方の端部側で、他方の該領域１０Ｂの上部空間が
導体箔３０の他方の端部側で、それぞれ覆うものとする
。
着することで、一方の領域１０Ａの上部空間が導体箔３
０の一方の端部側で、他方の該領域１０Ｂの上部空間が
導体箔３０の他方の端部側で、それぞれ覆うものとする
。
上述のように短冊形導体１１で区画したセラミック基板
１０の一方の領域に回路１５Ａを、他方の領域に他の回
路１５Ｂを設け、それぞれの上部空間を、アース導体層
２０に繋がるフレキシブル導体膜、或いは導体箔でそれ
ぞれ覆うている。
１０の一方の領域に回路１５Ａを、他方の領域に他の回
路１５Ｂを設け、それぞれの上部空間を、アース導体層
２０に繋がるフレキシブル導体膜、或いは導体箔でそれ
ぞれ覆うている。
したがって、ノイズ発生の原因となる電磁波が他方の領
域に洩れる恐れが少ない。
域に洩れる恐れが少ない。
また、金属ケースに仕切板を設けることなく、１枚のセ
ラミック基板１０に電磁波的にシールドすべき２つの回
路を設けであるので、セラミック基板及び金属ケースの
面積が小さくなり、回路基板装置の小形化が推進される
。
ラミック基板１０に電磁波的にシールドすべき２つの回
路を設けであるので、セラミック基板及び金属ケースの
面積が小さくなり、回路基板装置の小形化が推進される
。
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
お、全図を通じて同一符号は同一対象物を示す。
第１図は第１の発明の断面図、第２図は第２の発明の断
面図、第３図の（ａｌ、 （ｂｌ、 （Ｃ）、 （ｄｉ
、 （ｅ）は第１の発明の製造過程を示す図、第４図は
第２の発明の製造過程を示す図である。
面図、第３図の（ａｌ、 （ｂｌ、 （Ｃ）、 （ｄｉ
、 （ｅ）は第１の発明の製造過程を示す図、第４図は
第２の発明の製造過程を示す図である。
第１図、第３図において、１０は例えばアルミナ等より
なる、矩形状のセラミック基板であって、表面の右側の
領域１０Ａに、膜回路及び回路部品よりなる回路１５Ａ
を設けである。
なる、矩形状のセラミック基板であって、表面の右側の
領域１０Ａに、膜回路及び回路部品よりなる回路１５Ａ
を設けである。
また、左側の領域１０Ｂにも、膜回路及び回路部品より
なる他の回路１５Ｂを設けである。
なる他の回路１５Ｂを設けである。
一方、セラミック基板１０の裏面の全面には、厚膜より
なるアース導体層２０を設け、それぞれの回路１５Ａ及
び回路１５Ｂのアース回路とは、ビヤホール１７を介し
て接続しである。
なるアース導体層２０を設け、それぞれの回路１５Ａ及
び回路１５Ｂのアース回路とは、ビヤホール１７を介し
て接続しである。
一方、セラミック基板１０の表面の領域１０Ａと領域１
０Ｂとの境界線上に厚膜よりなる短冊形導体１１を設け
ある。
０Ｂとの境界線上に厚膜よりなる短冊形導体１１を設け
ある。
この回路１５Ａと回路１５Ｂとは、詳細を第３図（Ｃ）
に示したように、短冊形導体１１を分断する連結路１２
に形成した、パターン１３によって接続されている。
に示したように、短冊形導体１１を分断する連結路１２
に形成した、パターン１３によって接続されている。
２０Ａ、 ２０Ｂは、アース導体層２０が左右に延伸す
ることで形成されたフレキシブル導体膜である。
ることで形成されたフレキシブル導体膜である。
そして、セラミック基板１０の裏面、即ちアース導体層
２０を半田、導電性接着剤等の固着剤１８を用いて、金
属ケース５の底板５Ａに密着させ、双方のフレキシブル
導体膜２０Ａ、 ２０Ｂをセラミック基板１０を包むよ
うに上方に湾曲させ、それぞれの端末側縁を短冊形導体
１１の重畳し、半田付け、熱圧着。
２０を半田、導電性接着剤等の固着剤１８を用いて、金
属ケース５の底板５Ａに密着させ、双方のフレキシブル
導体膜２０Ａ、 ２０Ｂをセラミック基板１０を包むよ
うに上方に湾曲させ、それぞれの端末側縁を短冊形導体
１１の重畳し、半田付け、熱圧着。
或いは導電性接着剤を用いる等、して貼着しである。
なお、セラミック基板１０の前後の両側の底板５Ａ部分
に、底板５Ａを貫通するガラス封止等した端子８を配列
し、端子８の頭部を回路１５Ａ、 １５Ｂの電極に接続
することで、外部装置との信号の授受、或いは電源の供
給を行っている。
に、底板５Ａを貫通するガラス封止等した端子８を配列
し、端子８の頭部を回路１５Ａ、 １５Ｂの電極に接続
することで、外部装置との信号の授受、或いは電源の供
給を行っている。
一方金属ケース５の開口は、導電性接着剤等で金属板よ
りなる蓋６を接着することで、電磁波的に回路基板装置
と外部とを遮断している。
りなる蓋６を接着することで、電磁波的に回路基板装置
と外部とを遮断している。
次に上述のフレキシブル導体膜２０Ａ、 ２０Ｂの製造
手順を、第３図を参照しながら説明する。
手順を、第３図を参照しながら説明する。
まず第３図（ａ）に示すように、セラミック基板を所望
回路形成領域より左右に充分に長い大形のものを準備し
、その裏面の中央部を除いた左右の部分に、銀・パラジ
ウム導体ペーストを印刷、焼成法に下部導体層２１の表
面を含む大形セラミック基板の全裏面に、銅導体ペース
トを印刷、焼成することで、アース導体層（厚さは４０
μｍ前後）２０を設ける。
回路形成領域より左右に充分に長い大形のものを準備し
、その裏面の中央部を除いた左右の部分に、銀・パラジ
ウム導体ペーストを印刷、焼成法に下部導体層２１の表
面を含む大形セラミック基板の全裏面に、銅導体ペース
トを印刷、焼成することで、アース導体層（厚さは４０
μｍ前後）２０を設ける。
この際アース導体層２０を窒素ガス中で加熱（７０００
Ｃ〜１０００°Ｃ）焼成時に、下部導体層２１内の金属
即ち銀がアース導体層２０の金属（銅）へ拡散移動する
。
Ｃ〜１０００°Ｃ）焼成時に、下部導体層２１内の金属
即ち銀がアース導体層２０の金属（銅）へ拡散移動する
。
よって、下部導体層２１と大形セラミック基板との接着
強度が低下して、下部導体層２１に相当するアース導体
層部分の密着強度が低下する。
強度が低下して、下部導体層２１に相当するアース導体
層部分の密着強度が低下する。
したがって、予めセラミック基板の表面に設けた切込み
ラインＭの部分で大形セラミック基板を折り曲げると、
セラミック基板の両端部は、下部導体層２１部分で剥離
して除去され、所望の大きさのセラミック基板１０の裏
面にアース導体層２ｏが残り、その左右の両端に、それ
ぞれフレキシブル導体膜２０Ａ、 ２０Ｂができる。
ラインＭの部分で大形セラミック基板を折り曲げると、
セラミック基板の両端部は、下部導体層２１部分で剥離
して除去され、所望の大きさのセラミック基板１０の裏
面にアース導体層２ｏが残り、その左右の両端に、それ
ぞれフレキシブル導体膜２０Ａ、 ２０Ｂができる。
なお、第３図（ｂ）、 （Ｃ）に示したように、フレキ
シブル導体膜２０Ａ、 ２０Ｂの端末側縁の、連結路１
２に相当する位置に、例えば絶縁フィルム等の絶縁体２
５を貼着することで、連結路１２のパターン１３が短絡
等しないようにする。
シブル導体膜２０Ａ、 ２０Ｂの端末側縁の、連結路１
２に相当する位置に、例えば絶縁フィルム等の絶縁体２
５を貼着することで、連結路１２のパターン１３が短絡
等しないようにする。
そして、第３図ｆｄ）、 （ｅ）に示すように、セラミ
ック基板１０を金属ケース５に収容し、セラミック基板
１０の裏面、即ちアース導体層２０を半田、導電性接着
剤等の固着剤１８を用いて、金属ケース５の底板５Ａに
密着させる。
ック基板１０を金属ケース５に収容し、セラミック基板
１０の裏面、即ちアース導体層２０を半田、導電性接着
剤等の固着剤１８を用いて、金属ケース５の底板５Ａに
密着させる。
その後、回路１５Ａ、 １５Ｂの電極を対応する端子８
に、金線等を介して接続する。
に、金線等を介して接続する。
次に、双方のフレキシブル導体膜２０Ａ、 ２０Ｂをセ
ラミック基板１０を包むように上方に湾曲させ、それぞ
れの端末側縁を短冊形導体１１の重畳し、半田付け、熱
圧着、或いは導電性接着剤を用いる等、して貼着する。
ラミック基板１０を包むように上方に湾曲させ、それぞ
れの端末側縁を短冊形導体１１の重畳し、半田付け、熱
圧着、或いは導電性接着剤を用いる等、して貼着する。
第２の発明は、第２図、第４図に図示したように、セラ
ミック基板１０の裏面のアース導体層２０に繋がるフレ
キシブル導体膜２０Ａ 、 ２０Ｂを設ける代わりに、
銅等よりなる帯状の導体箔３０を設けて、導体箔３０の
中央部をアース導体層２０に、半田、導電性接着剤等の
固着剤１９で密着させる。
ミック基板１０の裏面のアース導体層２０に繋がるフレ
キシブル導体膜２０Ａ 、 ２０Ｂを設ける代わりに、
銅等よりなる帯状の導体箔３０を設けて、導体箔３０の
中央部をアース導体層２０に、半田、導電性接着剤等の
固着剤１９で密着させる。
なお、導体箔３０の両端末側縁の、連結路に相当する位
置に、例えば絶縁フィルム等の絶縁体２５を貼着するこ
とで、回廊のパターンが短絡等しないようにしてお（。
置に、例えば絶縁フィルム等の絶縁体２５を貼着するこ
とで、回廊のパターンが短絡等しないようにしてお（。
そして、導体箔３０を裏面に密着させたセラミック基板
１０を、金属ケース５に収容し、セラミック基板１０の
裏面、即ち導体箔３０の中央部を半田、導電性接着剤等
の固着剤１８を用いて、金属ケース５の底板５Ａに密着
させる。
１０を、金属ケース５に収容し、セラミック基板１０の
裏面、即ち導体箔３０の中央部を半田、導電性接着剤等
の固着剤１８を用いて、金属ケース５の底板５Ａに密着
させる。
その後、回路１５Ａ、 １５Ｂの電極を対応する端子８
に、金線等を介して接続し、導体箔３０の左右の部分で
セラミック基板１０を包むように導体箔３ｏを湾曲させ
、それぞれの両端末側縁を短冊形導体１１に貼着しであ
る。
に、金線等を介して接続し、導体箔３０の左右の部分で
セラミック基板１０を包むように導体箔３ｏを湾曲させ
、それぞれの両端末側縁を短冊形導体１１に貼着しであ
る。
第１．第２の何れの発明も、短冊形導体１１で区画した
セラミック基板１０の一方の領域に回路１５Ａを、他方
の領域に他の回路１５Ｂを設け、それぞれの上部空間を
、アース導体層２０に繋がるフレキシブル導体膜、或い
は導体箔でそれぞれ覆うているので、ノイズ発生の原因
となる電磁波が他方の領域に洩れる恐れが少ない。
セラミック基板１０の一方の領域に回路１５Ａを、他方
の領域に他の回路１５Ｂを設け、それぞれの上部空間を
、アース導体層２０に繋がるフレキシブル導体膜、或い
は導体箔でそれぞれ覆うているので、ノイズ発生の原因
となる電磁波が他方の領域に洩れる恐れが少ない。
〔発明の効果〕
以上説明したように第１．第２の何れの発明も、短冊形
導体で区画したセラミック基板の一方の領域に回路を、
他方の領域に他の回路を設け、それぞれの上部空間を、
アース導体層に繋がるフレキシブル導体膜、或いは導体
箔でそれぞれ覆うているので、ノイズ発生の原因となる
電磁波が他方の領域に洩れる恐れがな（、シールドの信
頼度が高いばかりでなく、回路基板装置の小形化が容易
である等、実用上で優れた効果がある。
導体で区画したセラミック基板の一方の領域に回路を、
他方の領域に他の回路を設け、それぞれの上部空間を、
アース導体層に繋がるフレキシブル導体膜、或いは導体
箔でそれぞれ覆うているので、ノイズ発生の原因となる
電磁波が他方の領域に洩れる恐れがな（、シールドの信
頼度が高いばかりでなく、回路基板装置の小形化が容易
である等、実用上で優れた効果がある。
第１図は第１の発明の断面図、
第２図は第２の発明の断面図、
第３図の（ａ）、 （ｂ）、 （Ｃ）、 （ｄ）、 （
ｅ）は第１の発明の製造過程を示す図、 第４図は第２の発明の製造過程を示す図、第５図は従来
例の断面図である。 図において、 ！、２．１０はセラミック基板、 ５は金属ケース、 ６は蓋、 ８は端子、 １０Ａ、 １０Ｂは領域、 １１は短冊形導体、 １２は連結路、 １３はパターン、 １５Ａ、 １５Ｂは回路、 ２０はアース導体層、 ２０Ａ、 ２０Ｂはフレキシブル導体膜、２５は絶縁体
、 ３０は導体箔をそれぞれ示す。 ２０Ａ、２０Ｂ：フレ彷プル導体機 ’ｓ＋ｎ’ｃ明ｎｊ面図 第 １（！ｌ 易２−全朗ｎ断［Ｆ］図 第 ２ 図 第 ｎ発明／ｌ製造通ネＬΣ示Ｔ図 第３図（ぞの１） 第１Ｑ？−〇製止過程？示旧囚 あ 図 どぞ の ２） 第２め奢四の製造過程１示亨図 第 Σ 従来使国断面圃 第 デ 圃
ｅ）は第１の発明の製造過程を示す図、 第４図は第２の発明の製造過程を示す図、第５図は従来
例の断面図である。 図において、 ！、２．１０はセラミック基板、 ５は金属ケース、 ６は蓋、 ８は端子、 １０Ａ、 １０Ｂは領域、 １１は短冊形導体、 １２は連結路、 １３はパターン、 １５Ａ、 １５Ｂは回路、 ２０はアース導体層、 ２０Ａ、 ２０Ｂはフレキシブル導体膜、２５は絶縁体
、 ３０は導体箔をそれぞれ示す。 ２０Ａ、２０Ｂ：フレ彷プル導体機 ’ｓ＋ｎ’ｃ明ｎｊ面図 第 １（！ｌ 易２−全朗ｎ断［Ｆ］図 第 ２ 図 第 ｎ発明／ｌ製造通ネＬΣ示Ｔ図 第３図（ぞの１） 第１Ｑ？−〇製止過程？示旧囚 あ 図 どぞ の ２） 第２め奢四の製造過程１示亨図 第 Σ 従来使国断面圃 第 デ 圃
Claims (2)
- （１）表面に所望に膜回路及び回路部品を実装したセラ
ミック基板（１０）を、金属ケース（５）に収容実装す
る回路基板装置において、 該セラミック基板（１０）の表面の所望の位置に形成さ
れ、回路（１５Ａ）を設ける一方の領域（１０Ａ）と、
他の回路（１５Ｂ）を設ける他方の領域（１０Ｂ）とに
、該表面を区画する短冊形導体（１１）と、 双方の該回路（１５Ａ，１５Ｂ）を接続すべく、該短冊
形導体（１１）を分断する連結路部分に形成したパター
ンと、 該セラミック基板（１０）の裏面に形成した厚膜よりな
るアース導体層（２０）と、 該アース導体層（２０）が左右に延伸してなるフレキシ
ブル導体膜（２０Ａ，２０Ｂ）とを備え、双方の該フレ
キシブル導体膜（２０Ａ，２０Ｂ）のそれぞれの端末側
縁を、該短冊形導体（１１）に貼着することで、一方の
該領域（１０Ａ）の上部空間が一方の該フレキシブル導
体膜（２０Ａ）で、他方の該領域（１０Ｂ）の上部空間
が他方の該フレキシブル導体膜（２０Ｂ）で、それぞれ
覆われてなることを特徴とする回路基板装置のシールド
構造。 - （２）セラミック基板（１０）の表面の所望の位置に形
成され、回路（１５Ａ）を設ける一方の領域（１０Ａ）
と、他の回路（１５Ｂ）を設ける他方の領域（１０Ｂ）
とに、該表面を区画する短冊形導体（１１）と、 双方の該回路（１５Ａ，１５Ｂ）を接続すべく、該短冊
形導体（１１）を分断する連結路部分に形成したパター
ンと、 該セラミック基板（１０）の裏面に形成した厚膜よりな
るアース導体層（２０）と、 中央部が該アース導体層（２０）に密着し、該セラミッ
ク基板（１０）の裏面に敷かれる、左右に長い帯状の導
体箔（３０）とを備え、 該導体箔（３０）の両端末側縁を該短冊形導体（１１）
に貼着することで、一方の該領域（１０Ａ）の上部空間
が該導体箔（３０）の一方の端部側で、他方の該領域（
１０Ｂ）の上部空間が該導体箔（３０）の他方の端部側
で、それぞれ覆われてなることを特徴とする回路基板装
置のシールド構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34016389A JPH03200398A (ja) | 1989-12-27 | 1989-12-27 | 回路基板装置のシールド構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34016389A JPH03200398A (ja) | 1989-12-27 | 1989-12-27 | 回路基板装置のシールド構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03200398A true JPH03200398A (ja) | 1991-09-02 |
Family
ID=18334333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34016389A Pending JPH03200398A (ja) | 1989-12-27 | 1989-12-27 | 回路基板装置のシールド構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03200398A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541199U (ja) * | 1991-11-07 | 1993-06-01 | 株式会社三ツ葉電機製作所 | 電子部品取付構造 |
| CN100373116C (zh) * | 2003-05-22 | 2008-03-05 | 乐金电子(天津)电器有限公司 | 因特网电冰箱主控制器的散热和电磁波遮蔽结构 |
-
1989
- 1989-12-27 JP JP34016389A patent/JPH03200398A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541199U (ja) * | 1991-11-07 | 1993-06-01 | 株式会社三ツ葉電機製作所 | 電子部品取付構造 |
| CN100373116C (zh) * | 2003-05-22 | 2008-03-05 | 乐金电子(天津)电器有限公司 | 因特网电冰箱主控制器的散热和电磁波遮蔽结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004957B1 (ko) | 고주파 회로장치 | |
| JP3299266B2 (ja) | 可撓性の細片線導体を備えた装置及び同装置の製造方法 | |
| US4845313A (en) | Metallic core wiring substrate | |
| JP2001085569A (ja) | 高周波回路装置 | |
| US6884938B2 (en) | Compact circuit module | |
| JP2002150848A (ja) | シールドフラットケーブル及びその接続方法 | |
| JPH03200398A (ja) | 回路基板装置のシールド構造 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JP3854095B2 (ja) | 多層回路基板 | |
| JPH0287701A (ja) | 高周波集積回路用パッケージ | |
| JPH0378793B2 (ja) | ||
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| JPH04139783A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JPH0231836Y2 (ja) | ||
| JP2598344B2 (ja) | 両面実装基板用リードレスパッケージケース | |
| JP2585337B2 (ja) | 高周波回路基板装置 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP2000278041A (ja) | 電圧制御発振器 | |
| JPH0314486A (ja) | 電子部品用パッケージ | |
| JP3935833B2 (ja) | 電子装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 |