JPH0231836Y2 - - Google Patents

Info

Publication number
JPH0231836Y2
JPH0231836Y2 JP1983053789U JP5378983U JPH0231836Y2 JP H0231836 Y2 JPH0231836 Y2 JP H0231836Y2 JP 1983053789 U JP1983053789 U JP 1983053789U JP 5378983 U JP5378983 U JP 5378983U JP H0231836 Y2 JPH0231836 Y2 JP H0231836Y2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
conductive film
film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983053789U
Other languages
English (en)
Other versions
JPS59158333U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5378983U priority Critical patent/JPS59158333U/ja
Publication of JPS59158333U publication Critical patent/JPS59158333U/ja
Application granted granted Critical
Publication of JPH0231836Y2 publication Critical patent/JPH0231836Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【考案の詳細な説明】 本考案は基板の両面に表面接着型電極を有する
電子部品によつて混成集積回路を形成しシールド
ケースを施した混成集積回路装置に関する。
近年、電子部品の小型化の要求に伴い、基板の
両面に集積回路を形成して単位面積当りの集積密
度を高めることがなされている。斯る集積回路装
置は一枚の基板の両面にチツプコイル等を含む混
成集積回路が形成されている為に基板の両面に形
成された混成集積回路同士が相互に磁界或いは電
磁波の影響を受け好ましくない。また、小型化或
いは高密度実装化が極度に進むと他の回路、或い
は自らの回路から発生する磁界及び電磁波の影響
も受け易くなり電磁遮蔽が必要となる。
本考案は上述の如き問題点に鑑みなされたもの
で、その主な目的は他の回路からの磁界の影響を
防ぐ電磁シールドがなされた混成集積回路装置を
提供するにある。
他の目的は基板の両面に形成された混成集積回
路が相互に影響をしない電磁シールドされた混成
集積回路装置を提供するにある。
以下、本考案の混成集積回路装置に就いて第1
図及至第6図に基づき説明する。
第1図はシールドケースの一部切り欠きされた
混成集積回路装置の側面図である。1は基板であ
りその裏面にシールド用の導電体膜2が被着さ
れ、その導電体膜2に可撓性の絶縁膜3が被着さ
れ、絶縁膜3に被着された導電体膜をエツチング
して導電路4が形成されチツプコンデンサ、チツ
プコイル等の表面接着型電極の電子部品7が接着
され混成集積回路が形成されている。8はシール
ドケースであり、9はシールドケースの爪であ
る。10が端子ピンである。また、基板1の表面
に導電路5が形成され、チツプコイル等の表面接
着型電極の電子部品6が接着され、混成集積回路
が形成されている。
基板1の裏面に装着されたシールドケース8は
基板1の裏面に形成された混成集積回路を覆つて
おり、基板1の裏面の略全面に被着された導電体
膜2と接合して電気的に接続され、シールドケー
ス8内部の混成集積回路を電磁遮蔽している。従
つて、基板1の表面に発生する磁界の影響は裏面
の混成集積回路に影響を与えない。
基板1はセラミツク基板がよいが、他の絶縁性
の基板を用いてもよい。無論、基板1に接着され
る電子部品6,7はチツプ状の素子等の、所謂半
田或いは導電ペースト等に依つて接着が可能な素
子であれば良い。
一方、基板1に形成される可撓性を有する絶縁
膜3は第2図に示す如く、金属性の導電体膜2,
4が貼付され、更に導電体膜2の表面に接着材が
塗布され、基板1の裏面1aに接着される。導電
体膜4は導電路がエツチングによつて形成され、
混成集積回路が形成される。そして、シールドケ
ース8はこの導電体膜2と電気的に接続される。
また、絶縁膜3はプラスチツク等の可撓性のある
材質で良く、所望により耐熱性や難燃性等の特性
を有するものを選択すればよい。
更にまた、第3図に示したように基板1の裏面
1aに印刷、塗布等によつて導電体膜11をコー
テイングしてその後に導電路の形成される導電体
膜4が被着される絶縁膜3を接着材によつて貼付
しても良い。第1図の場合も同一であるがシール
ドケース8は導電体膜11と直接或いは、端子ピ
ン等を介して電気的に接続される。
また、シールドケース8は第4図に示すよう
に、基板1の表面に設けても良い。且つ、第5図
のように基板1の両面に設けても良い。この場合
第6図に示すように基板1の両面に導電体膜が貼
付された絶縁膜3a,3aが被着された回路基板
を用いる。
上述のように本考案に係る混成集積回路装置は
絶縁性のセラミツク基板等の少なくとも片側全面
に被着された電磁シールド用の導電性膜と、その
導電体膜に可撓性の絶縁膜を設けて導電路を形成
し、その絶縁膜に形成された導電路に表面接着型
電極の電子部品で混成集積回路を形成し、その混
成集積回路をシールドケースによつて覆い、且つ
シールドケースと基板直に設けられた導電性膜を
電気的に接続して混成集積回路装置を形成する。
このような混成集積回路が基板両面に形成された
多層の回路装置であつて、その基板に電磁シール
ド用の導電体膜を介装したものである。従つて、
シールドケースと導電体膜によつて囲まれた混成
集積回路は完全に電磁遮蔽がなされ、基板の両面
にコイルを含む混成集積回路を形成しても、相互
に磁界の影響を受けることがない。無論、他の回
路からの磁界をも遮蔽できる利点を有する。且
つ、本考案の混成集積回路装置はその形状を小型
に形成できる利点がある。
【図面の簡単な説明】
第1図は本考案の混成集積回路装置の一実施例
を示す一部欠切された側面図、第2図及び第3図
は回路基板の説明の為の斜視図、第4図及び第5
図は本考案の混成集積回路装置の実施例を示す側
面図、第6図は回路基板の説明の為の斜視図。 1……基板、2……導電体膜、3……絶縁膜、
4・5……導電路、6・7……回路素子、8……
シールドケース、9……爪、10……端子ピン、
11……印刷等により塗布された導電体膜。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 絶縁基板の両面に混成集積回路が形成された
    混成集積回路装置に於いて、該絶縁基板の少な
    くとも片面に設けたシールド用の導電体膜と、
    該シールド用の導電体膜の主表面に設けた絶縁
    膜と、該絶縁膜主表面に形成された導電路に表
    面接着型電極を有する電子部品が実装されてな
    る混成集積回路と、該絶縁膜主表面の導電路に
    実装された該混成集積回路を覆うシールドケー
    スとを具えており、該導電体膜と該シールドケ
    ースとによつて囲まれた混成集積回路をシール
    ドすることを特徴とする混成集積回路装置。 (2) 前記絶縁膜が、両面に導電体膜が貼設された
    絶縁シートが該絶縁基板の少なくとも片面に貼
    付され、該導電体膜の一方がシールド用であつ
    て、他方の導電体膜にエツチングによる導電路
    が形成され、該導電路に混成集積回路が実装さ
    れるものである実用新案登録請求の範囲第1項
    記載の混成集積回路装置。 (3) 前記絶縁基板が、その少なくとも一主表面に
    シールド用の第1の導電体膜が形成され、該第
    1の導電体膜に絶縁シートが貼設され、該絶縁
    シートの主表面に第2の導電体膜が形成され、
    該第2の導電体膜に混成集積回路が実装される
    導電路が形成されたものである実用新案登録請
    求の範囲第1項記載の混成集積回路装置。
JP5378983U 1983-04-11 1983-04-11 混成集積回路装置 Granted JPS59158333U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5378983U JPS59158333U (ja) 1983-04-11 1983-04-11 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5378983U JPS59158333U (ja) 1983-04-11 1983-04-11 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPS59158333U JPS59158333U (ja) 1984-10-24
JPH0231836Y2 true JPH0231836Y2 (ja) 1990-08-28

Family

ID=30184132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5378983U Granted JPS59158333U (ja) 1983-04-11 1983-04-11 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS59158333U (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212089A (ja) * 1985-03-18 1986-09-20 日本シイエムケイ株式会社 プリント配線基板
JPH0682890B2 (ja) * 1986-03-13 1994-10-19 任天堂株式会社 Emi対策用回路基板とその製造方法
JP2524478Y2 (ja) * 1990-04-27 1997-01-29 日本電波工業株式会社 水晶発振器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544737A (en) * 1978-09-25 1980-03-29 Mitsubishi Electric Corp Hybrid integrated circuit device
JPS5514752B2 (ja) * 1976-05-18 1980-04-18
JPS5857775A (ja) * 1981-09-30 1983-04-06 シャープ株式会社 プリント基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150873U (ja) * 1978-04-12 1979-10-20
JPS6137971Y2 (ja) * 1978-06-28 1986-11-04
JPS5514752U (ja) * 1978-07-14 1980-01-30

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514752B2 (ja) * 1976-05-18 1980-04-18
JPS5544737A (en) * 1978-09-25 1980-03-29 Mitsubishi Electric Corp Hybrid integrated circuit device
JPS5857775A (ja) * 1981-09-30 1983-04-06 シャープ株式会社 プリント基板

Also Published As

Publication number Publication date
JPS59158333U (ja) 1984-10-24

Similar Documents

Publication Publication Date Title
US4684916A (en) Chip resistor
WO2004021435A1 (ja) モジュール部品
US4845313A (en) Metallic core wiring substrate
JPH0231836Y2 (ja)
JPS61114562A (ja) マイクロ波用チツプキヤリヤ
US6884938B2 (en) Compact circuit module
JPH0378793B2 (ja)
JPS60160684A (ja) 電磁シ−ルドプリント配線基板
JPS5884412A (ja) 積層インダクタ
JPH0720943Y2 (ja) 多層プリント配線板
JPH04139783A (ja) Ic搭載用可撓性回路基板及びその製造法
JPH03252193A (ja) 配線基板
JPH01102990A (ja) 小形電子部品実装回路
JPS6234479Y2 (ja)
JP3165517B2 (ja) 回路装置
JP2001119186A (ja) 電子部品のシールド材料及びシールド構造
JPH0224395B2 (ja)
JPS58100482A (ja) 積層コンデンサを内蔵する混成集積回路用基板
JPS6214717Y2 (ja)
JPH03200398A (ja) 回路基板装置のシールド構造
JP2680619B2 (ja) 混成集積回路
JPH0590440A (ja) 両面実装基板用リードレスパツケージケース
JPH05226518A (ja) 混成集積回路装置
JPH03110768A (ja) 配線パターン接続用チップ
JPH09145464A (ja) 赤外線検出器