JPS58100482A - 積層コンデンサを内蔵する混成集積回路用基板 - Google Patents
積層コンデンサを内蔵する混成集積回路用基板Info
- Publication number
- JPS58100482A JPS58100482A JP19281081A JP19281081A JPS58100482A JP S58100482 A JPS58100482 A JP S58100482A JP 19281081 A JP19281081 A JP 19281081A JP 19281081 A JP19281081 A JP 19281081A JP S58100482 A JPS58100482 A JP S58100482A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hybrid integrated
- integrated circuit
- multilayer capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成集積回路、特にコンデンサ内蔵朧の積層コ
ンデンサ基板を利用した混成集積回路の皺遣方法ＷＣ＠
する。
ンデンサ基板を利用した混成集積回路の皺遣方法ＷＣ＠
する。
混成集積回路は比較的小形のプリント配線基板Ｋ）ラン
ジスタ、ダイオード、インダクタ（Ｌ）。
ジスタ、ダイオード、インダクタ（Ｌ）。
コンデンサ（Ｃ）％抵抗（Ｒ）等の回路素子を塔載し。
半田付によって必要な接続を行なったものであるが、こ
れを樹脂その他のケースに収容し、シングル・イン２イ
ン・パッケージ化あるいはデュアル・インライン嗜パッ
ケージ化したものもある。このような従来の方式では集
積度が低く、シかも製造工程が複雑であるので５本発明
者岬はコンデンサ内ａｌｌの積層＝ンデンナ基板を使用
した固体積層電子回路部品な先に提案した（特開昭５６
−４５７１４号等）。この方式は従来のものよりも集積
度が向上し、また製造工程が簡単化されるけれど、平板
形の積層コンデンサの＠趨１ｋｌＫ電極の端部が露出さ
れているために、そこから平向部Ｋかけて導体をさらに
被着する必要があり、従って導電塗料の手塗りなどの余
分な製造工程を必要とする欠点があり、また手塗りした
導体と横鳩コンデンナの電極の端部との接続状態が不良
となる場合がしばしばあり、（Ｉ軸性に欠ける欠点があ
った。
れを樹脂その他のケースに収容し、シングル・イン２イ
ン・パッケージ化あるいはデュアル・インライン嗜パッ
ケージ化したものもある。このような従来の方式では集
積度が低く、シかも製造工程が複雑であるので５本発明
者岬はコンデンサ内ａｌｌの積層＝ンデンナ基板を使用
した固体積層電子回路部品な先に提案した（特開昭５６
−４５７１４号等）。この方式は従来のものよりも集積
度が向上し、また製造工程が簡単化されるけれど、平板
形の積層コンデンサの＠趨１ｋｌＫ電極の端部が露出さ
れているために、そこから平向部Ｋかけて導体をさらに
被着する必要があり、従って導電塗料の手塗りなどの余
分な製造工程を必要とする欠点があり、また手塗りした
導体と横鳩コンデンナの電極の端部との接続状態が不良
となる場合がしばしばあり、（Ｉ軸性に欠ける欠点があ
った。
さらに１積層コンデン賃の平面部に施こすプリント回路
に干渉を生じる可能性が高いためにジャンパーの使用を
必要としたり、ジャンパーを使用しない場合には簡単な
回路しか設計できないか、あるいは設計が複雑となり、
従って製造が豪雑となる欠点があった。
に干渉を生じる可能性が高いためにジャンパーの使用を
必要としたり、ジャンパーを使用しない場合には簡単な
回路しか設計できないか、あるいは設計が複雑となり、
従って製造が豪雑となる欠点があった。
本発明は上記欠点を除去するためＫなされたもので、そ
の目的とするところは積層コンデンサ基板の製造工程を
簡単化し、信頼性の高い５回路設計の容易な混成集積回
路の製造方法を提供することである。簡単Ｋｌ！明する
と、本発明は積層する誘電体層に電極引出し用の開口を
設け、該開口を介゛Ｌ・て積層コンデンナの電極を積層
コンデンサ基板の同−平向上へ引出し、所定のプリント
回路および回路素子を塔載し、所定の電気接続を行なう
ようＫした混成集積回路の製造方法を提供するものであ
る。
の目的とするところは積層コンデンサ基板の製造工程を
簡単化し、信頼性の高い５回路設計の容易な混成集積回
路の製造方法を提供することである。簡単Ｋｌ！明する
と、本発明は積層する誘電体層に電極引出し用の開口を
設け、該開口を介゛Ｌ・て積層コンデンナの電極を積層
コンデンサ基板の同−平向上へ引出し、所定のプリント
回路および回路素子を塔載し、所定の電気接続を行なう
ようＫした混成集積回路の製造方法を提供するものであ
る。
以下、本発明の実施例について添付図面を参照して一一
に＠明する。
に＠明する。
まず、第１−ないし第５図を参照して積層コンデンサ基
板の製造方法について説明する。第１図（４）ないしく
６）は積層コンデンサ基板の一一造工梅を例示するもの
で、まず同図■に示すようにｈＷｓ電体電体上１刷法あ
るいはシート法により形成する。
板の製造方法について説明する。第１図（４）ないしく
６）は積層コンデンサ基板の一一造工梅を例示するもの
で、まず同図■に示すようにｈＷｓ電体電体上１刷法あ
るいはシート法により形成する。
印刷保およびシート法とは％誘電体（Ｔｉ０１ｎａｔｔ
ｏｓ等）の粉末を適宜のバインダーでペースト化したも
のからスキージ法などで印刷すること。
ｏｓ等）の粉末を適宜のバインダーでペースト化したも
のからスキージ法などで印刷すること。
・づよびこの半、うなペーストをシート状Ｋｍばすこと
を意味する。なお、実際には回路設計に応じた数のコン
デンサが同時ＫＭ造されるが、ここでは簡単にするため
に単一のコンデンサの製造方法について説明する０次に
、同Ｅ （Ｂ） Ｋ示すように、ｌｓ電体層１上にコン
デンサ電極用の広−積り都電パターン２を、ａｍ体層１
の下側を広く残した状−で形成する０次に１同図１）に
示すように、導電パターン２の上端部と対応する位ｔＫ
ＩＭ口３を有する誘電体層４を全面に形成する０次に、
同図切に示すよ５に、コンデンサ電極用のム圓槓の導電
パターン５を開口５までは電在しないように＃電体層４
の上側を広く残した状態で杉成し、ＰＩ ｋＷｊ Ｋ
ｌｓ口５に４接続用の導電パターン４を形成する。これ
によって導電パターン２と６は電気的に接続されるとと
になる０次に、同図＠に示すように、開口５と対応する
位ｔＫ略同じ大きさの開ロアおよび導電パターン５の下
端部と対応する位置に開口口な有する誘電体層９を全面
に形成する。次に１同図（Ｆ）Ｋ示すように、導電パタ
ーン２と略対応する位置に、略同じ大館さの；ンデンナ
電極用導電パターン１０を開ロアを含む誘電体層９上に
、および開口８に４電パターン１１をそれぞれ形成する
。これによって導電パターン１０と６が電気的に接続さ
れ、また導電パターン５と１１が電気的Ｋｍ絖される。
を意味する。なお、実際には回路設計に応じた数のコン
デンサが同時ＫＭ造されるが、ここでは簡単にするため
に単一のコンデンサの製造方法について説明する０次に
、同Ｅ （Ｂ） Ｋ示すように、ｌｓ電体層１上にコン
デンサ電極用の広−積り都電パターン２を、ａｍ体層１
の下側を広く残した状−で形成する０次に１同図１）に
示すように、導電パターン２の上端部と対応する位ｔＫ
ＩＭ口３を有する誘電体層４を全面に形成する０次に、
同図切に示すよ５に、コンデンサ電極用のム圓槓の導電
パターン５を開口５までは電在しないように＃電体層４
の上側を広く残した状態で杉成し、ＰＩ ｋＷｊ Ｋ
ｌｓ口５に４接続用の導電パターン４を形成する。これ
によって導電パターン２と６は電気的に接続されるとと
になる０次に、同図＠に示すように、開口５と対応する
位ｔＫ略同じ大きさの開ロアおよび導電パターン５の下
端部と対応する位置に開口口な有する誘電体層９を全面
に形成する。次に１同図（Ｆ）Ｋ示すように、導電パタ
ーン２と略対応する位置に、略同じ大館さの；ンデンナ
電極用導電パターン１０を開ロアを含む誘電体層９上に
、および開口８に４電パターン１１をそれぞれ形成する
。これによって導電パターン１０と６が電気的に接続さ
れ、また導電パターン５と１１が電気的Ｋｍ絖される。
次Ｋｋｌｊｊ図Ｇ）Ｋ示すように１開ロアおよび８とそ
れぞれ対応する位ｔＫ開口１２および１ｓを有する誘電
体層１４を全ｌＩＩ］Ｋ形成する。
れぞれ対応する位ｔＫ開口１２および１ｓを有する誘電
体層１４を全ｌＩＩ］Ｋ形成する。
次に％Ｎ−卸に示すよ５に、−口１２および１３に４電
パターン１５および１６をそれぞれ形成する。これＫよ
って導電パターン１５は導電パターン１０〜と電気的に
接続され、従って導電パターン６および２とも電気的に
接続され、また導電パターン１６は導電パターン１１と
電気的に接続され、従って導電パターン５とも電気的に
接続される。
パターン１５および１６をそれぞれ形成する。これＫよ
って導電パターン１５は導電パターン１０〜と電気的に
接続され、従って導電パターン６および２とも電気的に
接続され、また導電パターン１６は導電パターン１１と
電気的に接続され、従って導電パターン５とも電気的に
接続される。
すなわち、積層コンデンサの電極を構成する導電パター
ン２および１ｏと導電パターン５とが誘電体層の開口！
Ｓ、７．１２と８．１３をそれぞれ介して積層コンデン
サ基板の同−平向上へ引出されたことになる。このよう
にして得られた積層体を焼成炉に入れ、誘電体の所要の
温度および時間で処理し、一体化した積層コンデンサ基
板を得る。
ン２および１ｏと導電パターン５とが誘電体層の開口！
Ｓ、７．１２と８．１３をそれぞれ介して積層コンデン
サ基板の同−平向上へ引出されたことになる。このよう
にして得られた積層体を焼成炉に入れ、誘電体の所要の
温度および時間で処理し、一体化した積層コンデンサ基
板を得る。
第２図は第１図（へ）を焼成後２−２線にて切断した概
略断面図、第３図は斜視図である。なお、導電パターン
用の導体はムｇ−Ｐｄ合金（７５：２５〜ｓｏ：ｓｏの
合金）、 Ｉｎその他の耐熱性のよい金属粉末とバイン
ダーからなるペーストを使用する。
略断面図、第３図は斜視図である。なお、導電パターン
用の導体はムｇ−Ｐｄ合金（７５：２５〜ｓｏ：ｓｏの
合金）、 Ｉｎその他の耐熱性のよい金属粉末とバイン
ダーからなるペーストを使用する。
焼成が終ったら、所定のプリント回路を積層コンデンサ
基板１７（夾１１には基板はもっと大きい）の電極が引
出された１１１８上に形成し、所定の回路素子を塔載し
１例えば半田付ＩＫよってそれらを電気的に接続し、混
成集積回路を構成する。この場合、積層コンデンサの電
極引出し端子（導電パターン１５．１．６）と他の回路
素子あるいは端子との相互後続は基板１７上に施こされ
るプリン）囲路によって行なわれることが好ましいが、
他の回路素子あるいは端子を電極引出し端子に直接接続
しても差支えない。
基板１７（夾１１には基板はもっと大きい）の電極が引
出された１１１８上に形成し、所定の回路素子を塔載し
１例えば半田付ＩＫよってそれらを電気的に接続し、混
成集積回路を構成する。この場合、積層コンデンサの電
極引出し端子（導電パターン１５．１．６）と他の回路
素子あるいは端子との相互後続は基板１７上に施こされ
るプリン）囲路によって行なわれることが好ましいが、
他の回路素子あるいは端子を電極引出し端子に直接接続
しても差支えない。
第４図は本発明の製造方法を用いて製造された他の例の
積層コンデンサ基板１９を示す。上記したのと同様の製
造工程により基板１９の内部には４個のコンデンサ素子
（図示せず）が形成されており、各コンデンサ素子の電
極引出し端子ＣＬ−ＣＩ’ｂＣ１””Ｃ１’％ Ｃ１−
Ｃ１’およびＣ４−Ｃ４’が基板１９の同一平面２０上
に引出されている。この基板１９はその一辺（−では上
辺）Ｋ突出部２１が形成されており、この突出部２１は
プリント基板（第５図参照）Ｋ形成された差込み孔へ差
込むための脚部を構成しており、ｔつで例えば６個の接
続端子丁ｓ、’ｒ寓・・・Ｔ・が所定位１１に形成され
ている。これら接続端子１１〜丁＠は電極引出し端子Ｃ
１〜Ｃ４％（１１〜Ｃ４１の形成と一時に印刷によって
形成することができる０次に％この基＄１９の平ｔｈ１
２０上に１例えば第５図に示すよ５に、所定のパターン
のプリント回路２２を形成し、所定の回路素子、図示の
例ではトランジスタＱ１〜Ｑａｓ各種の抵抗Ｒ（Ｒだけ
で射水するが、各抵抗の定数は異なり得る）を所定位置
に塔載する。なお、プリント回路２２ ゛のパター
ンのうちの絶縁交差を必要とす慝個所にはジャンＡ −
Ｊ （交差導体を絶縁させながら交差を詐容する素子）
を設ける。また、プリント回路２２のＡｐ−ンの交点を
黒丸（・）で図示したが、これは単に理解を容易にする
ためのものである。
積層コンデンサ基板１９を示す。上記したのと同様の製
造工程により基板１９の内部には４個のコンデンサ素子
（図示せず）が形成されており、各コンデンサ素子の電
極引出し端子ＣＬ−ＣＩ’ｂＣ１””Ｃ１’％ Ｃ１−
Ｃ１’およびＣ４−Ｃ４’が基板１９の同一平面２０上
に引出されている。この基板１９はその一辺（−では上
辺）Ｋ突出部２１が形成されており、この突出部２１は
プリント基板（第５図参照）Ｋ形成された差込み孔へ差
込むための脚部を構成しており、ｔつで例えば６個の接
続端子丁ｓ、’ｒ寓・・・Ｔ・が所定位１１に形成され
ている。これら接続端子１１〜丁＠は電極引出し端子Ｃ
１〜Ｃ４％（１１〜Ｃ４１の形成と一時に印刷によって
形成することができる０次に％この基＄１９の平ｔｈ１
２０上に１例えば第５図に示すよ５に、所定のパターン
のプリント回路２２を形成し、所定の回路素子、図示の
例ではトランジスタＱ１〜Ｑａｓ各種の抵抗Ｒ（Ｒだけ
で射水するが、各抵抗の定数は異なり得る）を所定位置
に塔載する。なお、プリント回路２２ ゛のパター
ンのうちの絶縁交差を必要とす慝個所にはジャンＡ −
Ｊ （交差導体を絶縁させながら交差を詐容する素子）
を設ける。また、プリント回路２２のＡｐ−ンの交点を
黒丸（・）で図示したが、これは単に理解を容易にする
ためのものである。
所定の回路素子を搭載した後、これら回路素子を例えば
半田付ＩＩｆＫよって回路パターンに電気的ＫＱ続し、
かくして混成集積回路が形成される。
半田付ＩＩｆＫよって回路パターンに電気的ＫＱ続し、
かくして混成集積回路が形成される。
この混成集積回路はｆｇ５図に示すよ５にその突出部２
１がプリント基板２５に形成された差込み札２４に挿入
され、端子Ｔ五〜Ｔ・を介して外部（ロ）路と接続され
るととＫなる。第６図は第５因に示す混成集積回路の回
路接続図であり、例えばテープレコーダにおける記録増
巾器として使用することができる。また、突出部２１を
形成して接続端子Ｔ１〜ＴＩを形成する代りに、積層コ
ンデンサ基板１９０所定端部Ｋｍ子を形成し、これら端
子に外部リードを接続し、樹脂その他のケースに封入し
て例えば＠７図に示すようにシングル・インライン・パ
ッケージ化あるいは第８図に示すようにデュアル・イン
ライン・パッケージ化してもよい。
１がプリント基板２５に形成された差込み札２４に挿入
され、端子Ｔ五〜Ｔ・を介して外部（ロ）路と接続され
るととＫなる。第６図は第５因に示す混成集積回路の回
路接続図であり、例えばテープレコーダにおける記録増
巾器として使用することができる。また、突出部２１を
形成して接続端子Ｔ１〜ＴＩを形成する代りに、積層コ
ンデンサ基板１９０所定端部Ｋｍ子を形成し、これら端
子に外部リードを接続し、樹脂その他のケースに封入し
て例えば＠７図に示すようにシングル・インライン・パ
ッケージ化あるいは第８図に示すようにデュアル・イン
ライン・パッケージ化してもよい。
第７図および第８図において２５はパッケージ。
２６は外部リードを示す。
上述のように、本発明では積層する誘電体層に電極引出
し用の開口を設け、これら開口に導電パターンを形成し
て積層コンデンサの電極を積層コンデンサ基板の四−平
向上に引出し、これら引出した端子をそのま〜混成集積
回路の外部接続端子として使用するものであるから、従
来に比しその無造工程が大巾に簡単化され、製造効率が
一段と向上する。また、引出し端子は導電パターンの積
層体よりなり、かつ積層体の両端−Ｋｍ極端部を胤出さ
せた場合よりもはるかに接続面積が大きいから、プリン
Ｆ回路パターンなどとの接続状態は極めて良好であり、
信頼性が非常に高くなる。さらに１第６図に示すような
複雑な回路構成であっても、ジャンパーの使用は２個と
最小限に抑えることができるから、積層コンデンサ基板
上に形成される回路パターンの設計が非常に簡単となり
、能率がよい等の多くのすぐれた作用効果が得られる。
し用の開口を設け、これら開口に導電パターンを形成し
て積層コンデンサの電極を積層コンデンサ基板の四−平
向上に引出し、これら引出した端子をそのま〜混成集積
回路の外部接続端子として使用するものであるから、従
来に比しその無造工程が大巾に簡単化され、製造効率が
一段と向上する。また、引出し端子は導電パターンの積
層体よりなり、かつ積層体の両端−Ｋｍ極端部を胤出さ
せた場合よりもはるかに接続面積が大きいから、プリン
Ｆ回路パターンなどとの接続状態は極めて良好であり、
信頼性が非常に高くなる。さらに１第６図に示すような
複雑な回路構成であっても、ジャンパーの使用は２個と
最小限に抑えることができるから、積層コンデンサ基板
上に形成される回路パターンの設計が非常に簡単となり
、能率がよい等の多くのすぐれた作用効果が得られる。
なお、上記賽施例は単に本発明を例示するためのもので
あり、従って誘電体層および導電パターンの積層数、形
状５寸法、あるいは−口の大きさ、形状１位ｉｔｓは必
要に応じて種々に変更できることはいうまでもない。
あり、従って誘電体層および導電パターンの積層数、形
状５寸法、あるいは−口の大きさ、形状１位ｉｔｓは必
要に応じて種々に変更できることはいうまでもない。
第１１釦ないしく６）は積層コンデンサ基板の一−造工
程を・示す平面図、第２図は第１１匝を２−２−にて切
断した概略断面図ｈｊｇｓ図は第１１に）の斜視図ｂ
ｊＩ４図は積層コンデンサ基板の他の例を示す平自図、
第５図は本発明の方法により製造された混成集積回路を
プリント基板に差し込んだ一様な理解する概略平向図、
第６図はＭ５図の混成集積−路の回路接続図、第７図お
よび第８図は混成集積回路をパッケージ化した状態を例
示する平面図および斜視図である。 １、４．９．１４：ＩＩ電体層 ２、５．６．１０．１１．１５．ＩＳ ：導電パターン
３．７．８．１２％１３：開口 １７．１９：積層コンデンサ基板 ２２ニブリント回路 ９１〜Ｑ４：トランジスタ Ｒ：抵抗 Ｃ１〜ｃ、 、 ｃ、’〜Ｃ４′：電極引出し端子第３
図 第４図 第６図
程を・示す平面図、第２図は第１１匝を２−２−にて切
断した概略断面図ｈｊｇｓ図は第１１に）の斜視図ｂ
ｊＩ４図は積層コンデンサ基板の他の例を示す平自図、
第５図は本発明の方法により製造された混成集積回路を
プリント基板に差し込んだ一様な理解する概略平向図、
第６図はＭ５図の混成集積−路の回路接続図、第７図お
よび第８図は混成集積回路をパッケージ化した状態を例
示する平面図および斜視図である。 １、４．９．１４：ＩＩ電体層 ２、５．６．１０．１１．１５．ＩＳ ：導電パターン
３．７．８．１２％１３：開口 １７．１９：積層コンデンサ基板 ２２ニブリント回路 ９１〜Ｑ４：トランジスタ Ｒ：抵抗 Ｃ１〜ｃ、 、 ｃ、’〜Ｃ４′：電極引出し端子第３
図 第４図 第６図
Claims (1)
- 酵電体層と電極を構成する導電パターンとを積層して積
層コンデンサを形成する積層コンデンサの一造方法にお
いて、飾記鰐電体層に電極引出し用の開口を設けて骸積
層＝ンデンナの電極を前記開口を介して積層体の同一平
面上に引出し、次に該平向上に所定のパターンのプリン
シ回路を形成するとと−に所定の回路素子を塔載し、所
定の電気接続を行なうようにしたことを％黴とする混成
集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19281081A JPS58100482A (ja) | 1981-12-02 | 1981-12-02 | 積層コンデンサを内蔵する混成集積回路用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19281081A JPS58100482A (ja) | 1981-12-02 | 1981-12-02 | 積層コンデンサを内蔵する混成集積回路用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58100482A true JPS58100482A (ja) | 1983-06-15 |
| JPS6347248B2 JPS6347248B2 (ja) | 1988-09-21 |
Family
ID=16297360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19281081A Granted JPS58100482A (ja) | 1981-12-02 | 1981-12-02 | 積層コンデンサを内蔵する混成集積回路用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196517U (ja) * | 1985-05-28 | 1986-12-08 | ||
| WO2007049456A1 (ja) * | 2005-10-28 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
| US7589951B2 (en) | 2006-02-27 | 2009-09-15 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978871A (ja) * | 1972-12-08 | 1974-07-30 | ||
| JPS5088840U (ja) * | 1973-12-17 | 1975-07-28 | ||
| JPS54131760A (en) * | 1978-04-01 | 1979-10-13 | Ngk Insulators Ltd | Ceramic condenser |
-
1981
- 1981-12-02 JP JP19281081A patent/JPS58100482A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4978871A (ja) * | 1972-12-08 | 1974-07-30 | ||
| JPS5088840U (ja) * | 1973-12-17 | 1975-07-28 | ||
| JPS54131760A (en) * | 1978-04-01 | 1979-10-13 | Ngk Insulators Ltd | Ceramic condenser |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196517U (ja) * | 1985-05-28 | 1986-12-08 | ||
| WO2007049456A1 (ja) * | 2005-10-28 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
| JPWO2007049456A1 (ja) * | 2005-10-28 | 2009-04-30 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| US8154849B2 (en) | 2005-10-28 | 2012-04-10 | Murata Manufacturing Co. Ltd. | Laminated electronic component |
| JP5104313B2 (ja) * | 2005-10-28 | 2012-12-19 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| US7589951B2 (en) | 2006-02-27 | 2009-09-15 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347248B2 (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JPS583397B2 (ja) | コンセイビシヨウブヒン | |
| JPS58100482A (ja) | 積層コンデンサを内蔵する混成集積回路用基板 | |
| JPS5884412A (ja) | 積層インダクタ | |
| JPS5816595A (ja) | 混成集積回路 | |
| JPH0224264Y2 (ja) | ||
| JPH0231836Y2 (ja) | ||
| JPH03252193A (ja) | 配線基板 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| JPS6234479Y2 (ja) | ||
| JP2982561B2 (ja) | チップ貫通コンデンサ | |
| JPH0224263Y2 (ja) | ||
| JPH0533016Y2 (ja) | ||
| JPS6338856B2 (ja) | ||
| JPS6242539Y2 (ja) | ||
| JPH0115157Y2 (ja) | ||
| JPH0115150Y2 (ja) | ||
| JPS58178585A (ja) | 厚膜混成集積回路の容量形成方法 | |
| JPS63239970A (ja) | 半導体装置 | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS5930520Y2 (ja) | 積層貫通型磁器コンデンサ | |
| JPH0441619Y2 (ja) | ||
| JPH0640562B2 (ja) | 混成集積回路装置 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 |