JPH0682890B2

JPH0682890B2 - Ｅｍｉ対策用回路基板とその製造方法

Info

Publication number: JPH0682890B2
Application number: JP61056714A
Authority: JP
Inventors: 克也中川
Original assignee: Nintendo Co Ltd
Current assignee: Nintendo Co Ltd
Priority date: 1986-03-13
Filing date: 1986-03-13
Publication date: 1994-10-19
Anticipated expiration: 2009-10-19
Also published as: JPS62213192A

Description

【発明の詳細な説明】（産業上の利用分野）この発明はEMI対策用回路基板に関し、特にたとえば家
庭用テレビゲームなどのようにケーブルなどによって他
の機器に接続される電子回路を構成する、EMI対策用回
路基板に関する。

（従来技術）従来、雑音防止の目的で回路基板上にシールド層を形成
した技術として、実公昭55−29276号（以下、従来技術
１という），実開昭57−78674号（以下、従来技術２と
いう），実開昭57−26899号（以下、従来技術３とい
う）および実開昭57−78672号（以下、従来技術４とい
う）が知られている。

従来技術１はテレビ，ラジオ等の回路の高周波部分等に
おいて、雑音の発生や異常発振を防止して当該回路を保
護する目的で、シールドの必要な部分だけに銀塗料から
成るシールド被覆を印刷によって形成したものである。
具体的には、導電パターンの一部の上面に絶縁層を形成
し、その上面と接地端子の一部に銀塗料を印刷したもの
である。

従来技術２は、基板上の或る信号回路によって、当該基
板上の他の信号回路に雑音障害や洩れ電流障害が発生す
るのを防止する目的で、信号回路パターンのみの上面を
覆うように、シールド層を形成したものである。シール
ド層の材料は、銀，炭素または鉄等の導電性材料とエポ
キシ樹脂等のバインダを混ぜた導電性塗料が用いられ
る。

従来技術３は、静電気の放電や外部の電磁誘導から回路
基板上の回路部品を保護する目的で、比抵抗の大きな炭
素や金属粉からなる導電性材料の遮蔽層を回路基板の全
周面（両主面、全側面及び全穴）に渡って形成したもの
である。

従来技術４は、プリント基板上の信号線間の相互作用に
よりデータに雑音等の障害が生じるのを防止する目的
で、信号線の上面に絶縁層を形成し、その上面に比抵抗
の大きな炭素を混合してなる導電層を形成したものであ
る。

しかしながら、従来技術１〜４は、アナログ信号等の雑
音除去を主眼としたものであり、後述のEMIを防止する
ものではなく、またEMIを防止する目的で電磁シールド
層を形成したものでもない。

一方、最近では、FCC（連邦通信委員会）と同じよう
に、我国においても、電磁波妨害（Electro Magnetic I
nterference;以下、EMIという）についての規制が厳し
くなってきた。本出願人は、先に実開昭58−72895号
（以下、従来技術５よいう）などによって、EMIを防止
するための装置を提案した。すなわち、従来技術５は、
シールドケースを用いかつケーブル等の外部に引出され
る信号線からの電磁波の輻射を電子回路の働きによって
軽減する技術である。

（発明が解決しようとする問題点）従来技術１は、アナログ信号の雑音を防止できるが、EM
Iを有効に防止することができない。なぜならば、銀塗
料がシールドの必要な部分だけに印刷され、接地端子の
一部だけがシールド被覆に接続されているため、全ての
信号回路パターンと接地端子との間をほぼ等インダクタ
ンスに保つことができないからである。また、シールド
被覆が銀塗料を用いているので、極めて高価となる。

従来技術２は、隣接する信号回路パターン相互の雑音障
害や洩れ電流障害を防止できるが、EMIを有効に防止す
ることができない。なぜならば、信号回路パターンの上
面のみに比抵抗の大きな炭素や鉄を含む導電性塗料を印
刷しているので、全ての信号回路パターンと接地端子と
の間をほぼ等インダクタンスに保つことができないから
である。また、銀塗料を用いたとしても、上記従来技術
１と同様に高価となる問題がある。

従来技術３は、静電気の放電や外部の電磁誘導を防止で
きるが、EMIを有効に防止できない。なぜならば、遮蔽
層に用いられる導電性塗料は、比抵抗の大きな炭素や金
属粉を用いているため、アース配線部にインダクタンス
成分が生じるからである。

従来技術４は、信号線間の相互作用によりデータに雑音
等の障害が生じるのを防止できるが、上述の従来技術１
〜３と同様にEMIを防止できるものではない。

以上のように、従来技術１〜４は、同一回路基板の信号
線間の雑音防止又は外来雑音の影響の軽減を意図するに
過ぎず、基板から発生する電磁波によって他の電子機器
等に電磁波妨害を与える、所謂EMIを防止する技術では
ない。

一方、従来技術５は、EMIを防止することを目的として
いるが、シールドケースを用いているため、家庭用テレ
ビゲーム機やパーソナルコンピュータのような軽量・小
型化の要請される電子機器には適用できない。また、長
いケーブルを介して他の機器たとえばテレビジョン受像
機やコントローラなどに接続される機器のEMI対策とし
ては充分ではなかった。その理由は、シールドケース内
に電磁波エネルギを閉じ込めてケース内で反射させるこ
とにより、電磁波が外部に輻射するのを防止するに過ぎ
ないため、ゲーム機のような機器から延びるケーブルを
通して輻射される電磁波に対しては有効ではない。

それゆえに、この発明の主たる目的、回路基板上の電子
回路パターンからの不要な電磁波の輻射を効果的に抑制
でき、しかも安価にして実現し得る、EMI対策用回路基
板を提供することである。

この発明の他の目的は、安価な構成で、回路基板上の電
子回路パターンからの不要な電磁波の輻射を効果的に抑
制できる、EMI対策用回路基板の製造方法を提供するこ
とである。

（問題点を解決するための手段）この発明は、簡単にいえば、基板、基板の少なくとも一
方主面上に形成されかつ所望の回路パターンとアース電
極とが形成された導電層、アース電極の部分を除いて基
板上に導電層を覆うように形成される絶縁層、および銅
性インク層を備える、EMI対策用回路基板である。ここ
で、銅性インク層は、銅の微粒子とバインダと防錆剤と
を混合した銅性インクを印刷した後硬化させて形成さ
れ、基板の一方主面のほぼ全面を覆うように、絶縁層と
アース電極の上面に形成され、かつアース電極の上面に
形成された部分がアース電極に電気的に接続される。

（作用）この発明では、銅性インク層が、基板の一方主面のほぼ
全面を覆うように形成されているので、導電層の回路パ
ターンは隣接するパターンとの間でよりも、むしろ、そ
の接近した銅性インク層との間でのみ分布容量を形成す
る。この銅性インク層は、絶縁層の除かれたアース電極
のほぼ全面に渡って接続されかつその比抵抗が小さいた
めに、高周波的にアースされることになる。したがっ
て、回路パターンにたとえば誘導などによって生じた不
要な電磁波が、上述の分布容量を通してアースに流れ
る。そのため、回路基板それ自体において不要な電磁波
エネルギが除去される。

（発明の効果）この発明のEMI対策用回路基板によれば、比抵抗の小さ
な銅性インク層が、基板の一方主面上のほぼ全面を覆う
ように形成されることにより、回路パターンが絶縁層を
介して銅性インク層との間で分布容量を形成すると同時
に、銅性インク層が絶縁層の形成されていないアース電
極の全面に渡って接続されているため、電子回路を構成
する回路基板それ自体における電磁波の不要エネルギが
低減され、EMIを低減することができる。また、この発
明によれば、安価な銅性インク層を形成しかつシールド
ケースを用いていないため、家庭用テレビゲーム機よう
な安価でしかも軽量・小型化の要請される電子機器に好
適に用いることができる。

したがって、この発明の回路基板にケーブルなどを接続
しても、そのケーブルを通して不要輻射が生じることも
なく、あらゆる形式の電子機器のEMI対策として極めて
有効である。すなわち、従来技術５のようにシールドケ
ースを用いたEMI対策では、電子回路基板それ自体から
延長されたケーブルなどを通して不要な電磁波が輻射さ
れたが、この発明の回路基板は、それ自体においてすで
に不要な電磁波が除去されているので、そこにケーブル
などを接続してもそれらにかかわらず、安定的に不要輻
射を防止することができる。

この発明の製造方法によれば、電磁波シールドとして安
価な銅性インク層が形成されるので、極めて安価なEMI
対策用回路基板が製造できる。

この発明の上述の目的，その他の目的，特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。

（実施例）第１図はこの発明の一実施例を示す断面図である。この
回路基板ないしプリント基板10は、たとえば合成樹脂や
セラミックスのような絶縁材料からなる基板12を含む。
この基板12はいわゆる両面基板として構成されていて、
基板12の両主面には、たとえば銅箔のような導電層14が
形成されていて、この導電層14にはエッチングによって
必要な回路のための回路パターンが形成される。なお、
この回路パターンには、通常アースパターンが含まれ
る。

基板12にはスルーホール16があけられていて、このスル
ーホール16の内壁にはめっき層18が形成される。このめ
っき層18は、基板12の両面の導電層14を相互に接続する
必要のある場合に形成され、その両端が対応するそれぞ
れの導電層14に接続される。なお、めっき層18は、スル
ーホール16が単に部品（図示せず）の挿入孔として用い
られる場合には不要であるかも知れない。

基板12の両主面には、導電層14を覆うように、しかしア
ースパターン14aの部分を除いて、半田レジスト層20が
形成される。この半田レジスト層20は、導電層14のう
ち、後の工程において半田が付着されるべきではない領
域に形成されるものであるが、さらに、後述の銅インク
層22と導電層14との絶縁を確保するためにも利用され得
る。また、半田レジスト層20によって覆われていないア
ースパターン14aには、後述の銅性インク層22が接続さ
れる。換言すれば、その全面に絶縁層が形成されていな
いアースパターン14aは、その全面に渡って銅性インク
層22と電気的に接続されることになる。

基板12の両主面上には、半田レジスト層20の上に、基板
12のほぼ全面にわたって、導電層14を覆うように、銅性
インク層22が形成される。この銅性インク層22を形成す
るための銅性インクとしては、たとえば、タツタ電線株
式会社製の商品名・銅性インクなどが利用可能である。
ちなみに、この銅性インクは、フィラーとしての銅の微
粒子と、これら微粒子どうしを強固に接着するためのバ
インダと、防錆剤とを混合してつくられている。銅微粒
子の粒径は、この銅性インク層22を印刷形成する際のシ
ルクスクリーンのメッシュ径よりも小さく選ばれる。ま
た、バインダは、熱硬化性の合成樹脂たとえばフェノー
ル樹脂のような溶剤中に電解キャリアが散在されている
ものを用いる。

このような銅性インク層22はそれが硬化した後には、そ
の比抵抗はたとえば10^-4〜10^-6Ω・cmである。したがっ
て、この銅性インク層22が電磁波シールドとして十分機
能する。

基板12の上面には、さらに、銅性インク層22を覆って、
第２の絶縁層としての半田レジスト層24が形成される。

上述の銅性インク層22がEMI対策として有効なのであ
る。すなわち、導電層14の回路パターンが銅性インク層
22に近接して配置されるので、導電層の各回路パターン
には、隣接のパターンとの間よりむしろ、この銅性イン
ク層22との間で浮遊容量ないし分布容量が形成される。
したがって、この導電層14の回路パターンに誘導された
不要周波数成分のエネルギは、形成された分布容量を介
して銅性インク層22に流れる。一方、銅性インク層22
は、前述のように導電層14のアースパターン14aに接続
されて高周波的にはアースされている。したがって、銅
性インク層22に流れ込んだ電磁波エネルギは、結局、高
周波アースに流れることになる。そのため、導電層14の
回路パターンには不要電磁波エネルギが蓄積されること
がない。したがって、もし、その回路基板10によって電
子回路を構成して、それにケーブルなどを接続しても、
このケーブルに輻射エネルギが乗ることはない。

このことを、第16図を参照して説明する。第16図におい
て、線Ａが従来の基板を用いた場合の輻射レベルを示
し、線Ｂがこの発明の実施例の基板を用いた場合を示
す。この第16図から、従来の場合にはたとえば67.03MHz
において50.60dBμＶもの大きな不要輻射があった。こ
れに対して、この実施例によれば、輻射レベルは殆どノ
イズ成分だけとなり、FCCやその他の規制を全く問題な
く克服できる。

つぎに、第２図〜第７図を参照して、第１図実施例の回
路基板10の製造方法の一例について説明する。

先ず、第２図に示すように、基板12を準備する。この基
板12は、たとえばエポキシ樹脂や紙フェノールのような
合成樹脂あるいはセラミックス等によって、その厚みが
たとえば1.2-1.6mmのものとして作られる。そして、基
板12の両主面には、たとえば30-70μｍ程度の厚みの銅
箔によって、後の工程で第１の回路に応じたパターンが
形成されるべき導電層14′が形成される。

続いて、第３図に示すように、基板12に、導電層14′も
貫通するように、たとえば多軸ボール盤を用いて、スル
ーホール16を形成する。このスルーホール16は両主面の
導電層14を相互接続するために利用されるとともに、単
なる電子部品のリード線挿入孔等としても利用され得
る。そして、穿孔端面の研磨処理をした後、次工程に移
る。

つぎに、第４図に示すように、スルーホール16の内壁に
たとえば電解めっきあるいは無電解めっきによって、め
っき層18を形成する。したがって、基板12の両面の導電
層14′どうしが接続される。

続いて、導電層14′をエッチングして、第５図に示すよ
うに、アースパターン14aを含む必要な回路に応じた回
路パターンを形成する。すなわち、先ず必要なパターン
に応じてエッチングレジストを印刷するとともに、スル
ーホール16の「孔埋め」などを施し、その後、ウェット
エッチングあるいはドライエッチングすることによって
必要な回路パターンを形成する。

その後、第６図に示すように、第１の絶縁層として機能
する、半田レジスト層20を印刷する。このとき、導電層
14の酸化や劣化を防止するために、防錆処理が施されて
もよい。

ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。

次に、第７図に示すように、第１の絶縁層すなわち半田
レジスト層20上に、導電層14を覆うように、ほぼ全面に
わたって、銅性インク層22を形成する。詳しくいうと、
基板12の主面上に、銅性インク層22として必要な印刷パ
ターンを有するシルクスクリーン（図示せず）を配置、
位置決めし、前述のような所定の銅性インクによって、
印刷する。なお、銅性インク層22としてその比抵抗の十
分小さいものを用いる場合には、銅性インク層22は、ア
ースパターン14aを覆ってしまうように形成されてもよ
い。

その後、印刷された銅性インクを加熱して硬化させる。
フェノール樹脂はたとえば熱硬化性のものであり、たと
えば145℃30分程度で、縮合反応により硬化する。この
硬化に際して、銅性インクは、その面方向のみならずそ
の厚み方向にも縮む。なお、発明者の実験によれば、硬
化した後の銅性インク層22の基板12などとの接着強度
は、たとえば３φのランドで3kgの引っ張り荷重に耐え
ることができ、銅箔のような導電層14とほぼ等しい。

最後に、第１図に示すように、基板12の両面全域にわた
って、第２の絶縁層としての半田レジスト層24を、たと
えば塗布あるいは印刷によって、形成する。このように
して、多層基板10が製造される。

第８図はこの発明の他の実施例を示す断面図である。こ
の回路基板ないしプリント基板10は、たとえば合成樹脂
やセラミックスのような絶縁材料からなる基板12を含
む。この基板12はいわゆる両面基板として構成されてい
て、基板12の両主面には、たとえば銅箔のような導電層
14が形成されていて、この導電層14にはエッチングによ
って必要な回路のための回路パターンが形成される。な
お、この回路パターンには、通常アースパターン14aが
含まれる。

基板12にはスルーホール16があけられていて、このスル
ーホール16の内壁にはめっき層18が形成される。このめ
っき層18は、基板12の両面の導電層14を相互に接続する
必要のある場合に形成され、その両端が対応するそれぞ
れの導電層14に接続される。なお、めっき層18は、スル
ーホール16が単に部品（図示せず）の挿入孔として用い
られ場合には不要であるかも知れない。

基板12の両主面上には、導電層14を覆うように、しかし
アースパターン14aの部分を除いて、半田レジスト層20
が形成される。この半田レジスト層20は、導電層14のう
ち、後の工程において半田が付着されるべきではない領
域に形成されるものであるが、さらに、後述の半田付着
可能層すなわち銅性インク層22′と導電層14との絶縁を
確保するためにも利用され得る。また、この半田レジス
ト層20によって覆われていないアースパターン14aに
は、後述の半田層26が接続される。

基板12の両主面上には、半田レジスト層20を介して、基
板12のほぼ全面にわたって、導電層14を覆うように、銅
性インク層22′が形成される。この銅性インク層22′を
形成するための銅性インクとしては、たとえば、タツタ
電線株式会社製の商品名・銅性インクなどが利用可能で
ある。ちなみに、この銅性インクは、フィラーとしての
銅の微粒子と、これら微粒子どうしを強固に接着するた
めのバインダと、防錆剤とを混合してつくられている。
銅微粒子の粒径は、この銅性インク層22′を印刷形成す
る際のシルクスクリーンのメッシュ径よりも小さく選ば
れる。また、バインダは、熱硬化性の合成樹脂たとえば
フェノールー樹脂のような溶剤中に電解キャリアが散在
されているものを用いる。

このような銅性インクを用いて銅性インク層22′を形成
するのであるが、この銅性インク層22′の表面近傍に
は、バインダが硬化すると、半田付着可能層が形成され
る。そして、この銅性インク層22′（半田付着可能
層），スルーホール16の内壁のめっき層18およびアース
パターン14a上に、たとえば半田ディップによって半田
層26を形成する。この半田層26は、その半田付着可能層
（銅インク層）22′と同じように基板12の主面のほぼ全
域にわたって形成される。このとき、アースパターン14
aの部分では半田レジスト層20が除かれているため、半
田層26は、結局、そのアースパターン14aに接続される
ことになる。

半田層26は、銅性インク層22′の比抵抗を小さくする
（導電性を向上させる）とともに、その機械的強度を増
強する役目を果たす。硬化した後の銅性インク層22′だ
けの比抵抗がたとえば10^-4〜10^-6Ω・cmであるとする
と、半田層26を形成した後には、全体としては、比抵抗
は、たとえば10^-9Ω・cm程度になる。したがって、この
銅性インク層22′すなわち半田層26が、電磁波シールド
として機能できるのである。

なお、このとき、半田層26は、少なくとも銅性インク層
22′上を覆うように形成されればよく、必ずしも銅箔に
よる回路パターンすなわち導電層14やめっき層18上に形
成される必要はない。

基板12の上面には、さらに、半田レジスト層20,半田層2
6を覆って、第２の絶縁層としての半田レジスト層24が
形成される。

上述の半田層26がEMI対策として有効なのである。すな
わち、導電層14の回路パターンが半田層26に近接するの
で、導電層の各回路パターンには、隣接のパターンとの
間よりむしろ、この半田層26との間で浮遊容量ないし分
布容量が形成される。したがって、この導電層14の回路
パターンに誘導された不要周波数成分のエネルギは、形
成された分布容量を介して半田層26に流れる。一方、半
田層26は、前述のように導電層14のアールパターン14a
に接続されて高周波的にはアースされている。したがっ
て、半田層26に流れ込んだ電磁波エネルギは、結局、高
周波アースに流れることになる、そのため、導電層14の
各回路パターンには不要電磁波エネルギが蓄積されるこ
とがない。したがって、もし、その回路基板10によって
電子回路を構成して、それにケーブルなどを接続して
も、このケーブルに輻射エネルギが乗ることはない。

このことを、第17図および第18図を参照して具体的に説
明する。第17図は従来の一般的な回路基板の等価回路図
であるが、この等価回路において、素子1aと1bとを接続
する信号線２および３ならびにアースライン４は、それ
ぞれ、その長さに応じたインダクタンスを有し、各信号
線２および３の間ならびに各信号線２および３とアース
ライン４との間には、線間距離に応じた分布容量が生じ
る。ところが、アースライン４にインダクタンス成分が
あると、信号中の高周波成分に対してアースライン４が
グランドとして働かず、インダクタンスによってアース
ライン４の両端に電位差が生じるとともに、これによる
エネルギがアースライン４上に残留する。このエネルギ
が大きくなると、ノイズとなって外部に漏れ、周辺の電
子部品機器に対して電磁波障害を及ぼす。

これに対して、この実施例の回路基板では、第18図に示
すような等価回路となり、アースライン４′が各信号線
２および３のパターンのほぼ全面を覆っているので、イ
ンダクタンス成分は含まれず、高周波の電位差が生じな
いためアースライン４′にエネルギが滞留することは殆
どない。

また、従来の回路基板では、それぞれの分布容量が信号
線および３間または各信号線２および３とアースライン
４との間の距離によって異なり、分布容量が不均一とな
り、信号の流れる経路の途中でインダクタンスが変化し
て、高周波の伝送上のミスマッチングが生じる。このた
め、信号中の不要な高周波成分が信号線２および３条に
滞留してしまい、このエネルギがノイズとなって外部電
極に漏れ、または輻射してしまう。

これに対して、この実施例の回路基板では、各信号線２
および３とアースライン４′との間の距離がほぼ均一で
あり、それに伴って、両者間のぶんふ容量が均一化さ
れ、かつ信号線２および３間の分布に容量を無視できる
程度の大きな値となる。したがって、従来なら各信号２
および３上に蓄積された高周波成分のエネルギがその分
布容量を介してアースライン４′に流れてしまうので、
不要輻射が生じることはない。

第16図はこの実施例の効果を説明するためのグラフであ
る。第16図において、線Ａが従来の基板を用いた場合の
輻射レベルを示し、線Ｂがこの発明の実施例の基板を用
いた場合を示す。この第16図から、従来の場合にはたと
えば67.03MHzにおいて50.60dBμＶもの大きな不要輻射
があった。これに対して、この実施例によれば、輻射レ
ベルは殆どノイズ成分だけとなり、FCCやその他の規制
を全く問題なく克服できる。

つぎに、第９図〜第15図を参照して、第８図実施例の回
路基板10の製造方法の一例について説明する。

先ず、第９図に示すように、基板12を準備する。この基
板12は、たとえばエポキシ樹脂や紙フェノールのような
合成樹脂あるいはセラミックス等によって、その厚みが
たとえば1.2-1.6mmのものとして作られる。そして、基
板12の両主面には、たとえば30-70μｍ程度の厚みの銅
箔によって、後の工程で、アースパターン14aを含んで
必要な回路に応じたパターンが形成されるべき導電層1
4′が形成される。

続いて、第10図に示すように、基板12に、導電層14′も
貫通するように、たとえば多軸ボール盤を用いて、スル
ーホール16を形成する。このスルーホール16は両主面の
導電層14′を相互接続するために利用されるとともに、
単なる電子部品のリード線挿入孔等としても利用され得
る。そして、穿孔端面の研磨処理をした後、次工程に移
る。

つぎに、第11図に示すように、スルーホール16の内壁に
たとえば電解めっきあるいは無電解めっきによって、め
っき層18を形成する。したがって、基板12の両面の導電
層14′どうしが接続される。

続いて、導電層14′をエッチングして、第12図に示すよ
うに、回路に応じたパターンを形成する。すなわち、先
ず必要なパターンに応じてエッチングレジストを印刷す
るとともに、スルーホール16の「孔埋め」などを施し、
その後、ウェットエッチングあるいはドライエッチング
することによってアースパターン14aを含む必要な回路
パターンを形成する。

その後、第13図に示すように、第１の絶縁層として機能
する、半田レジスト層20を印刷する。このとき、導電層
14の酸化や劣化を防止するために、防錆処理が施されて
もよい。

次に、第14図に示すように、第１の絶縁層すなわち半田
レジスト層20および／または導電層14の上に、ほぼ全面
にわたって、銅性インク層22′を形成する。詳しくいう
と、基板12の主面上に、電磁波シールドとして必要な形
状の印刷パターンを有するシルクスクリーン（図示せ
ず）を配置、位置決めし、前述のような所定の銅性イン
クによって、印刷する。

その後、印刷された銅性インクを加熱して硬化させる。
フェノール樹脂はたとえば熱硬化性のものであり、たと
えば145℃30分程度で、縮合反応により硬化する。この
硬化に際して、銅インクは、その面方向のみならずその
厚み方向にも縮む。なお、発明者の実験によれば、硬化
した後の銅性インク層22′の基板12などとの接着強度
は、たとえば３φのランドで3kgの引っ張り荷重にたえ
ることができ、銅箔のような導電層14とほぼ等しい。

また、銅性インクが硬化する際、その表面近傍に半田付
着可能層が形成される。すなわち、銅性インク層22′の
表面が半田付け可能になる。

その後、第15図に示すように、少なくとも銅性インク層
22′を覆って（実際には半田が付着するすべての部分）
に半田層26を形成する。詳しくいうと、この第14図の工
程では、半田レベラ，リフロー半田あるいは半田ディッ
ピングによって、基板12の主面には半田を付着させる。

この半田層26は、前述のように、銅性インク層22′を機
械的に補強するとともに、電磁波シールドとしての導電
性を向上させる。

最後に、第８図に示すように、基板12の両主面全域にわ
たって、第２の絶縁層としての半田レジスト層24を、た
とえば塗布あるいは印刷によって、形成する。このよう
にして、回路基板10が製造される。

なお、上述の実施例では、半田付着可能層を形成するた
めに、その比抵抗が比較的小さい銅性インクを用いた。
しかしながら、この半田付着可能層は、より小さい導電
性の導電インクで形成されてもよく、その比抵抗がたと
えば10⁶〜10⁸Ω・cm程度の絶縁性のものでもよく、要
は、そこに半田付着可能層が形成されればよいのであ
る。なぜなら、その後の工程で形成される半田層26が十
分な導電性を有し、実質的にそれが電磁波シールドとし
て十分機能し得るからである。この場合、銅性インク層
22′は、アースパターンを覆わないように形成される必
要があろう。なぜなら、後に形成される半田層26がその
銅性インク層22′によって導電層14との間で絶縁されて
しまうからである。

もし、絶縁性の半田付着可能層が形成される場合には、
第１の絶縁層としての半田レジスト層20は特に形成する
必要がないであろう。というのも、半田付着可能層それ
自体で半田層26と導電層14との間の絶縁が確保できるか
らである。

なお、上述のいずれの実施例においても、電磁波シール
ドとしての銅性インク層22（22′）または半田層26を基
板12の両主面上に形成した。しかしながら、発明者の実
験によれば、これらは基板12の一方主面上にだけ形成さ
れてもよい。

また、電磁波シールドとしての銅性インク層22（22′）
または半田層26を基板12の両主面上に形成する場合に
は、アースパターン14aは一方主面にのみ形成してお
き、数箇所のスルーホールをアースに接続し、他方主面
の銅性インク層22または半田層26はそのスルーホールに
接続するようにしてもよい。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す断面図である。第２図〜第７図は第１図実施例の回路基板を製造する方
法の一例を工程順次に示す断面図である。第８図はこの発明の一実施例を示す断面図である。第９図〜第15図は第８図実施例の回路基板を製造する方
法の一例を工程順次に示す断面図である。第16図はこの発明の実施例の効果を説明するためのグラ
フであり、横軸に周波数を、縦軸に輻射電界強度を、そ
れぞれ示す。第17図および第18図はこの実施例の効果を説明するため
の等価回路図であり、第17図が従来の一般的な回路基板
のものを示し、第18図がこの実施例の回路基板のものを
示す。図において、10は回路基板、12は絶縁基板、14は導電
層、20および24は半田レジスト層、22,22′は銅性イン
ク層、26は半田層を示す。

フロントページの続き (56)参考文献特開昭61−26670（ＪＰ，Ａ) 実公昭55−29276（ＪＰ，Ｙ２) 実開昭56−130665号（実開昭58−37169 号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム実開昭55−102902号（実開昭57−26899 号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム実開昭55−155806号（実開昭57−78672 号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム

Claims

【特許請求の範囲】

【請求項１】基板、前記基板の少なくとも一方主面上に、所望の回路パター
ンとアース電極とが形成された導電層、前記アース電極の部分を除く前記基板の一方主面上の前
記導電層を覆うように形成される絶縁層、および前記基板の一方主面のほぼ全面を覆うように、前記絶縁
層と前記アース電極の上面に形成され、かつアース電極
の上面に形成された部分が前記アース電極に電気的に接
続され、電磁波シールドとして働く銅性インク層を備
え、前記銅性インク層は、銅の微粒子とバインダと防錆剤と
を混合した銅性インクを印刷した後、硬化させて形成さ
れる、EMI対策用回路基板。
【請求項２】前記銅性インク層は、銅の微粒子とバイン
ダと防錆剤とを混合した銅性インクを印刷した後、加熱
し熱硬化させて形成される、特許請求の範囲第１項記載
のEMI対策用回路基板。
【請求項３】前記銅性インク層を覆うように前記基板上
の一方主面のほぼ全面に形成される第２の絶縁層を含
む、特許請求の範囲第１項または第２項に記載のEMI対
策用回路基板。
【請求項４】前記導電層、前記絶縁層および前記銅性イ
ンク層は、前記基板の両主面に形成される、特許請求の
範囲第１項記載のEMI対策用回路基板。
【請求項５】基板、前記基板の少なくとも一方主面上に、所望の回路パター
ンとアース電極とが形成された導電層、前記アース電極の部分を除く前記基板の一方主面上の前
記導電層を覆うように形成される絶縁層、前記基板の一方主面のほぼ全面を覆うように、前記絶縁
層と前記アース電極の上面に形成され、かつアース電極
の上面に形成された部分が前記アース電極に電気的に接
続され、半田付着可能な層となる銅性インク層、および前記半田付着可能な銅性インク層上に形成される半田層
を備え、前記銅性インク層は、銅の微粒子とバインダと防錆剤と
を混合した銅性インクを印刷した後、硬化させて形成さ
れる、EMI対策用回路基板。
【請求項６】前記半田付着可能な銅性インク層は、高抵
抗の材料で形成される、特許請求の範囲第５項記載のEM
I対策用回路基板。
【請求項７】前記半田付着可能な銅性インク層は、導電
材料で形成される、特許請求の範囲第５項記載のEMI対
策用回路基板。
【請求項８】前記銅性インク層を覆うように前記基板上
に形成される第２の絶縁層を含む、特許請求の範囲第５
項記載のEMI対策用回路基板。
【請求項９】（ａ）絶縁材料からなる基板の少なくとも
一方主面上に所望の回路パターンとアース電極とを含む
導電層を形成するステップ、（ｂ）前記アース電極部分を除く前記基板の一方主面上
の前記導電層を覆うように絶縁層を形成するステップ、
および（ｃ）前記基板の一方主面上のほぼ全面を覆うように、
前記絶縁層と前記アース電極の上面であって、前記アー
ス電極に接続される比較的低抵抗の銅性インク層を印刷
によって形成するステップを含み、前記ステップ（ｃ）
は前記銅性インク層を印刷した後、硬化させるステップ
を含む、EMI対策用回路基板の製造方法。
【請求項１０】前記ステップ（ｃ）は、前記銅性インク
層を印刷した後、加熱して熱硬化させるステップを含
む、特許請求の範囲第９項記載のEMI対策用回路基板の
製造方法。