JPS62213192A - Ｅｍｉ対策用回路基板とその製造方法 - Google Patents
Ｅｍｉ対策用回路基板とその製造方法Info
- Publication number
- JPS62213192A JPS62213192A JP61056714A JP5671486A JPS62213192A JP S62213192 A JPS62213192 A JP S62213192A JP 61056714 A JP61056714 A JP 61056714A JP 5671486 A JP5671486 A JP 5671486A JP S62213192 A JPS62213192 A JP S62213192A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- substrate
- circuit board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 67
- 229910052802 copper Inorganic materials 0.000 claims description 67
- 239000010949 copper Substances 0.000 claims description 67
- 239000000758 substrate Substances 0.000 claims description 48
- 229910000679 solder Inorganic materials 0.000 description 50
- 230000005855 radiation Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 150000001879 copper Chemical class 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000000057 synthetic resin Substances 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000005011 phenolic resin Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000006482 condensation reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Inks, Pencil-Leads, Or Crayons (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はＥＭＩ対策用回路基板に関し、特にたとえば
家庭用テレビゲームなどのようにケーブルなどによって
他の機器に接続される電子回路を構成する、ＥＭＩ対策
用回路基板に関する。
家庭用テレビゲームなどのようにケーブルなどによって
他の機器に接続される電子回路を構成する、ＥＭＩ対策
用回路基板に関する。
（従来技術）
最近では、ＦＣＣ（連邦通信委員会）と同じように、我
が国においても、電磁波妨害（ＥＭＩ）についての規制
が厳しくなってきた。本件出願人は、先に、たとえば実
開昭５８−７２８９５号などによって、そのようなＥＭ
Ｉを防止することができる装置を提案した。
が国においても、電磁波妨害（ＥＭＩ）についての規制
が厳しくなってきた。本件出願人は、先に、たとえば実
開昭５８−７２８９５号などによって、そのようなＥＭ
Ｉを防止することができる装置を提案した。
（発明が解決しようとする問題点）
上述の従来技術は、シールドケースを用いるため、たと
えばパーソナルコンピュータやその他の独立した機器に
ついては非常に有効である。
えばパーソナルコンピュータやその他の独立した機器に
ついては非常に有効である。
しかしながら、たとえばファミリーコンピュータ（登録
商標）のような家庭用ゲーム機のＥＭＴ対策としては十
分ではなかった。その理由は、ゲーム機本体が長いケー
ブルを介して他の機器たとえばテレビジョン受像機やコ
ントローラなどに接続されるからである。すなわち、上
述の従来技術では、シールドケース内に電磁波エネルギ
を閉じ込めて不要輻射を防止するものであり、ゲーム機
から延びるケーブルを通して輻射される電磁波に対して
は有効ではない。
商標）のような家庭用ゲーム機のＥＭＴ対策としては十
分ではなかった。その理由は、ゲーム機本体が長いケー
ブルを介して他の機器たとえばテレビジョン受像機やコ
ントローラなどに接続されるからである。すなわち、上
述の従来技術では、シールドケース内に電磁波エネルギ
を閉じ込めて不要輻射を防止するものであり、ゲーム機
から延びるケーブルを通して輻射される電磁波に対して
は有効ではない。
それゆえに、この発明の主たる目的は、新規な構成のＥ
ＭＩ対策用回路基板を提供することである。
ＭＩ対策用回路基板を提供することである。
この発明の他の目的は、回路基板上に構成された電子回
路からの不要な電磁波の輻射を効果的に抑制できる、Ｅ
ＭＩ対策用回路基板を提供することである。
路からの不要な電磁波の輻射を効果的に抑制できる、Ｅ
ＭＩ対策用回路基板を提供することである。
（問題点を解決するための手段）
この発明は、節単にいえば、基板、基板の少なくとも一
方主面上に形成され、かつ所望の回路に応じてアースパ
ターンを含む回路パターンが形成された導電層、アース
パターンの部分を除いて基板上に導電層を覆うように形
成される絶縁層、および絶縁層上に形成され、アースパ
ターンに接続される銅性インク層を備える、ＥＭＩ対策
用回路基板である。
方主面上に形成され、かつ所望の回路に応じてアースパ
ターンを含む回路パターンが形成された導電層、アース
パターンの部分を除いて基板上に導電層を覆うように形
成される絶縁層、および絶縁層上に形成され、アースパ
ターンに接続される銅性インク層を備える、ＥＭＩ対策
用回路基板である。
（作用）
導電層の上の銅性インク層がない従来の回路基板では、
導電層において隣接するパターン間で浮遊容量ないし分
布容量を形成する。この発明では、導電層の上にそれに
接近して銅性インク層が形成されているので、導電層の
各パターンは隣接するパターンとの間でよりもむしろ、
その接近した銅性インク層との間でのみ分布容量を形成
する。
導電層において隣接するパターン間で浮遊容量ないし分
布容量を形成する。この発明では、導電層の上にそれに
接近して銅性インク層が形成されているので、導電層の
各パターンは隣接するパターンとの間でよりもむしろ、
その接近した銅性インク層との間でのみ分布容量を形成
する。
この銅性インク層は、アースパターンに接続されている
ので、高周波的にアースされることになる。したがって
、導電層の各パターンにたとえば誘導などによって生じ
た不要な電磁波が、上述の分布容量を通してアースに流
れる。そのため、回路基板それ自体において不要な電磁
波エネルギが除去される。
ので、高周波的にアースされることになる。したがって
、導電層の各パターンにたとえば誘導などによって生じ
た不要な電磁波が、上述の分布容量を通してアースに流
れる。そのため、回路基板それ自体において不要な電磁
波エネルギが除去される。
（発明の効果）
この発明によれば、電子回路を構成する回路基板それ自
体における不要成分のエネルギが低減されるので、たと
えそれにケーブルなどを接続しても、そのケーブルを通
して不要輻射が生じることはない。したがって、この発
明は、あらゆる形式の電子機器のＥＭＩ対策として非常
に有効である。すなわち、従来のもののように、シール
ドケースを用いるＥＭＩ対策では、電子回路基板それ自
体から延長されたケーブルなどを通して不要な電磁波が
輻射されたが、この発明の回路基板を用いれば、その回
路基板そのものにおいて既に不要な電磁波が除去されて
いるので、そこにケーブルなどを接続してもそれらにか
かわらず、安定的に不要輻射を防止することができる。
体における不要成分のエネルギが低減されるので、たと
えそれにケーブルなどを接続しても、そのケーブルを通
して不要輻射が生じることはない。したがって、この発
明は、あらゆる形式の電子機器のＥＭＩ対策として非常
に有効である。すなわち、従来のもののように、シール
ドケースを用いるＥＭＩ対策では、電子回路基板それ自
体から延長されたケーブルなどを通して不要な電磁波が
輻射されたが、この発明の回路基板を用いれば、その回
路基板そのものにおいて既に不要な電磁波が除去されて
いるので、そこにケーブルなどを接続してもそれらにか
かわらず、安定的に不要輻射を防止することができる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
（実施例）
第１図はこの発明の一実施例を示す断面図である。この
回路基板ないしプリント基板１０は、たとえば合成樹脂
やセラミックスのような絶縁材料からなる基板１２を含
む。この基板１２はいわゆる両面基板として構成されて
いて、基板１２の両主面には、たとえば銅箔のような導
電層Ｉ４が形成されていて、この導電層１４にはエツチ
ングによって必要な回路のための回路パターンが形成さ
れる。なお、この回路パターンには、通常アースパター
ンが含まれる。
回路基板ないしプリント基板１０は、たとえば合成樹脂
やセラミックスのような絶縁材料からなる基板１２を含
む。この基板１２はいわゆる両面基板として構成されて
いて、基板１２の両主面には、たとえば銅箔のような導
電層Ｉ４が形成されていて、この導電層１４にはエツチ
ングによって必要な回路のための回路パターンが形成さ
れる。なお、この回路パターンには、通常アースパター
ンが含まれる。
基板１２にはスルーホール１６があけられていて、この
スルーホール１６の内壁にはめっき層１８が形成される
。このめっき層１８は、基板１２の両面の導電層１４を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層１４に接続される。なお、め
っき層１８は、スルーホール１６が単に部品（図示せず
）の挿入孔として用いられ場合には不要であるかも知れ
ない。
スルーホール１６の内壁にはめっき層１８が形成される
。このめっき層１８は、基板１２の両面の導電層１４を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層１４に接続される。なお、め
っき層１８は、スルーホール１６が単に部品（図示せず
）の挿入孔として用いられ場合には不要であるかも知れ
ない。
基板１２の両主面には、導電層１４を覆うように、しか
しアースパターン１４ａの部分を除いて、半田；／シス
ト層２０が形成される。この半田レジスト層２０は、導
電層１４のうち、後の工程において半田が付着されるべ
きではない領域に形成されるものであるが、さらに、後
述の銅インク層２２と導電層１４との絶縁を確保するた
めにも利用され得る。また、この半田レジスト層２０に
よって覆われていないないアースパターン１４ａには、
後述の銅性インク層２２が接続される。
しアースパターン１４ａの部分を除いて、半田；／シス
ト層２０が形成される。この半田レジスト層２０は、導
電層１４のうち、後の工程において半田が付着されるべ
きではない領域に形成されるものであるが、さらに、後
述の銅インク層２２と導電層１４との絶縁を確保するた
めにも利用され得る。また、この半田レジスト層２０に
よって覆われていないないアースパターン１４ａには、
後述の銅性インク層２２が接続される。
基板１２の両生面上には、半田レジスト層２０の上に、
基板１２のほぼ全面にわたって、導電層１４を覆うよう
に、銅性インク層２２が形成される。この銅性インク層
２２を形成するための銅性インクとしては、たとえば、
タック電線株式会社製の商品名・銅性インクなどが利用
可能である。
基板１２のほぼ全面にわたって、導電層１４を覆うよう
に、銅性インク層２２が形成される。この銅性インク層
２２を形成するための銅性インクとしては、たとえば、
タック電線株式会社製の商品名・銅性インクなどが利用
可能である。
ちなみに、この銅性インクは、フィラーとしての銅の微
粒子と、これら微粒子どうしを強固に接着するためのバ
インダと、防錆剤とを混合してつくられている。銅微粒
子の粒径は、この銅性インク層２２を印刷形成する際の
シルクスクリーンのメソシュ径よりも小さく選ばれる。
粒子と、これら微粒子どうしを強固に接着するためのバ
インダと、防錆剤とを混合してつくられている。銅微粒
子の粒径は、この銅性インク層２２を印刷形成する際の
シルクスクリーンのメソシュ径よりも小さく選ばれる。
また、バインダは、熱硬化性の合成樹脂たとえばフェノ
ール樹脂のような溶剤中に電解キャリアが散在されてい
るものを用いる。
ール樹脂のような溶剤中に電解キャリアが散在されてい
るものを用いる。
このような銅性インク層２２はそれが硬化した後には、
その比抵抗はたとえば１０−４〜ＩＱ−６ｃｉＩ／Ωで
ある。したがって、この銅性インク層２２が電磁波シー
ルドとして十分機能する。
その比抵抗はたとえば１０−４〜ＩＱ−６ｃｉＩ／Ωで
ある。したがって、この銅性インク層２２が電磁波シー
ルドとして十分機能する。
基板１２の上面には、さらに、銅性インク層２２を覆っ
て、第２の絶縁層としての半田レジスト層２４が形成さ
れる。
て、第２の絶縁層としての半田レジスト層２４が形成さ
れる。
上述の銅性インクＮ２２がＥＭＩ対策として有効なので
ある。すなわち、導電層１４の回路パターンが銅性イン
クＦＩ２２に近接して配置されるので、導電層の各回路
パターンには、隣接のパターンとの間よりむしろ、この
銅性インク層２２との間で浮遊容量ないし分布容量が形
成される。したがって、この導電層１４の回路パターン
に誘導された不要周波数成分のエネルギは、形成された
分布容量を介して銅性インク層２２に流れる。一方、銅
性インクＮ２２は、前述のように導電ｊｌｉ１４のアー
スパターン１４ａに接続されて高周波的にはアースされ
ている。したがって、銅性インク層２２に流れ込んだ電
磁波エネルギは、結局、高周波アースに流れることにな
る。そのため、導電層１４の各回路パターンには不要電
磁波エネルギが蓄積されることがない。したがって、も
し、その回路基板１０によって電子回路を構成して、そ
れにケーブルなどを接続しても、このケーブルに輻射エ
ネルギが乗ることはない。
ある。すなわち、導電層１４の回路パターンが銅性イン
クＦＩ２２に近接して配置されるので、導電層の各回路
パターンには、隣接のパターンとの間よりむしろ、この
銅性インク層２２との間で浮遊容量ないし分布容量が形
成される。したがって、この導電層１４の回路パターン
に誘導された不要周波数成分のエネルギは、形成された
分布容量を介して銅性インク層２２に流れる。一方、銅
性インクＮ２２は、前述のように導電ｊｌｉ１４のアー
スパターン１４ａに接続されて高周波的にはアースされ
ている。したがって、銅性インク層２２に流れ込んだ電
磁波エネルギは、結局、高周波アースに流れることにな
る。そのため、導電層１４の各回路パターンには不要電
磁波エネルギが蓄積されることがない。したがって、も
し、その回路基板１０によって電子回路を構成して、そ
れにケーブルなどを接続しても、このケーブルに輻射エ
ネルギが乗ることはない。
このことを、第１６図を参照して説明する。第１６図に
おいて、線Ａが従来の基板を用いた場合の輻射レベルを
示し、線Ｂがこの発明の実施例の基板を用いた場合を示
す。この第１６図から、従来の場合にはたとえば６７．
０３ＭＨｚにおいて５０．６０ｄＢｌｊＶもの大きな不
要輻射があった。これに対して、この実施例によれば、
輻射レベルは殆どノイズ成分だけとなり、ＦＣＣやその
他の規制を全く問題なく克服できる。
おいて、線Ａが従来の基板を用いた場合の輻射レベルを
示し、線Ｂがこの発明の実施例の基板を用いた場合を示
す。この第１６図から、従来の場合にはたとえば６７．
０３ＭＨｚにおいて５０．６０ｄＢｌｊＶもの大きな不
要輻射があった。これに対して、この実施例によれば、
輻射レベルは殆どノイズ成分だけとなり、ＦＣＣやその
他の規制を全く問題なく克服できる。
つぎに、第２図〜第７図を参照して、第１図実施例の回
路基板１０の製造方法の一例について説明する。
路基板１０の製造方法の一例について説明する。
先ず、第２図に示すように、基板１２を準備する。この
基板１２は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば１．２−１゜６ｆｉのものとして作られる
。そして、基板１２の、両主面には、たとえば３０−７
０μｍ程度の厚みの銅箔によって、後の工程で第１の回
路に応じたパターンが形成されるべき導電層１４′が形
成される。
基板１２は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえば１．２−１゜６ｆｉのものとして作られる
。そして、基板１２の、両主面には、たとえば３０−７
０μｍ程度の厚みの銅箔によって、後の工程で第１の回
路に応じたパターンが形成されるべき導電層１４′が形
成される。
続いて、第３図に示すように、基板１２に、導電層１４
′も貫通するように、たとえば多軸ボール盤を用いて、
スルーホール１６を形成する。このスルーホール１６は
両主面の導電Ｎ１４を相互接続するために利用されると
ともに、単なる電子部品のリード線挿入孔等としても利
用され得る。
′も貫通するように、たとえば多軸ボール盤を用いて、
スルーホール１６を形成する。このスルーホール１６は
両主面の導電Ｎ１４を相互接続するために利用されると
ともに、単なる電子部品のリード線挿入孔等としても利
用され得る。
そして、穿孔端面の研磨処理をした後、次工程に移る。
つぎに、第４図に示すように、スルーホール１６の内壁
にたとえば電解めっきあるいは無電解めっきによって、
めっきＪＷ１８を形成する。したがって、基板１２の両
面の導電Ｎ１４′どうしが接続される。
にたとえば電解めっきあるいは無電解めっきによって、
めっきＪＷ１８を形成する。したがって、基板１２の両
面の導電Ｎ１４′どうしが接続される。
続いて、導電Ｊｉ１４をエツチングして、第５図に示す
ように、アースパターン１４ａを含む必要な回路に応じ
た回路パターンを形成する。すなわち、先ず必要なパタ
ーンに応じてエツチングレジストを印刷するとともに、
スルーホール１６の「孔埋め」などを施し、その後、ウ
ェットエツチングあるいはドライエツチングすることに
よって必要な回路パターンを形成する。
ように、アースパターン１４ａを含む必要な回路に応じ
た回路パターンを形成する。すなわち、先ず必要なパタ
ーンに応じてエツチングレジストを印刷するとともに、
スルーホール１６の「孔埋め」などを施し、その後、ウ
ェットエツチングあるいはドライエツチングすることに
よって必要な回路パターンを形成する。
その後、第６図に示すように、第１の絶縁層として機能
する、半田レジスト層２０を印刷する。
する、半田レジスト層２０を印刷する。
このとき、導電層１４の酸化や劣化を防止するために、
防錆処理が施されてもよい。
防錆処理が施されてもよい。
ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。
基板の一般的な製造工程として、よく知られているとこ
ろである。
次に、第７図に示すように、第１の絶縁層すなわち半田
レジスト層２上に、導電層１４を覆うように、はぼ全面
にわたって、銅性インク層２２を形成する。詳しくいう
と、基板１２の主面上に、銅性インク層２２として必要
な印刷パターンを有するシルクスクリーン（図示せず）
を配置、位置決めし、前述のような所定の銅性インクに
よって、印刷する。なお、銅性インク層２２′としてそ
の比抵抗の十分率さいものを用いる場合には、銅性イン
ク層２２′は、アースパターン１４ａを覆ってしまうよ
うに形成されてもよい。
レジスト層２上に、導電層１４を覆うように、はぼ全面
にわたって、銅性インク層２２を形成する。詳しくいう
と、基板１２の主面上に、銅性インク層２２として必要
な印刷パターンを有するシルクスクリーン（図示せず）
を配置、位置決めし、前述のような所定の銅性インクに
よって、印刷する。なお、銅性インク層２２′としてそ
の比抵抗の十分率さいものを用いる場合には、銅性イン
ク層２２′は、アースパターン１４ａを覆ってしまうよ
うに形成されてもよい。
その後、印刷された銅性インクを加熱して硬化させる。
フェノール樹脂はたとえば熱硬化性のものであり、たと
えば１４５℃３０分程度で、縮合反応により硬化する。
えば１４５℃３０分程度で、縮合反応により硬化する。
この硬化に際して、銅性インクは、その面方向のみなら
ずその厚み方向にも縮む。なお、発明者の実験によれば
、硬化した後の銅性インク１ｉ２２の基板１２などとの
接着強度は、たとえば３φのランドで３ ｋｇの引っ張
り荷重に耐えることができ、銅箔のような導電層１４と
ほぼ等しい。
ずその厚み方向にも縮む。なお、発明者の実験によれば
、硬化した後の銅性インク１ｉ２２の基板１２などとの
接着強度は、たとえば３φのランドで３ ｋｇの引っ張
り荷重に耐えることができ、銅箔のような導電層１４と
ほぼ等しい。
最後に、第１図に示すように、基板１２の両面全域にわ
たって、第２の絶縁層としての半田レジスト層２６を、
たとえば塗布あるいは印刷によって、形成する。このよ
うにして、多層基板１０が製造される。
たって、第２の絶縁層としての半田レジスト層２６を、
たとえば塗布あるいは印刷によって、形成する。このよ
うにして、多層基板１０が製造される。
第８図はこの発明の他の実施例を示す断面図である。こ
の回路基板ないしプリント基板１０は、たとえば合成樹
脂やセラミックスのような絶縁材料からなる基板１２を
含む。この基板工２はいわゆる両面基板として構成され
ていて、基板１２の回定面には、たとえば銅箔のような
導電層１４が形成されていて、この導電層１４にはエツ
チングによって必要な回路のための回路パターンが形成
される。なお、この回路パターンには、通常アースパタ
ーン１４ａが含まれる。
の回路基板ないしプリント基板１０は、たとえば合成樹
脂やセラミックスのような絶縁材料からなる基板１２を
含む。この基板工２はいわゆる両面基板として構成され
ていて、基板１２の回定面には、たとえば銅箔のような
導電層１４が形成されていて、この導電層１４にはエツ
チングによって必要な回路のための回路パターンが形成
される。なお、この回路パターンには、通常アースパタ
ーン１４ａが含まれる。
基板１２にはスルーホール１６があけられていて、この
スルーホール１６の内壁にはめっき層１８が形成される
。このめっき層１８は、基板１２の両面の導電層１４を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層１４に接続される。なお、め
っき層１８は、スルーホール１６が単に部品（図示せず
）の挿入孔として用いられ場合には不要であるかも知れ
ない。
スルーホール１６の内壁にはめっき層１８が形成される
。このめっき層１８は、基板１２の両面の導電層１４を
相互に接続する必要のある場合に形成され、その両端が
対応するそれぞれの導電層１４に接続される。なお、め
っき層１８は、スルーホール１６が単に部品（図示せず
）の挿入孔として用いられ場合には不要であるかも知れ
ない。
基板１２０両主回定は、導電［１４を覆うように、しか
しアースパターン１４ａの部分を除いて、半田レジスト
層２０が形成される。この半田レジスト層２０は、導電
Ｆｆ１４のうち、後の工程において半田が付着されるべ
きではない領域に形成されるものであるが、さらに、後
述の半田付着可能層すなわち銅性インク層２２′と導電
層１４との絶縁を確保するためにも利用され得る。また
、この半田レジスト層２０によって覆われていないアー
スパターン１４ａには、後述の半田層２６が接続される
。
しアースパターン１４ａの部分を除いて、半田レジスト
層２０が形成される。この半田レジスト層２０は、導電
Ｆｆ１４のうち、後の工程において半田が付着されるべ
きではない領域に形成されるものであるが、さらに、後
述の半田付着可能層すなわち銅性インク層２２′と導電
層１４との絶縁を確保するためにも利用され得る。また
、この半田レジスト層２０によって覆われていないアー
スパターン１４ａには、後述の半田層２６が接続される
。
基板１２の両生面上には、半田レジスト層２０を介して
、基板１２のほぼ全面にわたって、導電層１４を覆うよ
うに、銅性インク層２２′が形成される。この銅性イン
ク層２２′を形成するための銅性インクとしては、たと
えば、タック電線株式会社製の商品名・銅性インクなど
が利用可能である。ちなみに、この銅性インクは、フィ
ラーとしての銅の微粒子と、これら微粒子どうしを強固
に接着するためのバインダと、防錆剤とを混合してつく
られている。銅微粒子の粒径は、この銅性インク層２２
′を印刷形成する際のシルクスクリ−ンのメソシュ径よ
りも小さく選ばれる。また、バインダは、熱硬化性の合
成樹脂たとえばフェノール樹脂のような溶剤中に電解キ
ャリアが散在されているものを用いる。
、基板１２のほぼ全面にわたって、導電層１４を覆うよ
うに、銅性インク層２２′が形成される。この銅性イン
ク層２２′を形成するための銅性インクとしては、たと
えば、タック電線株式会社製の商品名・銅性インクなど
が利用可能である。ちなみに、この銅性インクは、フィ
ラーとしての銅の微粒子と、これら微粒子どうしを強固
に接着するためのバインダと、防錆剤とを混合してつく
られている。銅微粒子の粒径は、この銅性インク層２２
′を印刷形成する際のシルクスクリ−ンのメソシュ径よ
りも小さく選ばれる。また、バインダは、熱硬化性の合
成樹脂たとえばフェノール樹脂のような溶剤中に電解キ
ャリアが散在されているものを用いる。
このような銅性インクを用いて銅性インク層２２′を形
成するのであるが、この銅性インク層２２′の表面近傍
には、バインダが硬化すると、半田付着可能層が形成さ
れる。そして、この銅性インク層２２′ （半田付着可
能層）、スルーホール１６の内壁のめっき層１８および
導電層１４上に、たとえば半田ディツプによって半田層
２６を形成する。この半田１’１２６は、その半田付着
可能層（銅インク層）２２′と同じように基板１２の主
面のほぼ全域にわたって形成される。このとき、アース
パターン１４ａの部分では半田レジスト層２０が除かれ
ているため、半田層２６は、結局、そのアースパターン
１４ａに接続されることになる。
成するのであるが、この銅性インク層２２′の表面近傍
には、バインダが硬化すると、半田付着可能層が形成さ
れる。そして、この銅性インク層２２′ （半田付着可
能層）、スルーホール１６の内壁のめっき層１８および
導電層１４上に、たとえば半田ディツプによって半田層
２６を形成する。この半田１’１２６は、その半田付着
可能層（銅インク層）２２′と同じように基板１２の主
面のほぼ全域にわたって形成される。このとき、アース
パターン１４ａの部分では半田レジスト層２０が除かれ
ているため、半田層２６は、結局、そのアースパターン
１４ａに接続されることになる。
半田層２６は、銅性インク層２２′の比抵抗を小さくす
る（導電性を向上させる）とともに、その機械的強度を
増強する役目を果たす。硬化した後の銅性インク層２２
′だけの比抵抗がたとえば１０−’ 〜１０−”ｃａｌ
／Ωであるとすると、半田層２６を形成した後には、全
体としては、比抵抗は、たとえば１Ｏ−９ｃｏｌ／Ω程
度になる。したがって、この銅性インク層２２′すなわ
ち半田Ｎ２６が、電磁波シールドとして機能できるので
ある。
る（導電性を向上させる）とともに、その機械的強度を
増強する役目を果たす。硬化した後の銅性インク層２２
′だけの比抵抗がたとえば１０−’ 〜１０−”ｃａｌ
／Ωであるとすると、半田層２６を形成した後には、全
体としては、比抵抗は、たとえば１Ｏ−９ｃｏｌ／Ω程
度になる。したがって、この銅性インク層２２′すなわ
ち半田Ｎ２６が、電磁波シールドとして機能できるので
ある。
なお、このとき、半田層２６は、少なくとも銅性インク
層２２′上を覆うように形成されればよく、必ずしも銅
箔による回路パターンすなわち導電Ｎ１４やめっき層１
８上に形成される必要はない。
層２２′上を覆うように形成されればよく、必ずしも銅
箔による回路パターンすなわち導電Ｎ１４やめっき層１
８上に形成される必要はない。
基板１２の上面には、さらに、半田レジスト層２０、半
田層２６を覆って、第２の絶縁層としての半田レジスト
層２４が形成される。
田層２６を覆って、第２の絶縁層としての半田レジスト
層２４が形成される。
上述の半田層２６がＥＭＩ対策として有効なのである。
すなわち、導電層１４の回路パターンが半田層２６に近
接するので、導電層の各回路パターンには、隣接のパタ
ーンとの間よりむしろ、この半田層２６との間で浮遊容
量ないし分布容量が形成される。したがって、この導電
層１４の回路パターンに誘導された不要周波数成分のエ
ネルギは、形成された分布容量を介して半田層２６に流
れる。一方、半田層２６は、前述のように導電層１４の
アースパターン１４ａに接続されて高周波的にはアース
されている。したがって、半田層２６に流れ込んだ電磁
波エネルギは、結局、高周波アースに流れることになる
。そのため、導電層１４の各回路パターンには不要電磁
波エネルギが蓄積されることがない。したがって、もし
、その回路基板１０によって電子回路を構成して、それ
にケーブルなどを接続しても、このケーブルに輻射エネ
ルギが乗ることはない。
接するので、導電層の各回路パターンには、隣接のパタ
ーンとの間よりむしろ、この半田層２６との間で浮遊容
量ないし分布容量が形成される。したがって、この導電
層１４の回路パターンに誘導された不要周波数成分のエ
ネルギは、形成された分布容量を介して半田層２６に流
れる。一方、半田層２６は、前述のように導電層１４の
アースパターン１４ａに接続されて高周波的にはアース
されている。したがって、半田層２６に流れ込んだ電磁
波エネルギは、結局、高周波アースに流れることになる
。そのため、導電層１４の各回路パターンには不要電磁
波エネルギが蓄積されることがない。したがって、もし
、その回路基板１０によって電子回路を構成して、それ
にケーブルなどを接続しても、このケーブルに輻射エネ
ルギが乗ることはない。
このことを、第１６図を参照して説明する。第１６図に
おいて、線Ａが従来の基板を用いた場合の輻射レベルを
示し、線Ｂがこの発明の実施例の基板を用いた場合を示
す。この第１６図から、従来の場合にはたとえば６７．
０３ＭＨｚにおいて５０．６０ｄＢＩＩＶもの大きな不
要輻射があった。これに対して、この実施例によれば、
輻射レベルは殆どノイズ成分だけとなり、ＦＣＣやその
他の規制を全く問題なく克服できる。
おいて、線Ａが従来の基板を用いた場合の輻射レベルを
示し、線Ｂがこの発明の実施例の基板を用いた場合を示
す。この第１６図から、従来の場合にはたとえば６７．
０３ＭＨｚにおいて５０．６０ｄＢＩＩＶもの大きな不
要輻射があった。これに対して、この実施例によれば、
輻射レベルは殆どノイズ成分だけとなり、ＦＣＣやその
他の規制を全く問題なく克服できる。
つぎに、第９図〜第１５図を参照して、第８図実施例の
回路基板１０の製造方法の一例について説明する。
回路基板１０の製造方法の一例について説明する。
先ず、第９図に示すように、基板１２を準備する。この
基板１２は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえばｌ ２−１゜６ｆｌのものとして作られ
る。そして、基板１２の両主面には、たとえば３０−７
０μｍ程度の厚みの銅箔によって、後の工程で、アース
パターン１４ａを含んで必要な回路に応じたパターンが
形成されるべき導電層１４′が形成される。
基板１２は、たとえばエポキシ樹脂や祇フェノールのよ
うな合成樹脂あるいはセラミックス等によって、その厚
みがたとえばｌ ２−１゜６ｆｌのものとして作られ
る。そして、基板１２の両主面には、たとえば３０−７
０μｍ程度の厚みの銅箔によって、後の工程で、アース
パターン１４ａを含んで必要な回路に応じたパターンが
形成されるべき導電層１４′が形成される。
続いて、第１０図に示すように、基板１２に、導電層１
４′も貫通するように、たとえば多軸ボール盤を用いて
、スルーホール１６を形成する。
４′も貫通するように、たとえば多軸ボール盤を用いて
、スルーホール１６を形成する。
このスルーホール１６は両主面の導電ｉｔ ４ ’ｔ−
相互接続するために利用されるとともに、単なる電子部
品のリード線挿入孔等としても利用され得る。そして、
穿孔端面の研磨処理をした後、次工程に移る。
相互接続するために利用されるとともに、単なる電子部
品のリード線挿入孔等としても利用され得る。そして、
穿孔端面の研磨処理をした後、次工程に移る。
つぎに、第１１図に示すように、スルーホール１６の内
壁にたとえば電解めっきあるいは無電解めっきによって
、めっき層１８を形成する。したがって、基板１２の両
面の導電層１４′どうしが接続される。
壁にたとえば電解めっきあるいは無電解めっきによって
、めっき層１８を形成する。したがって、基板１２の両
面の導電層１４′どうしが接続される。
続いて、導電Ｎ１４′をエツチングして、第１２図に示
すように、回路に応じたパターンを形成する。すなわち
、先ず必要なパターンに応じてエツチングレジストを印
刷するとともに、スルーホール１６の「孔埋め」などを
施し、その後、ウェットエツチングあるいはドライエツ
チングすることによってアースパターン１４ａを含む必
要な回路パターンを形成する。
すように、回路に応じたパターンを形成する。すなわち
、先ず必要なパターンに応じてエツチングレジストを印
刷するとともに、スルーホール１６の「孔埋め」などを
施し、その後、ウェットエツチングあるいはドライエツ
チングすることによってアースパターン１４ａを含む必
要な回路パターンを形成する。
その後、第１３図に示すように、第１の絶縁層として機
能する、半田レジスト層２０を印刷する。このとき、導
電層１４の酸化や劣化を防止するために、防錆処理が施
されてもよい。
能する、半田レジスト層２０を印刷する。このとき、導
電層１４の酸化や劣化を防止するために、防錆処理が施
されてもよい。
ここまでの工程は、従来の多層基板のみならずプリント
基板の一般的な製造工程として、よく知られているとこ
ろである。
基板の一般的な製造工程として、よく知られているとこ
ろである。
次に、第１４図に示すように、第１の絶縁層すなわち半
田レジスト層２０および／または導電層１４の上に、は
ぼ全面にわたって、銅性インク層２２′を形成する。詳
しくいうと、基板１２の主面上に、電磁波シールドとし
て必要な形状の印刷パターンを有するシルクスクリーン
（図示せず）を配置、位置決めし、前述のような所定の
銅性インクによって、印刷する。。
田レジスト層２０および／または導電層１４の上に、は
ぼ全面にわたって、銅性インク層２２′を形成する。詳
しくいうと、基板１２の主面上に、電磁波シールドとし
て必要な形状の印刷パターンを有するシルクスクリーン
（図示せず）を配置、位置決めし、前述のような所定の
銅性インクによって、印刷する。。
その後、印刷された銅性インクを加熱して硬化させる。
フェノール樹脂はたとえば熱硬化性のものであり、たと
えば１４５℃３０分程度で、縮合反応により硬化する。
えば１４５℃３０分程度で、縮合反応により硬化する。
この硬化に際して、銅インクは、その面方向のみならず
その厚み方向にも縮む。なお、発明者の実験によれば、
硬化した後の銅性インク層２２′の基板１２などとの接
着強度は、たとえば３φのランドで３ ｋｇの引っ張り
荷重にたえることができ、銅箔のような導電層１４とほ
ぼ等しい。
その厚み方向にも縮む。なお、発明者の実験によれば、
硬化した後の銅性インク層２２′の基板１２などとの接
着強度は、たとえば３φのランドで３ ｋｇの引っ張り
荷重にたえることができ、銅箔のような導電層１４とほ
ぼ等しい。
また、銅性インクが硬化する際、その表面近傍に半田付
着可能層が形成される。すなわち、銅性インク層２２′
の表面が半田付は可能になる。
着可能層が形成される。すなわち、銅性インク層２２′
の表面が半田付は可能になる。
その後、第１５図に示すように、少な（とも銅性インク
ｊｉ２２’を覆って（実際には半田が付着するすべての
部分）に半田Ｎ２６を形成する。詳しくいうと、この第
１４図の工程では、半田レベラ、リフロー半田あるいは
半田ディッピングによって、基板１２の主面に半田を付
着させる。
ｊｉ２２’を覆って（実際には半田が付着するすべての
部分）に半田Ｎ２６を形成する。詳しくいうと、この第
１４図の工程では、半田レベラ、リフロー半田あるいは
半田ディッピングによって、基板１２の主面に半田を付
着させる。
この半田層２６は、前述のように、銅性インク層２２′
を機械的に補強するとともに、電磁波シールドとしての
導電性を向上させる。
を機械的に補強するとともに、電磁波シールドとしての
導電性を向上させる。
最後に、第８図に示すように、基板１２の回定面全域に
わたって、第２の絶縁層としての半田レジストｌ１ｆ２
４を、たとえば塗布あるいは印刷によって、形成する。
わたって、第２の絶縁層としての半田レジストｌ１ｆ２
４を、たとえば塗布あるいは印刷によって、形成する。
このようにして、回路基板１０が製造される。
なお、上述の実施例では、半田付着可能層を形成するた
めに、その比抵抗が比較的小さい銅性インクを用いた。
めに、その比抵抗が比較的小さい銅性インクを用いた。
しかしながら、この半田付着可能層は、より小さい導電
性の導電インクで形成されてもよ（、その比抵抗がたと
えば１０６〜１０８ｃｍ”／Ω程度の絶縁性のものでも
よく、要は、そこに半田付着可能層が形成されればよい
のである。なぜなら、その後の工程で形成される半田層
２６が十分な導電性を有し、実質的にそれが電磁波シー
ルドとして十分機能し得るからである。この場合、銅性
インク層２２′は、アースパターンを覆わないように形
成される必要があろう。なぜなら、後に形成される半田
層２６がその銅性インクＮ２２′によって導電層１４と
の間で絶縁されてしまうからである。
性の導電インクで形成されてもよ（、その比抵抗がたと
えば１０６〜１０８ｃｍ”／Ω程度の絶縁性のものでも
よく、要は、そこに半田付着可能層が形成されればよい
のである。なぜなら、その後の工程で形成される半田層
２６が十分な導電性を有し、実質的にそれが電磁波シー
ルドとして十分機能し得るからである。この場合、銅性
インク層２２′は、アースパターンを覆わないように形
成される必要があろう。なぜなら、後に形成される半田
層２６がその銅性インクＮ２２′によって導電層１４と
の間で絶縁されてしまうからである。
もし、絶縁性の半田付着可能層が形成される場合には、
第１の絶縁層としての半田レジスト層２０は特に形成す
る必要がないであろう。というのも、半田付着可能層そ
れ自体で半田層２６と導電層１４との間の絶縁が確保で
きるからである。
第１の絶縁層としての半田レジスト層２０は特に形成す
る必要がないであろう。というのも、半田付着可能層そ
れ自体で半田層２６と導電層１４との間の絶縁が確保で
きるからである。
なお、上述のいずれの実施例においても、電磁波シール
ドとしての銅性インク層２２（２２’）または半田層２
６を基板１２の両生面上に形成し７た。しかしながら、
発明者の実験によれば、これらは基板１２の一方主面上
にだけ形成されてもよい。
ドとしての銅性インク層２２（２２’）または半田層２
６を基板１２の両生面上に形成し７た。しかしながら、
発明者の実験によれば、これらは基板１２の一方主面上
にだけ形成されてもよい。
また、電磁波シールドとしての銅性インク層２２（２２
’）または半田層２６を基板１２の両生面上に形成する
場合には、アースパターン１４ａは一方主面にのみ形成
しておき、数箇所のスルーホールをアースに接続し、他
方主面の銅性インク層２２または半田層２６はそのスル
ーホールに接続するようにしてもよい。
’）または半田層２６を基板１２の両生面上に形成する
場合には、アースパターン１４ａは一方主面にのみ形成
しておき、数箇所のスルーホールをアースに接続し、他
方主面の銅性インク層２２または半田層２６はそのスル
ーホールに接続するようにしてもよい。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図である。
第２図〜第７図は第１図実施例の回路基板を製造する方
法の一例を工程順次に示す断面図である第８図はこの発
明の一実施例を示す断面図である。 第９図〜第１５図は第８図実施例の回路基板を製造する
方法の一例を工程順次に示す断面図である。 第１６図はこの発明の実施例の〈発明の効果）を説明す
るためのグラフであり、横軸に周波数を、縦軸に輻射電
界強度を、それぞれ示す。 図において、１０は回路基板、１２は絶縁基板、１４は
導電層、２０および２４は半田レジスト層、２２．２２
’は銅性インク層、２６は半田層を示す。 特許出願人 任天堂株式会社 代理人 弁理士 山 １）義 人 （ほか１名） 第 １ 図 図面の浄書（餡に轍更なし）６５ に 第８１ 第９ｉ−＋ １４′ 第１２０ 第１５！２１１ ψ 砺ｌ燃 訃 は ど 手続ネ甫正書印発） 昭和６１年０６月１３日 特許庁長官 宇 賀 道 部 殿 ２、発明の名称 ＥＭＩ対策用回路基板とその製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 京都府京都市東山区福稲上高松町６０番地名
称 任天堂株式会社 代表者 山 内 博 ４、代 理 人 ＄５４０ ！！！大阪（０６） ７６
４−５４４３ （代）住 所 大阪市東区谷町５丁目３
０番地自発補正 ６、補正により増加する発明の数 ２７．補正の対象 （１）願書の発明の名称の欄 （２）明細書の発明の名称の欄、特許請求の範囲の欄、
発明の詳細な説明の欄および図面の簡単な説明の欄 （３）図面 ８、補正の内容 （１）願書の発明の名称ｒＥＭＩ対策用回路基板」をｒ
ＥＭＩ対策用回路基板とその製造方法」に訂正する。 （２）明細書の発明の名称ｒＥＭＩ対策用回路基板」を
ｒＥＭＩ対策用回路基板とその製造方法」に訂正する。 （３）明細書の特許請求の範囲を別紙のとおり訂正する
。 （４）明細書第１７頁第１３行と第１４行との間に下記
の文章を加入する。 記 このことを、第１７図および第１８図を参照して具体的
に説明する。第１７図は従来の一般的な回路基板の等価
回路図であるが、この等価回路において、素子１ａと１
ｂとを接続する信号線２および３ならびにアースライン
４は、それぞれ、その長さに応じたインダクタンスを有
し、各信号線２および３の間ならびに各信号線２および
３とアースライン４との間には、線間距離に応じた分布
容量が生じる。ところが、アースライン４にインダクタ
ンス成分があると、信号中の高周波成分に対してアース
ライン４がグランドとして働かず、インダクタンスによ
ってアースライン４の両端に電位差が生じるとともに、
これによるエネルギがアースライン４上に残留する。こ
のエネルギが大きくなると、ノイズとなって外部に漏れ
、周辺の電子部品機器に対して電磁波障害を及ぼす。 これに対して、この実施例の回路基板では、第１８図に
示すような等価回路となり、アースライン４′が各信号
線２および３のパターンのほぼ全面を覆っているので、
インダクタンス成分は含まれず、高周波の電位差が生じ
ないためアースライン４′にエネルギが滞留することは
殆どない。 また、従来の回路基板では、それぞれの分布容量が信号
線および３間または各信号線２および３とアースライン
４との間の距離によって異なり、分布容量が不均一とな
り、信号の流れる経路の途中でインダクタンスが変化し
て、高周波の伝送上のミスマツチングが生じる。このた
め、信号中の不要な高周波成分が信号線２および３条に
滞留してしまい、このエネルギがノイズとなって外部電
極に漏れ、または輻射してしまう。 これに対して、この実施例の回路基板では、各信号線２
および３とアースライン４′との間の距離がほぼ均一で
あり、それに伴って、両者間のぶんふ容量が均一化され
、かつ信号線２および３間の分布に容量を無視できる程
度の大きな値となる。 したがって、従来なら各信号２および３上に蓄積された
高周波成分のエネルギがその分布容量を介してアースラ
イン４′に流れてしまうので、不要輻射が生じることは
ない。 （５）明細書第１７頁第１４行の［このことを、第１６
図を参照して説明する。」を「第１６図はこの実施例の
効果を説明するためのグラフである。 」に訂正する。 （６）明細書第２４頁第２行の「（発明の効果）」を「
効果」に訂正する。 （７）明細書第２４頁第４行と第５行との間に下記の文
章を加入する。 記 第１７図および第１８図はこの実施例の効果を説明する
ための等価回路図であり、第１７図が従来の一般的な回
路基板のものを示し、第１８図がこの実施例の回路基板
のものを示す。 （８）第１７図および第１８図を別紙の通り追加する。 以上 ２、特許請求の範囲 １ 基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
の回路パターン−ζユニ乙二！」］極ｊ−虻形成された
第１の導電層、 前記アース」の部分を除いて前記基板上に前記第１の導
電層を覆うように形成される絶縁層、および 前記第１の４響 上の １ ム 囲の部 をうように絶
縁層上に形成され、恋２ｊ亘二亜皇血ｊ己アース に
されて ′ シールドとして［１すしく社）ｔｘ
ｔを備える、ＥＭＩ対策用回路基板。 ｉ １記第２の は１記 上に・ さ虹 逮月１Ｕ行１反。 厘ａ 紅 匁ｍ国。 および 童フｕＬ５ ステップ、 （ｅ）１記半田・−可２序に゛′田寸によって半板の１
゛１ 法。 竺゛１７図 ｐ−’ｉＢ図 手続ネ甫正書（方式） ％式％ ２、発明の名称 ＥＭＩ対策用回路基板とその製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 京都府京都市東山区福稲上高松町６０番地名
称 任天堂株式会社 代表者 山 内 博 ４、代 理 人 ５５４０１！大阪（０６） ７６４−
５４４３ （代）住 所 大阪市東区谷町５丁目３０番
地６、補正の対象 ７、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり （内
容に変更なし） 以上
法の一例を工程順次に示す断面図である第８図はこの発
明の一実施例を示す断面図である。 第９図〜第１５図は第８図実施例の回路基板を製造する
方法の一例を工程順次に示す断面図である。 第１６図はこの発明の実施例の〈発明の効果）を説明す
るためのグラフであり、横軸に周波数を、縦軸に輻射電
界強度を、それぞれ示す。 図において、１０は回路基板、１２は絶縁基板、１４は
導電層、２０および２４は半田レジスト層、２２．２２
’は銅性インク層、２６は半田層を示す。 特許出願人 任天堂株式会社 代理人 弁理士 山 １）義 人 （ほか１名） 第 １ 図 図面の浄書（餡に轍更なし）６５ に 第８１ 第９ｉ−＋ １４′ 第１２０ 第１５！２１１ ψ 砺ｌ燃 訃 は ど 手続ネ甫正書印発） 昭和６１年０６月１３日 特許庁長官 宇 賀 道 部 殿 ２、発明の名称 ＥＭＩ対策用回路基板とその製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 京都府京都市東山区福稲上高松町６０番地名
称 任天堂株式会社 代表者 山 内 博 ４、代 理 人 ＄５４０ ！！！大阪（０６） ７６
４−５４４３ （代）住 所 大阪市東区谷町５丁目３
０番地自発補正 ６、補正により増加する発明の数 ２７．補正の対象 （１）願書の発明の名称の欄 （２）明細書の発明の名称の欄、特許請求の範囲の欄、
発明の詳細な説明の欄および図面の簡単な説明の欄 （３）図面 ８、補正の内容 （１）願書の発明の名称ｒＥＭＩ対策用回路基板」をｒ
ＥＭＩ対策用回路基板とその製造方法」に訂正する。 （２）明細書の発明の名称ｒＥＭＩ対策用回路基板」を
ｒＥＭＩ対策用回路基板とその製造方法」に訂正する。 （３）明細書の特許請求の範囲を別紙のとおり訂正する
。 （４）明細書第１７頁第１３行と第１４行との間に下記
の文章を加入する。 記 このことを、第１７図および第１８図を参照して具体的
に説明する。第１７図は従来の一般的な回路基板の等価
回路図であるが、この等価回路において、素子１ａと１
ｂとを接続する信号線２および３ならびにアースライン
４は、それぞれ、その長さに応じたインダクタンスを有
し、各信号線２および３の間ならびに各信号線２および
３とアースライン４との間には、線間距離に応じた分布
容量が生じる。ところが、アースライン４にインダクタ
ンス成分があると、信号中の高周波成分に対してアース
ライン４がグランドとして働かず、インダクタンスによ
ってアースライン４の両端に電位差が生じるとともに、
これによるエネルギがアースライン４上に残留する。こ
のエネルギが大きくなると、ノイズとなって外部に漏れ
、周辺の電子部品機器に対して電磁波障害を及ぼす。 これに対して、この実施例の回路基板では、第１８図に
示すような等価回路となり、アースライン４′が各信号
線２および３のパターンのほぼ全面を覆っているので、
インダクタンス成分は含まれず、高周波の電位差が生じ
ないためアースライン４′にエネルギが滞留することは
殆どない。 また、従来の回路基板では、それぞれの分布容量が信号
線および３間または各信号線２および３とアースライン
４との間の距離によって異なり、分布容量が不均一とな
り、信号の流れる経路の途中でインダクタンスが変化し
て、高周波の伝送上のミスマツチングが生じる。このた
め、信号中の不要な高周波成分が信号線２および３条に
滞留してしまい、このエネルギがノイズとなって外部電
極に漏れ、または輻射してしまう。 これに対して、この実施例の回路基板では、各信号線２
および３とアースライン４′との間の距離がほぼ均一で
あり、それに伴って、両者間のぶんふ容量が均一化され
、かつ信号線２および３間の分布に容量を無視できる程
度の大きな値となる。 したがって、従来なら各信号２および３上に蓄積された
高周波成分のエネルギがその分布容量を介してアースラ
イン４′に流れてしまうので、不要輻射が生じることは
ない。 （５）明細書第１７頁第１４行の［このことを、第１６
図を参照して説明する。」を「第１６図はこの実施例の
効果を説明するためのグラフである。 」に訂正する。 （６）明細書第２４頁第２行の「（発明の効果）」を「
効果」に訂正する。 （７）明細書第２４頁第４行と第５行との間に下記の文
章を加入する。 記 第１７図および第１８図はこの実施例の効果を説明する
ための等価回路図であり、第１７図が従来の一般的な回
路基板のものを示し、第１８図がこの実施例の回路基板
のものを示す。 （８）第１７図および第１８図を別紙の通り追加する。 以上 ２、特許請求の範囲 １ 基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
の回路パターン−ζユニ乙二！」］極ｊ−虻形成された
第１の導電層、 前記アース」の部分を除いて前記基板上に前記第１の導
電層を覆うように形成される絶縁層、および 前記第１の４響 上の １ ム 囲の部 をうように絶
縁層上に形成され、恋２ｊ亘二亜皇血ｊ己アース に
されて ′ シールドとして［１すしく社）ｔｘ
ｔを備える、ＥＭＩ対策用回路基板。 ｉ １記第２の は１記 上に・ さ虹 逮月１Ｕ行１反。 厘ａ 紅 匁ｍ国。 および 童フｕＬ５ ステップ、 （ｅ）１記半田・−可２序に゛′田寸によって半板の１
゛１ 法。 竺゛１７図 ｐ−’ｉＢ図 手続ネ甫正書（方式） ％式％ ２、発明の名称 ＥＭＩ対策用回路基板とその製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 京都府京都市東山区福稲上高松町６０番地名
称 任天堂株式会社 代表者 山 内 博 ４、代 理 人 ５５４０１！大阪（０６） ７６４−
５４４３ （代）住 所 大阪市東区谷町５丁目３０番
地６、補正の対象 ７、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり （内
容に変更なし） 以上
Claims (1)
- 【特許請求の範囲】 １ 基板、 前記基板の少なくとも一方主面上に形成され、かつ所望
の回路に応じてアースパターンを含む回路パターンが形
成された導電層、 前記アースパターンの部分を除いて前記基板上に前記導
電層を覆うように形成される絶縁層、および 前記絶縁層上に形成され、前記アースパターンに接続さ
れる銅性インク層を備える、ＥＭＩ対策用回路基板。 ２ 前記銅性インク層を覆うように前記基板上に形成さ
れる第２の絶縁層を含む、特許請求の範囲第１項記載の
ＥＭＩ対策用回路基板。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61056714A JPH0682890B2 (ja) | 1986-03-13 | 1986-03-13 | Ｅｍｉ対策用回路基板とその製造方法 |
| US07/025,106 US4801489A (en) | 1986-03-13 | 1987-03-12 | Printed circuit board capable of preventing electromagnetic interference |
| CA000531921A CA1261481A (en) | 1986-03-13 | 1987-03-12 | Printed circuit board capable of preventing electromagnetic interference |
| KR1019870002269A KR930011606B1 (ko) | 1986-03-13 | 1987-03-13 | Emi 대책용 회로기판 |
| AU70012/87A AU592627B2 (en) | 1986-03-13 | 1987-03-13 | Printed circuit board capable of preventing electromagnetic interference |
| EP87302165A EP0238267B1 (en) | 1986-03-13 | 1987-03-13 | Printed circuit board capable of preventing electromagnetic interference |
| DE3751323T DE3751323T2 (de) | 1986-03-13 | 1987-03-13 | Gedruckte Leiterplatten eingerichtet zur Verhinderung elektromagnetischer Interferenz. |
| US07/482,936 US5043526A (en) | 1986-03-13 | 1990-02-22 | Printed circuit board capable of preventing electromagnetic interference |
| US07/749,758 US5140110A (en) | 1986-03-13 | 1991-08-26 | Printed circuit board capable of preventing electromagnetic interference |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61056714A JPH0682890B2 (ja) | 1986-03-13 | 1986-03-13 | Ｅｍｉ対策用回路基板とその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7328885A Division JP2613368B2 (ja) | 1995-12-18 | 1995-12-18 | プリント回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62213192A true JPS62213192A (ja) | 1987-09-19 |
| JPH0682890B2 JPH0682890B2 (ja) | 1994-10-19 |
Family
ID=13035148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61056714A Expired - Lifetime JPH0682890B2 (ja) | 1986-03-13 | 1986-03-13 | Ｅｍｉ対策用回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682890B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113359U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH02113281U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH03114296A (ja) * | 1989-09-27 | 1991-05-15 | Matsushita Electric Ind Co Ltd | プリント配線板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4496721B2 (ja) * | 2003-06-25 | 2010-07-07 | ソニー株式会社 | 高速信号回路基板およびその信号伝送特性の改善方法。 |
| CN110016274A (zh) * | 2019-02-28 | 2019-07-16 | 常州五荣化工有限公司 | 一种复合散热材料的制备方法 |
Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132701A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Print base-plate structure of tuner |
| JPS5272604A (en) * | 1975-12-10 | 1977-06-17 | Pentel Kk | Composition of oil ink |
| JPS52146303A (en) * | 1976-05-26 | 1977-12-06 | Pentel Kk | Composition ink |
| JPS5515248A (en) * | 1978-07-20 | 1980-02-02 | Tamura Kaken Co Ltd | Method of manufacturing printed circuit board |
| JPS5529276U (ja) * | 1978-08-16 | 1980-02-26 | ||
| JPS5577188A (en) * | 1978-12-05 | 1980-06-10 | Nippon Electric Co | Hybrid integrated circuit |
| JPS5656700A (en) * | 1979-10-15 | 1981-05-18 | Nissan Motor | Method of preventing noise |
| JPS5666090A (en) * | 1979-10-31 | 1981-06-04 | Akira Okada | Method of manufacturing circuit board |
| JPS5726899U (ja) * | 1980-07-21 | 1982-02-12 | ||
| JPS5778672U (ja) * | 1980-10-31 | 1982-05-15 | ||
| JPS5778674U (ja) * | 1980-10-31 | 1982-05-15 | ||
| JPS57186063U (ja) * | 1981-05-19 | 1982-11-26 | ||
| JPS57211793A (en) * | 1981-06-24 | 1982-12-25 | Tokyo Shibaura Electric Co | Printed circuit board |
| JPS5837169U (ja) * | 1981-09-02 | 1983-03-10 | ソニー株式会社 | 回路基板 |
| JPS58148484A (ja) * | 1982-02-26 | 1983-09-03 | 住友電気工業株式会社 | 電磁シ−ルドがついたセラミツク厚膜基板 |
| JPS58165397A (ja) * | 1982-03-26 | 1983-09-30 | 東芝ケミカル株式会社 | 導電性ペ−スト |
| JPS596861U (ja) * | 1982-07-07 | 1984-01-17 | 松下電器産業株式会社 | 配線基板 |
| JPS59112992U (ja) * | 1983-01-19 | 1984-07-30 | パイオニア株式会社 | プリント基板 |
| JPS59149192A (ja) * | 1983-02-15 | 1984-08-27 | 松下電器産業株式会社 | 脱水洗濯機のすすぎ方法 |
| JPS59158333U (ja) * | 1983-04-11 | 1984-10-24 | 東光株式会社 | 混成集積回路装置 |
| JPS59176198U (ja) * | 1983-05-12 | 1984-11-24 | 三菱電機株式会社 | 電気配線基板 |
| JPS6058268A (ja) * | 1983-09-08 | 1985-04-04 | Tsudakoma Ind Co Ltd | ロ−ラ接触式液剤付与装置のモ−タ制御方法 |
| JPS60109106A (ja) * | 1983-11-16 | 1985-06-14 | 日本電気株式会社 | 磁気ヘッド用フレキシブルケ−ブル |
| JPS6126670A (ja) * | 1984-07-16 | 1986-02-05 | Fujikura Rubber Ltd | 電磁波遮蔽用組成物 |
| JPS6127697A (ja) * | 1984-07-18 | 1986-02-07 | 日本シイエムケイ株式会社 | 片面プリント配線基板とその製造法 |
-
1986
- 1986-03-13 JP JP61056714A patent/JPH0682890B2/ja not_active Expired - Lifetime
Patent Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132701A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Print base-plate structure of tuner |
| JPS5272604A (en) * | 1975-12-10 | 1977-06-17 | Pentel Kk | Composition of oil ink |
| JPS52146303A (en) * | 1976-05-26 | 1977-12-06 | Pentel Kk | Composition ink |
| JPS5515248A (en) * | 1978-07-20 | 1980-02-02 | Tamura Kaken Co Ltd | Method of manufacturing printed circuit board |
| JPS5529276U (ja) * | 1978-08-16 | 1980-02-26 | ||
| JPS5577188A (en) * | 1978-12-05 | 1980-06-10 | Nippon Electric Co | Hybrid integrated circuit |
| JPS5656700A (en) * | 1979-10-15 | 1981-05-18 | Nissan Motor | Method of preventing noise |
| JPS5666090A (en) * | 1979-10-31 | 1981-06-04 | Akira Okada | Method of manufacturing circuit board |
| JPS5726899U (ja) * | 1980-07-21 | 1982-02-12 | ||
| JPS5778672U (ja) * | 1980-10-31 | 1982-05-15 | ||
| JPS5778674U (ja) * | 1980-10-31 | 1982-05-15 | ||
| JPS57186063U (ja) * | 1981-05-19 | 1982-11-26 | ||
| JPS57211793A (en) * | 1981-06-24 | 1982-12-25 | Tokyo Shibaura Electric Co | Printed circuit board |
| JPS5837169U (ja) * | 1981-09-02 | 1983-03-10 | ソニー株式会社 | 回路基板 |
| JPS58148484A (ja) * | 1982-02-26 | 1983-09-03 | 住友電気工業株式会社 | 電磁シ−ルドがついたセラミツク厚膜基板 |
| JPS58165397A (ja) * | 1982-03-26 | 1983-09-30 | 東芝ケミカル株式会社 | 導電性ペ−スト |
| JPS596861U (ja) * | 1982-07-07 | 1984-01-17 | 松下電器産業株式会社 | 配線基板 |
| JPS59112992U (ja) * | 1983-01-19 | 1984-07-30 | パイオニア株式会社 | プリント基板 |
| JPS59149192A (ja) * | 1983-02-15 | 1984-08-27 | 松下電器産業株式会社 | 脱水洗濯機のすすぎ方法 |
| JPS59158333U (ja) * | 1983-04-11 | 1984-10-24 | 東光株式会社 | 混成集積回路装置 |
| JPS59176198U (ja) * | 1983-05-12 | 1984-11-24 | 三菱電機株式会社 | 電気配線基板 |
| JPS6058268A (ja) * | 1983-09-08 | 1985-04-04 | Tsudakoma Ind Co Ltd | ロ−ラ接触式液剤付与装置のモ−タ制御方法 |
| JPS60109106A (ja) * | 1983-11-16 | 1985-06-14 | 日本電気株式会社 | 磁気ヘッド用フレキシブルケ−ブル |
| JPS6126670A (ja) * | 1984-07-16 | 1986-02-05 | Fujikura Rubber Ltd | 電磁波遮蔽用組成物 |
| JPS6127697A (ja) * | 1984-07-18 | 1986-02-07 | 日本シイエムケイ株式会社 | 片面プリント配線基板とその製造法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02113359U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH02113281U (ja) * | 1989-02-27 | 1990-09-11 | ||
| JPH03114296A (ja) * | 1989-09-27 | 1991-05-15 | Matsushita Electric Ind Co Ltd | プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682890B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU636129B2 (en) | Printed circuit board | |
| US10952326B2 (en) | Printed wiring board and switching regulator | |
| CN104137245A (zh) | 薄型、空间高效的电路屏蔽 | |
| JP2010258390A (ja) | 配線基板 | |
| KR20180053677A (ko) | 차폐 프린트 배선판의 제조 방법 | |
| US5466893A (en) | Printed circuit board having enhanced EMI suppression | |
| JPS62213192A (ja) | Ｅｍｉ対策用回路基板とその製造方法 | |
| JP5473074B2 (ja) | 配線基板 | |
| JPS6315497A (ja) | Ｅｍｉ対策用回路基板 | |
| JP2008211053A (ja) | フレキシブルプリント配線板 | |
| KR101420520B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
| US5880938A (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JPH11251142A (ja) | チップ型インピーダンス素子 | |
| KR100573494B1 (ko) | 동축 라인이 내장된 인쇄 회로 기판 제조 방법 | |
| JPS6315498A (ja) | Ｅｍｉ対策用回路基板 | |
| JP4508540B2 (ja) | 配線基板および電子装置 | |
| JP2613368B2 (ja) | プリント回路基板およびその製造方法 | |
| JPS62295498A (ja) | Ｅｍｉ対策用回路基板 | |
| JP2833049B2 (ja) | プリント配線板 | |
| JP7133329B2 (ja) | 配線基板 | |
| US10729003B2 (en) | Anti-electromagnetic interference circuit board | |
| JP2539871B2 (ja) | Ｅｍｉ対策用回路基板 | |
| JP3512279B2 (ja) | クロストーク防止用プリント配線基板とその基板を用いた回路ユニット | |
| JPH04122086A (ja) | Ｅｍｉ対策配線板及びその製造方法 | |
| JP2795715B2 (ja) | プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |