JP2613368B2 - プリント回路基板およびその製造方法 - Google Patents
プリント回路基板およびその製造方法Info
- Publication number
- JP2613368B2 JP2613368B2 JP7328885A JP32888595A JP2613368B2 JP 2613368 B2 JP2613368 B2 JP 2613368B2 JP 7328885 A JP7328885 A JP 7328885A JP 32888595 A JP32888595 A JP 32888595A JP 2613368 B2 JP2613368 B2 JP 2613368B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- substrate
- circuit board
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【0001】
【産業上の利用分野】この発明はプリント回路基板およ
びその製造方法に関し、特にたとえば家庭用テレビゲー
ムなどのようにケーブルなどによって他の機器に接続さ
れる電子回路を構成する、EMIを防止できるプリント
回路基板およびその製造方法に関する。
びその製造方法に関し、特にたとえば家庭用テレビゲー
ムなどのようにケーブルなどによって他の機器に接続さ
れる電子回路を構成する、EMIを防止できるプリント
回路基板およびその製造方法に関する。
【0002】
【従来の技術】従来、雑音防止の目的で回路基板上にシ
ールド層を形成した技術として、 実公昭55- 2927
6号(以下、 従来技術1という),実開昭57- 786
74号(以下、従来技術2という),実開昭57- 26
899号(以下、従来技術3という)および実開昭57
- 78672号(以下、従来、 技術4という)が知られ
ている。
ールド層を形成した技術として、 実公昭55- 2927
6号(以下、 従来技術1という),実開昭57- 786
74号(以下、従来技術2という),実開昭57- 26
899号(以下、従来技術3という)および実開昭57
- 78672号(以下、従来、 技術4という)が知られ
ている。
【0003】従来技術1は、テレビ,ラジオ等の回路の
高周波部分等において、雑音の発生や異常発振を防止し
て当該回路を保護する目的で、シールドの必要な部分だ
けに銀塗料から成るシールド被覆を印刷によって形成し
たものである。具体的には、導電パターンの一部の上面
に絶縁層を形成し、その上面と接地端子の一部に銀塗料
を印刷したものである。
高周波部分等において、雑音の発生や異常発振を防止し
て当該回路を保護する目的で、シールドの必要な部分だ
けに銀塗料から成るシールド被覆を印刷によって形成し
たものである。具体的には、導電パターンの一部の上面
に絶縁層を形成し、その上面と接地端子の一部に銀塗料
を印刷したものである。
【0004】従来技術2は、基板上の或る信号回路によ
って、当該基板上の他の信号回路に雑音障害や洩れ電流
障害が発生するのを防止する目的で、信号回路パターン
のみの上面を覆うように、シールド層を形成したもので
ある。シールド層の材料は、銀,炭素または鉄等の導電
性材料とエポキシ樹脂等のバインダを混ぜた導電性塗料
が用いられる。
って、当該基板上の他の信号回路に雑音障害や洩れ電流
障害が発生するのを防止する目的で、信号回路パターン
のみの上面を覆うように、シールド層を形成したもので
ある。シールド層の材料は、銀,炭素または鉄等の導電
性材料とエポキシ樹脂等のバインダを混ぜた導電性塗料
が用いられる。
【0005】従来技術3は、静電気の放電や外部の電磁
誘導から回路基板上の回路部品を保護する目的で、比抵
抗の大きな炭素や金属粉からなる導電性材料の遮蔽層を
回路基板の全周面(両主面、全側面及び全穴)に渡って
形成したものである。従来技術4は、プリント基板上の
信号線問の相互作用によりデータに雑音等の障害が生じ
るのを防止する目的で、信号線の上面に絶縁層を形成
し、その上面に比抵抗の大きな炭素を混合してなる導電
層を形成したものである。
誘導から回路基板上の回路部品を保護する目的で、比抵
抗の大きな炭素や金属粉からなる導電性材料の遮蔽層を
回路基板の全周面(両主面、全側面及び全穴)に渡って
形成したものである。従来技術4は、プリント基板上の
信号線問の相互作用によりデータに雑音等の障害が生じ
るのを防止する目的で、信号線の上面に絶縁層を形成
し、その上面に比抵抗の大きな炭素を混合してなる導電
層を形成したものである。
【0006】しかしながら、従来技術1〜4は、アナロ
グ信号等の雑音除去を主眼としたものであり、後述のE
MIを防止するものではなく、またEMIを防止する目
的で電磁シールド層を形成したものでもない。一方、最
近では、FCC(連邦通信委員会)と同じように、我国
においても、電磁波妨害(ElecroMagnetic Interferenc
e ;以下、EMIという)についての規制が厳しくなっ
てきた。本願出願人は、先に実開昭58一72895号
(以下、従来技術5という)などによって、EMIを防
止するための装置を提案した。すなわち、従来技術5
は、シールドケースを用いかつケーブル等の外部に引き
出される信号線からの電磁波の輻射を電子回路の働きに
よって軽減する技術である。
グ信号等の雑音除去を主眼としたものであり、後述のE
MIを防止するものではなく、またEMIを防止する目
的で電磁シールド層を形成したものでもない。一方、最
近では、FCC(連邦通信委員会)と同じように、我国
においても、電磁波妨害(ElecroMagnetic Interferenc
e ;以下、EMIという)についての規制が厳しくなっ
てきた。本願出願人は、先に実開昭58一72895号
(以下、従来技術5という)などによって、EMIを防
止するための装置を提案した。すなわち、従来技術5
は、シールドケースを用いかつケーブル等の外部に引き
出される信号線からの電磁波の輻射を電子回路の働きに
よって軽減する技術である。
【0007】
【発明が解決しようとする課題】従来技術1は、アナロ
グ信号の雑音を防止できるが、EMIを有効に防止する
ことができない。なぜならば、銀塗科がシールドの必要
な部分だけに印刷され、接地端子の一部だけがシールド
被覆に接続されているため、全ての信号回路パターンと
接地端子との間をほぼ等インダクタンスに保つことがで
きないからである。また、シールド被覆が銀塗料を用い
ているので、極めて高価となる。
グ信号の雑音を防止できるが、EMIを有効に防止する
ことができない。なぜならば、銀塗科がシールドの必要
な部分だけに印刷され、接地端子の一部だけがシールド
被覆に接続されているため、全ての信号回路パターンと
接地端子との間をほぼ等インダクタンスに保つことがで
きないからである。また、シールド被覆が銀塗料を用い
ているので、極めて高価となる。
【0008】従来技術2は、隣接する信号回路パターン
相互の雑音障害や洩れ電流障害を防止できるが、EMI
を有効に防止することができない。なぜならば、信号回
路パターンの上面のみに比抵抗の大きな炭素や鉄を含む
導電性塗科を印刷しているので、全ての信号回路パター
ンと接地端子との間をほぼ等インダクタンスに保つこと
ができないからである。また、銀塗料を用いたとして
も、上記従来技術1と同様に高価となる問題がある。
相互の雑音障害や洩れ電流障害を防止できるが、EMI
を有効に防止することができない。なぜならば、信号回
路パターンの上面のみに比抵抗の大きな炭素や鉄を含む
導電性塗科を印刷しているので、全ての信号回路パター
ンと接地端子との間をほぼ等インダクタンスに保つこと
ができないからである。また、銀塗料を用いたとして
も、上記従来技術1と同様に高価となる問題がある。
【0009】従来技術3は、静電気の放電や外部の電磁
誘導を防止できるが、EMIを有効に防止できない。な
ぜならば、遮蔽層に用いられる導電性塗料は、比抵抗の
大きな炭素や金属粉を用いているため、アース配線部に
インダクタンス成分が生じるからである。従来技術4
は、信号線間の相互作用によりデータに雑音等の障害が
生じるのを防止できるが、上述の従来技術1〜3と同様
に、EMIを防止できるものではない。
誘導を防止できるが、EMIを有効に防止できない。な
ぜならば、遮蔽層に用いられる導電性塗料は、比抵抗の
大きな炭素や金属粉を用いているため、アース配線部に
インダクタンス成分が生じるからである。従来技術4
は、信号線間の相互作用によりデータに雑音等の障害が
生じるのを防止できるが、上述の従来技術1〜3と同様
に、EMIを防止できるものではない。
【0010】以上のように、従来技術1〜4は、同一回
路基板の信号線問の雑音防止又は外来雑音の影響の軽減
を意図するに過ぎず、基板から発生する電磁波によって
他の電子機器等に電磁波妨害を与える、所謂EMIを防
止する技術ではない。一方、従来技術5は、EMIを防
止することを目的としているが、シールドケースを用い
ているため、家庭用テレビゲーム機やパーソナルコンピ
ュータのような軽量・小型化の要請される電子機器には
適用できない。また、長いケーブルを介して他の機器た
とえばテレビジョン受像機やコントローラなどに接続さ
れる機器のEMI対策としては充分ではなかった。その
理由は、シールドケース内に電磁波エネルギを閉じ込め
てケース内で反射させることにより、電磁波が外部に輻
射するのを防止するに過ぎないため、ゲーム機のような
機器から延びるケーブルを通して輻射される電磁波に対
しては有効ではない。
路基板の信号線問の雑音防止又は外来雑音の影響の軽減
を意図するに過ぎず、基板から発生する電磁波によって
他の電子機器等に電磁波妨害を与える、所謂EMIを防
止する技術ではない。一方、従来技術5は、EMIを防
止することを目的としているが、シールドケースを用い
ているため、家庭用テレビゲーム機やパーソナルコンピ
ュータのような軽量・小型化の要請される電子機器には
適用できない。また、長いケーブルを介して他の機器た
とえばテレビジョン受像機やコントローラなどに接続さ
れる機器のEMI対策としては充分ではなかった。その
理由は、シールドケース内に電磁波エネルギを閉じ込め
てケース内で反射させることにより、電磁波が外部に輻
射するのを防止するに過ぎないため、ゲーム機のような
機器から延びるケーブルを通して輻射される電磁波に対
しては有効ではない。
【0011】それゆえに、この発明の主たる目的は、回
路基板上の電子回路パターンからの不要な電磁波の輻射
を効果的に抑制でき、しかも安価にして実現し得る、プ
リント回路基板を提供することである。この発明の他の
目的は、安価な構成で、回路基板上の電子回路パターン
からの不要な電磁波の輻射を効果的に抑制できる、プリ
ント回路基板の製造方法を提供することである。
路基板上の電子回路パターンからの不要な電磁波の輻射
を効果的に抑制でき、しかも安価にして実現し得る、プ
リント回路基板を提供することである。この発明の他の
目的は、安価な構成で、回路基板上の電子回路パターン
からの不要な電磁波の輻射を効果的に抑制できる、プリ
ント回路基板の製造方法を提供することである。
【0012】
【課題を解決するための手段】第1発明は、簡単にいえ
ば、少なくともその一方主面上に電子回路が形成されか
つその信号電極部分に信号ケーブルが電気的に接続され
たEMIを防止するプリント回路基板であって、少なく
とも1つの絶縁主表面を有する基板、基板の絶縁主表面
に形成されかつ所望の回路パターンに従って信号電極部
分とアース電極部分とを含む第1の導電層、アース電極
の部分を除く基板の一方主面上の導電層を覆うように形
成される絶縁層、および絶縁主表面の全面またはほぼ全
面に第1の導電層を覆いかつ信号電極部分から絶縁され
るように形成されかつ第1の導電層のアース電極部分の
全面またはほぼ全面に接続された導電性塗料から成る第
2の導電層を備え、第2の導電層が30MHz以上の周
波数に対して高周波的にアースされることによりEMI
が輻射されないようにした、プリント回路基板である。
ば、少なくともその一方主面上に電子回路が形成されか
つその信号電極部分に信号ケーブルが電気的に接続され
たEMIを防止するプリント回路基板であって、少なく
とも1つの絶縁主表面を有する基板、基板の絶縁主表面
に形成されかつ所望の回路パターンに従って信号電極部
分とアース電極部分とを含む第1の導電層、アース電極
の部分を除く基板の一方主面上の導電層を覆うように形
成される絶縁層、および絶縁主表面の全面またはほぼ全
面に第1の導電層を覆いかつ信号電極部分から絶縁され
るように形成されかつ第1の導電層のアース電極部分の
全面またはほぼ全面に接続された導電性塗料から成る第
2の導電層を備え、第2の導電層が30MHz以上の周
波数に対して高周波的にアースされることによりEMI
が輻射されないようにした、プリント回路基板である。
【0013】第2発明は、EMIを防止するプリント回
路基板の製造方法であって、(a)絶縁材料からなる基
板の少なくとも一方主面上に所望の回路パターンに従っ
て信号電極部分とアース電極とを含む第1の導電層を形
成するステップ、(b)アース電極部分を除く基板の一
方主面上の第1の導電層を覆うように絶縁層を形成する
ステップ、および(c)基板の一方主面上の全面または
ほぼ全面を覆うように絶縁層とアース電極の上面に比抵
抗の小さい銅性インクを印刷することによって、アース
電極の全面またはほぼ全面に接続される第2の導電層を
形成するステップを含み、ステップ(c)は銅性インク
を印刷した後、硬化させるステップを含み、第2の導電
層が30MHz以上の周波数に対して高周波的にアース
されることによりEMIが輻射されないようにした、プ
リント回路基板である。
路基板の製造方法であって、(a)絶縁材料からなる基
板の少なくとも一方主面上に所望の回路パターンに従っ
て信号電極部分とアース電極とを含む第1の導電層を形
成するステップ、(b)アース電極部分を除く基板の一
方主面上の第1の導電層を覆うように絶縁層を形成する
ステップ、および(c)基板の一方主面上の全面または
ほぼ全面を覆うように絶縁層とアース電極の上面に比抵
抗の小さい銅性インクを印刷することによって、アース
電極の全面またはほぼ全面に接続される第2の導電層を
形成するステップを含み、ステップ(c)は銅性インク
を印刷した後、硬化させるステップを含み、第2の導電
層が30MHz以上の周波数に対して高周波的にアース
されることによりEMIが輻射されないようにした、プ
リント回路基板である。
【0014】
【作用】第1発明では、第2の導電層が、基板上の第1
の導電層を覆うように形成されているので、第1の導電
層の信号回路パターンは隣接するパターンとの間でより
も、むしろ、その接近した第2の導電層との間でのみ分
布容量を形成する。この第2の導電層は、第1の導電層
のアース電極にほぼ全面に渡って接続されかつその比抵
抗が小さいために、高周波的にアースされることにな
る。したがって、信号回路パターンに生じた不要な電磁
波が、上述の分布容量を通してアースに流れる。そのた
め、プリント回路基板それ自体において不要な電磁波エ
ネルギが除去される。したがって、プリント回路基板に
ケーブル等を接続しても、プリント回路基板から外部に
輻射されることがない。
の導電層を覆うように形成されているので、第1の導電
層の信号回路パターンは隣接するパターンとの間でより
も、むしろ、その接近した第2の導電層との間でのみ分
布容量を形成する。この第2の導電層は、第1の導電層
のアース電極にほぼ全面に渡って接続されかつその比抵
抗が小さいために、高周波的にアースされることにな
る。したがって、信号回路パターンに生じた不要な電磁
波が、上述の分布容量を通してアースに流れる。そのた
め、プリント回路基板それ自体において不要な電磁波エ
ネルギが除去される。したがって、プリント回路基板に
ケーブル等を接続しても、プリント回路基板から外部に
輻射されることがない。
【0015】第2発明では、第2の導電層が比抵抗の小
さいかつ安価な銅性インクによって形成される。
さいかつ安価な銅性インクによって形成される。
【0016】
【発明の効果】この発明のプリント回路基板によれば、
ケーブル等を接続しても電磁波エネルギが外部に輻射さ
れることがないので、EMIを効果的に防止することが
できる。したがって、家庭用テレビゲーム機ような安価
でしかも軽量・小型化の要請される電子機器に好適に用
いることができる。
ケーブル等を接続しても電磁波エネルギが外部に輻射さ
れることがないので、EMIを効果的に防止することが
できる。したがって、家庭用テレビゲーム機ような安価
でしかも軽量・小型化の要請される電子機器に好適に用
いることができる。
【0017】また、この発明の製造方法によれば、第2
の導電層を形成するために安価な銅性インクを用いるこ
とができるので、安価なEMI防止可能なプリント回路
基板が製造できる。この発明の上述の目的,その他の目
的,特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。
の導電層を形成するために安価な銅性インクを用いるこ
とができるので、安価なEMI防止可能なプリント回路
基板が製造できる。この発明の上述の目的,その他の目
的,特徴および利点は、図面を参照して行う以下の実施
例の詳細な説明から一層明らかとなろう。
【0018】
【実施例】図1はこの発明の一実施例を示す断面図であ
る。この回路基板ないしプリント基板10は、たとえば
合成樹脂やセラミックスのような絶縁材料からなる基板
12を含む。この基板12はいわゆる両面基板として構
成されていて、基板12の両主面には、たとえば銅箔の
ような導電層14が形成されていて、この導電層14に
はエッチングによって必要な回路のための回路パターン
が形成される。なお、この回路パターンには、通常アー
スパターンが含まれる。
る。この回路基板ないしプリント基板10は、たとえば
合成樹脂やセラミックスのような絶縁材料からなる基板
12を含む。この基板12はいわゆる両面基板として構
成されていて、基板12の両主面には、たとえば銅箔の
ような導電層14が形成されていて、この導電層14に
はエッチングによって必要な回路のための回路パターン
が形成される。なお、この回路パターンには、通常アー
スパターンが含まれる。
【0019】基板12にはスルーホール16があけられ
ていて、このスルーホール16の内壁にはめっき層18
が形成される。このめっき層18は、基板12の両面の
導電層14を相互に接続する必要のある場合に形成さ
れ、その両端が対応するそれぞれの導電層14に接続さ
れる。なお、めっき層18は、スルーホール16が単に
部品(図示せず)の挿入孔として用いられ場合には不要
であるかも知れない。
ていて、このスルーホール16の内壁にはめっき層18
が形成される。このめっき層18は、基板12の両面の
導電層14を相互に接続する必要のある場合に形成さ
れ、その両端が対応するそれぞれの導電層14に接続さ
れる。なお、めっき層18は、スルーホール16が単に
部品(図示せず)の挿入孔として用いられ場合には不要
であるかも知れない。
【0020】基板12の両主面には、導電層14を覆う
ように、しかしアースパターン14aの部分を除いて、
半田レジスト層20が形成される。この半田レジスト層
20は、導電層14のうち、後の工程において半田が付
着されるべきではない領域に形成されるものであるが、
さらに、後述の銅インク層22と導電層14との絶縁を
確保するためにも利用され得る。また、この半田レジス
ト層20によって覆われていないないアースパターン1
4aには、後述の銅性インク層22が接続される。換言
すれば、その全面に絶縁層が形成されていないアースパ
ターン14aは、その全面に渡って銅性インク層22と
電気的に接続されることになる。
ように、しかしアースパターン14aの部分を除いて、
半田レジスト層20が形成される。この半田レジスト層
20は、導電層14のうち、後の工程において半田が付
着されるべきではない領域に形成されるものであるが、
さらに、後述の銅インク層22と導電層14との絶縁を
確保するためにも利用され得る。また、この半田レジス
ト層20によって覆われていないないアースパターン1
4aには、後述の銅性インク層22が接続される。換言
すれば、その全面に絶縁層が形成されていないアースパ
ターン14aは、その全面に渡って銅性インク層22と
電気的に接続されることになる。
【0021】基板12の両主面上には、半田レジスト層
20の上に、基板12のほぼ全面にわたって、導電層1
4を覆うように、銅性インク層22が形成される。この
銅性インク層22を形成するための銅性インクとして
は、たとえば、タツタ電線株式会社製の商品名・銅性イ
ンクなどが利用可能である。ちなみに、この銅性インク
は、フィラーとしての銅の微粒子と、これら微粒子どう
しを強固に接着するためのバインダと、防錆剤とを混合
してつくられている。銅微粒子の粒径は、この銅性イン
ク層22を印刷形成する際のシルクスクリーンのメッシ
ュ径よりも小さく選ばれる。また、バインダは、熱硬化
性の合成樹脂たとえばフェノール樹脂のような溶剤中に
電解キャリアが散在されているものを用いる。
20の上に、基板12のほぼ全面にわたって、導電層1
4を覆うように、銅性インク層22が形成される。この
銅性インク層22を形成するための銅性インクとして
は、たとえば、タツタ電線株式会社製の商品名・銅性イ
ンクなどが利用可能である。ちなみに、この銅性インク
は、フィラーとしての銅の微粒子と、これら微粒子どう
しを強固に接着するためのバインダと、防錆剤とを混合
してつくられている。銅微粒子の粒径は、この銅性イン
ク層22を印刷形成する際のシルクスクリーンのメッシ
ュ径よりも小さく選ばれる。また、バインダは、熱硬化
性の合成樹脂たとえばフェノール樹脂のような溶剤中に
電解キャリアが散在されているものを用いる。
【0022】このような銅性インク層22はそれが硬化
した後には、その比抵抗はたとえば10-4〜10-6Ω・
cmである。したがって、この銅性インク層22が電磁
波シールドとして十分機能する。基板12の上面には、
さらに、銅性インク層22を覆って、第2の絶縁層とし
ての半田レジスト層24が形成される。
した後には、その比抵抗はたとえば10-4〜10-6Ω・
cmである。したがって、この銅性インク層22が電磁
波シールドとして十分機能する。基板12の上面には、
さらに、銅性インク層22を覆って、第2の絶縁層とし
ての半田レジスト層24が形成される。
【0023】上述の銅性インク層22がEMI対策とし
て有効なのである。すなわち、導電層14の回路パター
ンが銅性インク層22に近接して配置されるので、導電
層の各回路パターンには、隣接のパターンとの間よりむ
しろ、この銅性インク層22との間で浮遊容量ないし分
布容量が形成される。したがって、この導電層14の回
路パターンに誘導された不要周波数成分のエネルギは、
形成された分布容量を介して銅性インク層22に流れ
る。一方、銅性インク層22は、前述のように導電層1
4のアースパターン14aに接続されて高周波的にはア
ースされている。したがって、銅性インク層22に流れ
込んだ電磁波エネルギは、結局、高周波アースに流れる
ことになる。そのため、導電層14の各回路パターンに
は不要電磁波エネルギが蓄積されることがない。したが
って、もし、その回路基板10によって電子回路を構成
して、それにケーブルなどを接続しても、このケーブル
に輻射エネルギが乗ることはない。
て有効なのである。すなわち、導電層14の回路パター
ンが銅性インク層22に近接して配置されるので、導電
層の各回路パターンには、隣接のパターンとの間よりむ
しろ、この銅性インク層22との間で浮遊容量ないし分
布容量が形成される。したがって、この導電層14の回
路パターンに誘導された不要周波数成分のエネルギは、
形成された分布容量を介して銅性インク層22に流れ
る。一方、銅性インク層22は、前述のように導電層1
4のアースパターン14aに接続されて高周波的にはア
ースされている。したがって、銅性インク層22に流れ
込んだ電磁波エネルギは、結局、高周波アースに流れる
ことになる。そのため、導電層14の各回路パターンに
は不要電磁波エネルギが蓄積されることがない。したが
って、もし、その回路基板10によって電子回路を構成
して、それにケーブルなどを接続しても、このケーブル
に輻射エネルギが乗ることはない。
【0024】このことを、図17および図18を参照し
て具体的に説明する。図17は従来の一般的な回路基板
の等価回路図であるが、この等価回路において、素子1
aと1bとを接続する信号線2および3ならびにアース
ライン4は、それぞれ、その長さに応じたインダクタン
スを有し、各信号線2および3の間ならびに各信号線2
および3とアースライン4との間には、線間距離に応じ
た分布容量が生じる。ところが、アースライン4にイン
ダクタンス成分があると、信号中の高周波成分に対して
アースライン4がグランドとして働かず、インダクタン
スによってアースライン4の両端に電位差が生じるとと
もに、これによるエネルギがアースライン4上に残留す
る。このエネルギが大きくなると、ノイズとなって外部
に漏れ、周辺の電子部品機器に対して電磁波障害を及ぼ
す。
て具体的に説明する。図17は従来の一般的な回路基板
の等価回路図であるが、この等価回路において、素子1
aと1bとを接続する信号線2および3ならびにアース
ライン4は、それぞれ、その長さに応じたインダクタン
スを有し、各信号線2および3の間ならびに各信号線2
および3とアースライン4との間には、線間距離に応じ
た分布容量が生じる。ところが、アースライン4にイン
ダクタンス成分があると、信号中の高周波成分に対して
アースライン4がグランドとして働かず、インダクタン
スによってアースライン4の両端に電位差が生じるとと
もに、これによるエネルギがアースライン4上に残留す
る。このエネルギが大きくなると、ノイズとなって外部
に漏れ、周辺の電子部品機器に対して電磁波障害を及ぼ
す。
【0025】これに対して、この実施例の回路基板で
は、図18に示すような等価回路となり、アースライン
4’が各信号線2および3のパターンのほぼ全面を覆っ
ているので、インダクタンス成分は含まれず、高周波の
電位差が生じないためアースライン4’にエネルギか滞
留することは殆どない。また、従来の回路基板では、そ
れぞれの分布容量が信号線2および3間または各信号線
2および3とアースライン4との間の距離によって異な
り、分布容量が不均一となり、信号の流れる経路の途中
でインダクタンスが変化して、高周波の伝送上のミスマ
ッチングか生じる。このため、信号中の不要な高周波成
分が信号線2および3上に滞留してしまい、このエネル
ギがノイズとなって外部電極に漏れ、または輻射してし
まう。
は、図18に示すような等価回路となり、アースライン
4’が各信号線2および3のパターンのほぼ全面を覆っ
ているので、インダクタンス成分は含まれず、高周波の
電位差が生じないためアースライン4’にエネルギか滞
留することは殆どない。また、従来の回路基板では、そ
れぞれの分布容量が信号線2および3間または各信号線
2および3とアースライン4との間の距離によって異な
り、分布容量が不均一となり、信号の流れる経路の途中
でインダクタンスが変化して、高周波の伝送上のミスマ
ッチングか生じる。このため、信号中の不要な高周波成
分が信号線2および3上に滞留してしまい、このエネル
ギがノイズとなって外部電極に漏れ、または輻射してし
まう。
【0026】これに対して、この実施例の回路基板で
は、各信号線2および3とアースライン4’との間の距
離がほぼ均一であり、それに伴って、両者間の分布容量
が均一化され、かつ信号線2および3間の分布容量を無
視できる程度の大きな値となる。したがって、従来なら
各信号2および3上に蓄積された高周波成分のエネルギ
がその分布容量を介してアースライン4’に流れてしま
うので、不要輻射が生じることはない。
は、各信号線2および3とアースライン4’との間の距
離がほぼ均一であり、それに伴って、両者間の分布容量
が均一化され、かつ信号線2および3間の分布容量を無
視できる程度の大きな値となる。したがって、従来なら
各信号2および3上に蓄積された高周波成分のエネルギ
がその分布容量を介してアースライン4’に流れてしま
うので、不要輻射が生じることはない。
【0027】図16はこの実施例の効果を説明するため
のグラフである。図16において、線Aが従来の基板を
用いた場合の輻射レベルを示し、線Bがこの発明の実施
例の基板を用いた場合を示す。この図16から、従来の
場合にはたとえば67.03MHzにおいて50.60
dBμVもの大きな不要輻射があった。これに対して、
この実施例によれば、輻射レベルは殆どノイズ成分だけ
となり、FCCやその他の規制を全く問題なく克服でき
る。
のグラフである。図16において、線Aが従来の基板を
用いた場合の輻射レベルを示し、線Bがこの発明の実施
例の基板を用いた場合を示す。この図16から、従来の
場合にはたとえば67.03MHzにおいて50.60
dBμVもの大きな不要輻射があった。これに対して、
この実施例によれば、輻射レベルは殆どノイズ成分だけ
となり、FCCやその他の規制を全く問題なく克服でき
る。
【0028】つぎに、図2〜図7を参照して、図1実施
例の回路基板10の製造方法の一例について説明する。
先ず、図2に示すように、基板12を準備する。この基
板12は、たとえばエポキシ樹脂や紙フェノールのよう
な合成樹脂あるいはセラミックス等によって、その厚み
がたとえば1.2−1.6mmのものとして作られる。そ
して、基板12の両主面には、たとえば30−70μm
程度の厚みの銅箔によって、後の工程で第1の回路に応
じたパターンが形成されるべき導電層14′が形成され
る。
例の回路基板10の製造方法の一例について説明する。
先ず、図2に示すように、基板12を準備する。この基
板12は、たとえばエポキシ樹脂や紙フェノールのよう
な合成樹脂あるいはセラミックス等によって、その厚み
がたとえば1.2−1.6mmのものとして作られる。そ
して、基板12の両主面には、たとえば30−70μm
程度の厚みの銅箔によって、後の工程で第1の回路に応
じたパターンが形成されるべき導電層14′が形成され
る。
【0029】続いて、図3に示すように、基板12に、
導電層14′も貫通するように、たとえば多軸ボール盤
を用いて、スルーホール16を形成する。このスルーホ
ール16は両主面の導電層14を相互接続するために利
用されるとともに、単なる電子部品のリード線挿入孔等
としても利用され得る。そして、穿孔端面の研磨処理を
した後、次工程に移る。
導電層14′も貫通するように、たとえば多軸ボール盤
を用いて、スルーホール16を形成する。このスルーホ
ール16は両主面の導電層14を相互接続するために利
用されるとともに、単なる電子部品のリード線挿入孔等
としても利用され得る。そして、穿孔端面の研磨処理を
した後、次工程に移る。
【0030】つぎに、図4に示すように、スルーホール
16の内壁にたとえば電解めっきあるいは無電解めっき
によって、めっき層18を形成する。したがって、基板
12の両面の導電層14′どうしが接続される。続い
て、導電層14′をエッチングして、図5に示すよう
に、アースパターン14aを含む必要な回路に応じた回
路パターンを形成する。すなわち、先ず必要なパターン
に応じてエッチングレジストを印刷するとともに、スル
ーホール16の「孔埋め」などを施し、その後、ウェッ
トエッチングあるいはドライエッチングすることによっ
て必要な回路パターンを形成する。
16の内壁にたとえば電解めっきあるいは無電解めっき
によって、めっき層18を形成する。したがって、基板
12の両面の導電層14′どうしが接続される。続い
て、導電層14′をエッチングして、図5に示すよう
に、アースパターン14aを含む必要な回路に応じた回
路パターンを形成する。すなわち、先ず必要なパターン
に応じてエッチングレジストを印刷するとともに、スル
ーホール16の「孔埋め」などを施し、その後、ウェッ
トエッチングあるいはドライエッチングすることによっ
て必要な回路パターンを形成する。
【0031】その後、図6に示すように、第1の絶縁層
として機能する、半田レジスト層20を印刷する。この
とき、導電層14の酸化や劣化を防止するために、防錆
処理が施されてもよい。ここまでの工程は、従来の多層
基板のみならずプリント基板の一般的な製造工程とし
て、よく知られているところである。
として機能する、半田レジスト層20を印刷する。この
とき、導電層14の酸化や劣化を防止するために、防錆
処理が施されてもよい。ここまでの工程は、従来の多層
基板のみならずプリント基板の一般的な製造工程とし
て、よく知られているところである。
【0032】次に、図7に示すように、第1の絶縁層す
なわち半田レジスト層20上に、導電層14を覆うよう
に、ほぼ全面にわたって、銅性インク層22を形成す
る。詳しくいうと、基板12の主面上に、銅性インク層
22として必要な印刷パターンを有するシルクスクリー
ン(図示せず)を配置、位置決めし、前述のような所定
の銅性インクによって、印刷する。なお、銅性インク層
22′としてその比抵抗の十分小さいものを用いる場合
には、銅性インク層22′は、アースパターン14aを
覆ってしまうように形成されてもよい。
なわち半田レジスト層20上に、導電層14を覆うよう
に、ほぼ全面にわたって、銅性インク層22を形成す
る。詳しくいうと、基板12の主面上に、銅性インク層
22として必要な印刷パターンを有するシルクスクリー
ン(図示せず)を配置、位置決めし、前述のような所定
の銅性インクによって、印刷する。なお、銅性インク層
22′としてその比抵抗の十分小さいものを用いる場合
には、銅性インク層22′は、アースパターン14aを
覆ってしまうように形成されてもよい。
【0033】その後、印刷された銅性インクを加熱して
硬化させる。フェノール樹脂はたとえば熱硬化性のもの
であり、たとえば145℃30分程度で、縮合反応によ
り硬化する。この硬化に際して、銅性インクは、その面
方向のみならずその厚み方向にも縮む。なお、発明者の
実験によれば、硬化した後の銅性インク層22の基板1
2などとの接着強度は、たとえば3φのランドで3kgの
引っ張り荷重に耐えることができ、銅箔のような導電層
14とほぼ等しい。
硬化させる。フェノール樹脂はたとえば熱硬化性のもの
であり、たとえば145℃30分程度で、縮合反応によ
り硬化する。この硬化に際して、銅性インクは、その面
方向のみならずその厚み方向にも縮む。なお、発明者の
実験によれば、硬化した後の銅性インク層22の基板1
2などとの接着強度は、たとえば3φのランドで3kgの
引っ張り荷重に耐えることができ、銅箔のような導電層
14とほぼ等しい。
【0034】最後に、図1に示すように、基板12の両
面全域にわたって、第2の絶縁層としての半田レジスト
層24を、たとえば塗布あるいは印刷によって、形成す
る。このようにして、多層基板10が製造される。図8
はこの発明の他の実施例を示す断面図である。この回路
基板ないしプリント基板10は、たとえば合成樹脂やセ
ラミックスのような絶縁材料からなる基板12を含む。
この基板12はいわゆる両面基板として構成されてい
て、基板12の両主面には、たとえば銅箔のような導電
層14が形成されていて、この導電層14にはエッチン
グによって必要な回路のための回路パターンが形成され
る。なお、この回路パターンには、通常アースパターン
14aが含まれる。
面全域にわたって、第2の絶縁層としての半田レジスト
層24を、たとえば塗布あるいは印刷によって、形成す
る。このようにして、多層基板10が製造される。図8
はこの発明の他の実施例を示す断面図である。この回路
基板ないしプリント基板10は、たとえば合成樹脂やセ
ラミックスのような絶縁材料からなる基板12を含む。
この基板12はいわゆる両面基板として構成されてい
て、基板12の両主面には、たとえば銅箔のような導電
層14が形成されていて、この導電層14にはエッチン
グによって必要な回路のための回路パターンが形成され
る。なお、この回路パターンには、通常アースパターン
14aが含まれる。
【0035】基板12にはスルーホール16があけられ
ていて、このスルーホール16の内壁にはめっき層18
が形成される。このめっき層18は、基板12の両面の
導電層14を相互に接続する必要のある場合に形成さ
れ、その両端が対応するそれぞれの導電層14に接続さ
れる。なお、めっき層18は、スルーホール16が単に
部品(図示せず)の挿入孔として用いられ場合には不要
であるかも知れない。
ていて、このスルーホール16の内壁にはめっき層18
が形成される。このめっき層18は、基板12の両面の
導電層14を相互に接続する必要のある場合に形成さ
れ、その両端が対応するそれぞれの導電層14に接続さ
れる。なお、めっき層18は、スルーホール16が単に
部品(図示せず)の挿入孔として用いられ場合には不要
であるかも知れない。
【0036】基板12の両主面には、導電層14を覆う
ように、しかしアースパターン14aの部分を除いて、
半田レジスト層20が形成される。この半田レジスト層
20は、導電層14のうち、後の工程において半田が付
着されるべきではない領域に形成されるものであるが、
さらに、後述の半田付着可能層すなわち銅性インク層2
2′と導電層14との絶縁を確保するためにも利用され
得る。また、この半田レジスト層20によって覆われて
いないアースパターン14aには、後述の半田層26が
接続される。
ように、しかしアースパターン14aの部分を除いて、
半田レジスト層20が形成される。この半田レジスト層
20は、導電層14のうち、後の工程において半田が付
着されるべきではない領域に形成されるものであるが、
さらに、後述の半田付着可能層すなわち銅性インク層2
2′と導電層14との絶縁を確保するためにも利用され
得る。また、この半田レジスト層20によって覆われて
いないアースパターン14aには、後述の半田層26が
接続される。
【0037】基板12の両主面上には、半田レジスト層
20を介して、基板12のほぼ全面にわたって、導電層
14を覆うように、銅性インク層22′が形成される。
この銅性インク層22′を形成するための銅性インクと
しては、たとえば、タツタ電線株式会社製の商品名・銅
性インクなどが利用可能である。ちなみに、この銅性イ
ンクは、フィラーとしての銅の微粒子と、これら微粒子
どうしを強固に接着するためのバインダと、防錆剤とを
混合してつくられている。銅微粒子の粒径は、この銅性
インク層22′を印刷形成する際のシルクスクリーンの
メッシュ径よりも小さく選ばれる。また、バインダは、
熱硬化性の合成樹脂たとえばフェノール樹脂のような溶
剤中に電解キャリアが散在されているものを用いる。
20を介して、基板12のほぼ全面にわたって、導電層
14を覆うように、銅性インク層22′が形成される。
この銅性インク層22′を形成するための銅性インクと
しては、たとえば、タツタ電線株式会社製の商品名・銅
性インクなどが利用可能である。ちなみに、この銅性イ
ンクは、フィラーとしての銅の微粒子と、これら微粒子
どうしを強固に接着するためのバインダと、防錆剤とを
混合してつくられている。銅微粒子の粒径は、この銅性
インク層22′を印刷形成する際のシルクスクリーンの
メッシュ径よりも小さく選ばれる。また、バインダは、
熱硬化性の合成樹脂たとえばフェノール樹脂のような溶
剤中に電解キャリアが散在されているものを用いる。
【0038】このような銅性インクを用いて銅性インク
層22′を形成するのであるが、この銅性インク層2
2′の表面近傍には、バインダが硬化すると、半田付着
可能層が形成される。そして、この銅性インク層22′
(半田付着可能層),スルーホール16の内壁のめっき
層18およびアースパターン14a上に、たとえば半田
ディップによって半田層26を形成する。この半田層2
6は、その半田付着可能層(銅インク層)22′と同じ
ように基板12の主面のほぼ全域にわたって形成され
る。このとき、アースパターン14aの部分では半田レ
ジスト層20が除かれているため、半田層26は、結
局、そのアースパターン14aに接続されることにな
る。
層22′を形成するのであるが、この銅性インク層2
2′の表面近傍には、バインダが硬化すると、半田付着
可能層が形成される。そして、この銅性インク層22′
(半田付着可能層),スルーホール16の内壁のめっき
層18およびアースパターン14a上に、たとえば半田
ディップによって半田層26を形成する。この半田層2
6は、その半田付着可能層(銅インク層)22′と同じ
ように基板12の主面のほぼ全域にわたって形成され
る。このとき、アースパターン14aの部分では半田レ
ジスト層20が除かれているため、半田層26は、結
局、そのアースパターン14aに接続されることにな
る。
【0039】半田層26は、銅性インク層22′の比抵
抗を小さくする(導電性を向上させる)とともに、その
機械的強度を増強する役目を果たす。硬化した後の銅性
インク層22′だけの比抵抗がたとえば10-4〜10-6
Ω・cmであるとすると、半田層26を形成した後に
は、全体としては、比抵抗は、たとえば10-9Ω・cm
程度になる。したがって、この銅性インク層22′すな
わち半田層26が、電磁波シールドとして機能できるの
である。
抗を小さくする(導電性を向上させる)とともに、その
機械的強度を増強する役目を果たす。硬化した後の銅性
インク層22′だけの比抵抗がたとえば10-4〜10-6
Ω・cmであるとすると、半田層26を形成した後に
は、全体としては、比抵抗は、たとえば10-9Ω・cm
程度になる。したがって、この銅性インク層22′すな
わち半田層26が、電磁波シールドとして機能できるの
である。
【0040】なお、このとき、半田層26は、少なくと
も銅性インク層22′上を覆うように形成されればよ
く、必ずしも銅箔による回路パターンすなわち導電層1
4やめっき層18上に形成される必要はない。基板12
の上面には、さらに、半田レジスト層20,半田層26
を覆って、第2の絶縁層としての半田レジスト層24が
形成される。
も銅性インク層22′上を覆うように形成されればよ
く、必ずしも銅箔による回路パターンすなわち導電層1
4やめっき層18上に形成される必要はない。基板12
の上面には、さらに、半田レジスト層20,半田層26
を覆って、第2の絶縁層としての半田レジスト層24が
形成される。
【0041】上述の半田層26がEMI対策として有効
なのである。すなわち、導電層14の回路パターンが半
田層26に近接するので、導電層の各回路パターンに
は、隣接のパターンとの間よりむしろ、この半田層26
との間で浮遊容量ないし分布容量が形成される。したが
って、この導電層14の回路パターンに誘導された不要
周波数成分のエネルギは、形成された分布容量を介して
半田層26に流れる。一方、半田層26は、前述のよう
に導電層14のアースパターン14aに接続されて高周
波的にはアースされている。したがって、半田層26に
流れ込んだ電磁波エネルギは、結局、高周波アースに流
れることになる。そのため、導電層14の各回路パター
ンには不要電磁波エネルギが蓄積されることがない。し
たがって、もし、その回路基板10によって電子回路を
構成して、それにケーブルなどを接続しても、このケー
ブルに輻射エネルギが乗ることはない。
なのである。すなわち、導電層14の回路パターンが半
田層26に近接するので、導電層の各回路パターンに
は、隣接のパターンとの間よりむしろ、この半田層26
との間で浮遊容量ないし分布容量が形成される。したが
って、この導電層14の回路パターンに誘導された不要
周波数成分のエネルギは、形成された分布容量を介して
半田層26に流れる。一方、半田層26は、前述のよう
に導電層14のアースパターン14aに接続されて高周
波的にはアースされている。したがって、半田層26に
流れ込んだ電磁波エネルギは、結局、高周波アースに流
れることになる。そのため、導電層14の各回路パター
ンには不要電磁波エネルギが蓄積されることがない。し
たがって、もし、その回路基板10によって電子回路を
構成して、それにケーブルなどを接続しても、このケー
ブルに輻射エネルギが乗ることはない。
【0042】つぎに、図9〜図15を参照して、図8実
施例の回路基板10の製造方法の一例について説明す
る。先ず、図9に示すように、基板12を準備する。こ
の基板12は、たとえばエポキシ樹脂や紙フェノールの
ような合成樹脂あるいはセラミックス等によって、その
厚みがたとえば1.2−1.6mmのものとして作られ
る。そして、基板12の両主面には、たとえば30−7
0μm程度の厚みの銅箔によって、後の工程で、アース
パターン14aを含んで必要な回路に応じたパターンが
形成されるべき導電層14′が形成される。
施例の回路基板10の製造方法の一例について説明す
る。先ず、図9に示すように、基板12を準備する。こ
の基板12は、たとえばエポキシ樹脂や紙フェノールの
ような合成樹脂あるいはセラミックス等によって、その
厚みがたとえば1.2−1.6mmのものとして作られ
る。そして、基板12の両主面には、たとえば30−7
0μm程度の厚みの銅箔によって、後の工程で、アース
パターン14aを含んで必要な回路に応じたパターンが
形成されるべき導電層14′が形成される。
【0043】続いて、図10に示すように、基板12
に、導電層14′も貫通するように、たとえば多軸ボー
ル盤を用いて、スルーホール16を形成する。このスル
ーホール16は両主面の導電層14′を相互接続するた
めに利用されるとともに、単なる電子部品のリード線挿
入孔等としても利用され得る。そして、穿孔端面の研磨
処理をした後、次工程に移る。
に、導電層14′も貫通するように、たとえば多軸ボー
ル盤を用いて、スルーホール16を形成する。このスル
ーホール16は両主面の導電層14′を相互接続するた
めに利用されるとともに、単なる電子部品のリード線挿
入孔等としても利用され得る。そして、穿孔端面の研磨
処理をした後、次工程に移る。
【0044】つぎに、図11に示すように、スルーホー
ル16の内壁にたとえば電解めっきあるいは無電解めっ
きによって、めっき層18を形成する。したがって、基
板12の両面の導電層14′どうしが接続される。続い
て、導電層14′をエッチングして、図12に示すよう
に、回路に応じたパターンを形成する。すなわち、先ず
必要なパターンに応じてエッチングレジストを印刷する
とともに、スルーホール16の「孔埋め」などを施し、
その後、ウェットエッチングあるいはドライエッチング
することによってアースパターン14aを含む必要な回
路パターンを形成する。
ル16の内壁にたとえば電解めっきあるいは無電解めっ
きによって、めっき層18を形成する。したがって、基
板12の両面の導電層14′どうしが接続される。続い
て、導電層14′をエッチングして、図12に示すよう
に、回路に応じたパターンを形成する。すなわち、先ず
必要なパターンに応じてエッチングレジストを印刷する
とともに、スルーホール16の「孔埋め」などを施し、
その後、ウェットエッチングあるいはドライエッチング
することによってアースパターン14aを含む必要な回
路パターンを形成する。
【0045】その後、図13に示すように、第1の絶縁
層として機能する、半田レジスト層20を印刷する。こ
のとき、導電層14の酸化や劣化を防止するために、防
錆処理が施されてもよい。ここまでの工程は、従来の多
層基板のみならずプリント基板の一般的な製造工程とし
て、よく知られているところである。
層として機能する、半田レジスト層20を印刷する。こ
のとき、導電層14の酸化や劣化を防止するために、防
錆処理が施されてもよい。ここまでの工程は、従来の多
層基板のみならずプリント基板の一般的な製造工程とし
て、よく知られているところである。
【0046】次に、図14に示すように、第1の絶縁層
すなわち半田レジスト層20および/または導電層14
の上に、ほぼ全面にわたって、銅性インク層22′を形
成する。詳しくいうと、基板12の主面上に、電磁波シ
ールドとして必要な形状の印刷パターンを有するシルク
スクリーン(図示せず)を配置、位置決めし、前述のよ
うな所定の銅性インクによって、印刷する。
すなわち半田レジスト層20および/または導電層14
の上に、ほぼ全面にわたって、銅性インク層22′を形
成する。詳しくいうと、基板12の主面上に、電磁波シ
ールドとして必要な形状の印刷パターンを有するシルク
スクリーン(図示せず)を配置、位置決めし、前述のよ
うな所定の銅性インクによって、印刷する。
【0047】その後、印刷された銅性インクを加熱して
硬化させる。フェノール樹脂はたとえば熱硬化性のもの
であり、たとえば145℃30分程度で、縮合反応によ
り硬化する。この硬化に際して、銅インクは、その面方
向のみならずその厚み方向にも縮む。なお、発明者の実
験によれば、硬化した後の銅性インク層22′の基板1
2などとの接着強度は、たとえば3φのランドで3kgの
引っ張り荷重にたえることができ、銅箔のような導電層
14とほぼ等しい。
硬化させる。フェノール樹脂はたとえば熱硬化性のもの
であり、たとえば145℃30分程度で、縮合反応によ
り硬化する。この硬化に際して、銅インクは、その面方
向のみならずその厚み方向にも縮む。なお、発明者の実
験によれば、硬化した後の銅性インク層22′の基板1
2などとの接着強度は、たとえば3φのランドで3kgの
引っ張り荷重にたえることができ、銅箔のような導電層
14とほぼ等しい。
【0048】また、銅性インクが硬化する際、その表面
近傍に半田付着可能層が形成される。すなわち、銅性イ
ンク層22′の表面が半田付け可能になる。その後、図
15に示すように、少なくとも銅性インク層22′を覆
って(実際には半田が付着するすべての部分)に半田層
26を形成する。詳しくいうと、この図14の工程で
は、半田レベラ,リフロー半田あるいは半田ディッピン
グによって、基板12の主面に半田を付着させる。
近傍に半田付着可能層が形成される。すなわち、銅性イ
ンク層22′の表面が半田付け可能になる。その後、図
15に示すように、少なくとも銅性インク層22′を覆
って(実際には半田が付着するすべての部分)に半田層
26を形成する。詳しくいうと、この図14の工程で
は、半田レベラ,リフロー半田あるいは半田ディッピン
グによって、基板12の主面に半田を付着させる。
【0049】この半田層26は、前述のように、銅性イ
ンク層22′を機械的に補強するとともに、電磁波シー
ルドとしての導電性を向上させる。最後に、図8に示す
ように、基板12の両主面全域にわたって、第2の絶縁
層としての半田レジスト層24を、たとえば塗布あるい
は印刷によって、形成する。このようにして、回路基板
10が製造される。
ンク層22′を機械的に補強するとともに、電磁波シー
ルドとしての導電性を向上させる。最後に、図8に示す
ように、基板12の両主面全域にわたって、第2の絶縁
層としての半田レジスト層24を、たとえば塗布あるい
は印刷によって、形成する。このようにして、回路基板
10が製造される。
【0050】なお、上述の実施例では、半田付着可能層
を形成するために、その比抵抗が比較的小さい銅性イン
クを用いた。しかしながら、この半田付着可能層は、よ
り小さい導電性の導電インクで形成されてもよく、その
比抵抗がたとえば106 〜108 Ω・cm程度の絶縁性
のものでもよく、要は、そこに半田付着可能層が形成さ
れればよいのである。なぜなら、その後の工程で形成さ
れる半田層26が十分な導電性を有し、実質的にそれが
電磁波シールドとして十分機能し得るからである。この
場合、銅性インク層22′は、アースパターンを覆わな
いように形成される必要があろう。なぜなら、後に形成
される半田層26がその銅性インク層22′によって導
電層14との間で絶縁されてしまうからである。
を形成するために、その比抵抗が比較的小さい銅性イン
クを用いた。しかしながら、この半田付着可能層は、よ
り小さい導電性の導電インクで形成されてもよく、その
比抵抗がたとえば106 〜108 Ω・cm程度の絶縁性
のものでもよく、要は、そこに半田付着可能層が形成さ
れればよいのである。なぜなら、その後の工程で形成さ
れる半田層26が十分な導電性を有し、実質的にそれが
電磁波シールドとして十分機能し得るからである。この
場合、銅性インク層22′は、アースパターンを覆わな
いように形成される必要があろう。なぜなら、後に形成
される半田層26がその銅性インク層22′によって導
電層14との間で絶縁されてしまうからである。
【0051】もし、絶縁性の半田付着可能層が形成され
る場合には、第1の絶縁層としての半田レジスト層20
は特に形成する必要がないであろう。というのも、半田
付着可能層それ自体で半田層26と導電層14との間の
絶縁が確保できるからである。なお、上述のいずれの実
施例においても、電磁波シールドとしての銅性インク層
22(22′)または半田層26を基板12の両主面上
に形成した。しかしながら、発明者の実験によれば、こ
れらは基板12の一方主面上にだけ形成されてもよい。
る場合には、第1の絶縁層としての半田レジスト層20
は特に形成する必要がないであろう。というのも、半田
付着可能層それ自体で半田層26と導電層14との間の
絶縁が確保できるからである。なお、上述のいずれの実
施例においても、電磁波シールドとしての銅性インク層
22(22′)または半田層26を基板12の両主面上
に形成した。しかしながら、発明者の実験によれば、こ
れらは基板12の一方主面上にだけ形成されてもよい。
【0052】また、電磁波シールドとしての銅性インク
層22(22′)または半田層26を基板12の両主面
上に形成する場合には、アースパターン14aは一方主
面にのみ形成しておき、数箇所のスルーホールをアース
に接続し、他方主面の銅性インク層22または半田層2
6はそのスルーホールに接続するようにしてもよい。
層22(22′)または半田層26を基板12の両主面
上に形成する場合には、アースパターン14aは一方主
面にのみ形成しておき、数箇所のスルーホールをアース
に接続し、他方主面の銅性インク層22または半田層2
6はそのスルーホールに接続するようにしてもよい。
【図1】この発明の一実施例を示す断面図解図である。
【図2】図1実施例の製造方法を示す断面図解図であ
る。
る。
【図3】図1実施例の製造方法を示しかつ図2に続く断
面図解図である。
面図解図である。
【図4】図1実施例の製造方法を示しかつ図3に続く断
面図解図である。
面図解図である。
【図5】図1実施例の製造方法を示しかつ図4に続く断
面図解図である。
面図解図である。
【図6】図1実施例の製造方法を示しかつ図5に続く断
面図解図である。
面図解図である。
【図7】図1実施例の製造方法を示しかつ図6に続く断
面図解図である。
面図解図である。
【図8】この発明の一実施例を示す断面図解図である。
【図9】図8実施例の製造方法を示す断面図解図であ
る。
る。
【図10】図8実施例の製造方法を示しかつ図9に続く
断面図解図である。
断面図解図である。
【図11】図8実施例の製造方法を示しかつ図10に続
く断面図解図である。
く断面図解図である。
【図12】図8実施例の製造方法を示しかつ図11に続
く断面図解図である。
く断面図解図である。
【図13】図8実施例の製造方法を示しかつ図12に続
く断面図解図である。
く断面図解図である。
【図14】図8実施例の製造方法を示しかつ図13に続
く断面図解図である。
く断面図解図である。
【図15】図8実施例の製造方法を示しかつ図14に続
く断面図解図である。
く断面図解図である。
【図16】この発明の実施例の効果を説明するためのグ
ラフであり、横軸に周波数を、縦軸に輻射電界強度を、
それぞれ示す。
ラフであり、横軸に周波数を、縦軸に輻射電界強度を、
それぞれ示す。
【図17】この実施例の効果を説明するための等価回路
図であり、従来の一般的な回路基板のものを示す。
図であり、従来の一般的な回路基板のものを示す。
【図18】この実施例の効果を説明するための等価回路
図であり、この実施例の回路基板のものを示す。
図であり、この実施例の回路基板のものを示す。
10 …回路基板 12 …絶縁基板 14 …導電層 20,24 …半田レジスト層 22,22′…銅性インク層 26 …半田層
Claims (2)
- 【請求項1】少なくともその一方主面上に電子回路が形
成されかつその信号電極部分に信号ケーブルが電気的に
接続されたEMIを防止するプリント回路基板であっ
て、 少なくとも1つの絶縁主表面を有する基板、 前記基板の前記絶縁主表面に形成されかつ所望の回路パ
ターンに従って前記信号電極部分とアース電極部分とを
含む第1の導電層、前記アース電極の部分を除く前記基板の一方主面上の前
記導電層を覆うように形成される絶縁層、 および 前記絶縁主表面の全面またはほぼ全面に第1の導電層を
覆いかつ前記信号電極部分から絶縁されるように形成さ
れかつ前記第1の導電層の前記アース電極部分の全面ま
たはほぼ全面に接続された導電性塗料から成る第2の導
電層を備え、前記第2の導電層が30MHz以上の周波数に対して高
周波的にアースされることにより EMIが輻射されない
ようにした、プリント回路基板。 - 【請求項2】EMIを防止するプリント回路基板の製造
方法であって、 (a)絶縁材料からなる基板の少なくとも一方主面上に
所望の回路パターンに従って信号電極部分とアース電極
とを含む第1の導電層を形成するステップ、 (b)前記アース電極部分を除く前記基板の一方主面上
の前記第1の導電層を覆うように絶縁層を形成するステ
ップ、および (c)前記基板の一方主面上の全面またはほぼ全面を覆
うように前記絶縁層と前記アース電極の上面に比抵抗の
小さい銅性インクを印刷することによって、前記アース
電極の全面またはほぼ全面に接続される第2の導電層を
形成するステップを含み、前記ステップ(c)は前記銅
性インクを印刷した後、硬化させるステップを含み、前記第2の導電層が30MHz以上の周波数に対して高
周波的にアースされることにより EMIが輻射されない
ようにした、プリント回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7328885A JP2613368B2 (ja) | 1995-12-18 | 1995-12-18 | プリント回路基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7328885A JP2613368B2 (ja) | 1995-12-18 | 1995-12-18 | プリント回路基板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61056714A Division JPH0682890B2 (ja) | 1986-03-13 | 1986-03-13 | Emi対策用回路基板とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08228055A JPH08228055A (ja) | 1996-09-03 |
JP2613368B2 true JP2613368B2 (ja) | 1997-05-28 |
Family
ID=18215187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7328885A Expired - Lifetime JP2613368B2 (ja) | 1995-12-18 | 1995-12-18 | プリント回路基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2613368B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5529276U (ja) * | 1978-08-16 | 1980-02-26 | ||
JPS55102902A (en) * | 1979-01-30 | 1980-08-06 | Nec Corp | Coaxial twin band-pass filter |
JPS55155806A (en) * | 1979-05-21 | 1980-12-04 | Kenji Ishikura | Material for fastening wave dissipation structure |
JPS5778672U (ja) * | 1980-10-31 | 1982-05-15 | ||
JPS5837169U (ja) * | 1981-09-02 | 1983-03-10 | ソニー株式会社 | 回路基板 |
JPS596861U (ja) * | 1982-07-07 | 1984-01-17 | 松下電器産業株式会社 | 配線基板 |
JPS6058268A (ja) * | 1983-09-08 | 1985-04-04 | Tsudakoma Ind Co Ltd | ロ−ラ接触式液剤付与装置のモ−タ制御方法 |
-
1995
- 1995-12-18 JP JP7328885A patent/JP2613368B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08228055A (ja) | 1996-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU636129B2 (en) | Printed circuit board | |
JP5176736B2 (ja) | プリント配線基板 | |
US5236736A (en) | Method for manufacturing an electromagnetic wave shield printed wiring board | |
US5466893A (en) | Printed circuit board having enhanced EMI suppression | |
US5262596A (en) | Printed wiring board shielded from electromagnetic wave | |
JPH02198198A (ja) | 電磁波シールド層を備えるプリント配線板 | |
JPH05191056A (ja) | プリント配線基板 | |
JP4494714B2 (ja) | プリント配線板 | |
JP2613368B2 (ja) | プリント回路基板およびその製造方法 | |
JPH0682890B2 (ja) | Emi対策用回路基板とその製造方法 | |
JPH08204377A (ja) | 遮蔽体 | |
FI111508B (fi) | Sähkömagneettista häiriötä estämään pystyvä painettu piirilevy | |
JPS6315497A (ja) | Emi対策用回路基板 | |
JP4508540B2 (ja) | 配線基板および電子装置 | |
JPH04261097A (ja) | 多層プリント基板 | |
AU648943B2 (en) | Printed circuit board | |
US20070190264A1 (en) | Printed circuit boards | |
JPS6315498A (ja) | Emi対策用回路基板 | |
JP2833049B2 (ja) | プリント配線板 | |
JPH02103990A (ja) | プリント配線板 | |
KR20160010640A (ko) | 공통 모드 필터 및 그 제조 방법 | |
US20200015350A1 (en) | Anti-electromagnetic interference circuit board | |
JP2795715B2 (ja) | プリント配線基板 | |
JPH0644170U (ja) | プリント配線板 | |
JPH02241097A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |