JPH02113359U - - Google Patents

Info

Publication number
JPH02113359U
JPH02113359U JP1989021878U JP2187889U JPH02113359U JP H02113359 U JPH02113359 U JP H02113359U JP 1989021878 U JP1989021878 U JP 1989021878U JP 2187889 U JP2187889 U JP 2187889U JP H02113359 U JPH02113359 U JP H02113359U
Authority
JP
Japan
Prior art keywords
land
ground
conductive layer
terminal
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1989021878U
Other languages
English (en)
Other versions
JPH073660Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1989021878U priority Critical patent/JPH073660Y2/ja
Priority to US07/482,936 priority patent/US5043526A/en
Priority to CA002010743A priority patent/CA2010743C/en
Priority to FI900940A priority patent/FI111508B/fi
Priority to EP90302007A priority patent/EP0385689B1/en
Priority to DE69016471T priority patent/DE69016471T2/de
Priority to AU50183/90A priority patent/AU631185B2/en
Priority to KR1019900002522A priority patent/KR0137658B1/ko
Publication of JPH02113359U publication Critical patent/JPH02113359U/ja
Application granted granted Critical
Publication of JPH073660Y2 publication Critical patent/JPH073660Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【図面の簡単な説明】
第１図はこの考案の一実施例の絶縁基板上の導
電パターンの一例を示すパターンレイアウト図で
ある。第２図は導電パターン上に形成される絶縁
層の一例を示すレイアウト図である。第３図は絶
縁層上に形成される導電層の一例を示すレイアウ
ト図である。第４Ａ図はデイジタルＩＣのアース
端子の孔の近傍を示す断面図解図であり、第４Ｂ
図は第１図の線Ｂにおける絶縁層および導電層
を含む一部断面図解図である。第５Ａ図はデイジ
タルＩＣの電源端子の孔の近傍を示す断面図解図
であり、第５Ｂ図は第１図の線Ｂにおける絶縁
層および導電層を含む一部断面図解図である。第
６Ａ図は第１図の線Ａにおける絶縁層および導
電層を含む一部断面図解図であり、第６Ｂ図は線
Ｂにおける一部断面図解図である。 図において、１０はＥＭＩ対策用回路基板、１
２は絶縁基板、１４は信号線パターン、１６は接
地パターン、２０ａｅ，２０ｂｅは接地ランド、
２０ａＶは電源ランド、２０ｂｓは静電容量ラン
ドを示す。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ 絶縁基板、 前記絶縁基板上に形成され、そこにデイジタル
    ＩＣが接続される信号線パターン、 前記絶縁基板上に形成される接地パターン、 少なくとも前記信号線パターンを覆うように前
    記絶縁基板上に形成される絶縁層、および 前記絶縁層上に形成されかつ前記接地パターン
    に電気的に接続された導電層を含むＥＭＩ対策用
    回路基板において、 前記デイジタルＩＣのアース端子の近傍にその
    アース端子に接続される大面積の接地ランドを形
    成し、前記接地ランド上の前記絶縁層を除去して
    前記導電層と前記接地ランドとを直接面接続し、
    それによつて前記デイジタルＩＣの前記アース端
    子の接地インピーダンスを低減するようにしたこ
    とを特徴とする、ＥＭＩ対策用回路基板。 ２ 前記デイジタルＩＣの電源端子の近傍にその
    電源端子に接続される大面積の電源ランドを形成
    し、前記電源ランドは前記絶縁層を介して前記導
    電層と対向し、それによつて前記電源ランドと前
    記導電層との間に前記信号線パターンによつて形
    成される線間分布容量より大きい静電容量を形成
    するようにしたことを特徴とする、請求項１記載
    のＥＭＩ対策用回路基板。 ３ 前記基板上にはその基板以外の機器と接続す
    るコネクタの端子のための孔が形成され、前記コ
    ネクタのアース端子が接続される前記基板上の孔
    の近傍に前記孔に挿入された前記コネクタのアー
    ス端子と接続される大面積の別の接地ランドを形
    成し、前記別の接地ランド上の前記絶縁層を除去
    して前記導電層と前記別の接地ランドとを直接接
    続し、それによつて前記コネクタのアース端子の
    接地インピーダンスを低減するようにしたことを
    特徴とする、請求項１または２記載のＥＭＩ対策
    用回路基板。 ４ 前記コネクタの前記アース端子以外の他の端
    子が接続される前記基板上の孔の近傍に前記孔に
    挿入された前記他の端子に接続される大面積の静
    電容量ランドを形成し、前記静電容量ランドは前
    記絶縁層を介して前記導電層と対向し、それによ
    つて前記静電容量ランドと前記導電層との間に前
    記信号線パターンによつて形成される線間分布容
    量より大きい静電容量を形成するようにしたこと
    を特徴とする、請求項４記載のＥＭＩ対策用回路
    基板。 ５ 絶縁基板、 前記絶縁基板上に形成され、そこにデイジタル
    ＩＣが接続される信号線パターン、 前記絶縁基板上に形成される接地パターン、 少なくとも前記信号線パターンを覆うように前
    記絶縁基板上に形成される絶縁層、および 前記絶縁層上に形成されかつ前記接地パターン
    に電気的に接続された導電層を含むＥＭＩ対策用
    回路基板において、 前記デイジタルＩＣの電源端子の近傍にその電
    源端子と接続される大面積の電源ランドを形成し
    、前記電源ランドは前記絶縁層を介して前記導電
    層と対向し、それによつて前記電源ランドと前記
    導電層との間に前記信号線パターンによつて形成
    される線間分布容量より大きい静電容量を形成す
    るようにしたことを特徴とする、ＥＭＩ対策用回
    路基板。 ６ 絶縁基板、 前記絶縁基板上に形成され、そこにデイジタル
    ＩＣが接続される信号線パターン、 前記絶縁基板上に形成される接地パターン、 少なくとも前記信号線パターンを覆うように前
    記絶縁基板上に形成される絶縁層、 前記絶縁層上に形成されかつ前記接地パターン
    に電気的に接続された導電層、および 前記基板上に形成されかつその基板以外の機器
    と接続するコネクタの端子のための孔を含むＥＭ
    Ｉ対策用回路基板において、 前記コネクタのアース端子が接続される前記基
    板上の孔の近傍に前記孔に挿入された前記アース
    端子に接続される大面積の接地ランドを形成し、
    前記接地ランド上の前記絶縁層を除去して前記導
    電層と前記接地ランドとを直接面接続し、それに
    よつて前記コネクタの前記アース端子の接地イン
    ピーダンスを低減するようにし、かつ 前記コネクタの前記アース端子以外の他の端子
    が接続される前記基板上の孔の近傍に前記孔に挿
    入された前記他の端子に接続される大面積の静電
    容量ランドを形成し、前記静電容量ランドは前記
    絶縁層を介して前記導電層と対向し、それによつ
    て前記静電容量ランドと前記導電層との間に前記
    信号線パターンによつて形成される線間分布容量
    より大きい静電容量を形成するようにしたことを
    特徴とする、ＥＭＩ対策用回路基板。
JP1989021878U 1986-03-13 1989-02-27 Ｅｍｉ対策用回路基板 Expired - Lifetime JPH073660Y2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP1989021878U JPH073660Y2 (ja) 1989-02-27 1989-02-27 Ｅｍｉ対策用回路基板
US07/482,936 US5043526A (en) 1986-03-13 1990-02-22 Printed circuit board capable of preventing electromagnetic interference
CA002010743A CA2010743C (en) 1989-02-27 1990-02-22 Printed circuit board capable of preventing electromagnetic interference
FI900940A FI111508B (fi) 1989-02-27 1990-02-23 Sähkömagneettista häiriötä estämään pystyvä painettu piirilevy
EP90302007A EP0385689B1 (en) 1989-02-27 1990-02-26 Printed circuit board capable of preventing electromagnetic interference
DE69016471T DE69016471T2 (de) 1989-02-27 1990-02-26 Leiterplatte, geeignet zur Vermeidung elektromagnetischer Interferenzen.
AU50183/90A AU631185B2 (en) 1989-02-27 1990-02-26 Printed circuit board capable of preventing electromagnetic interference
KR1019900002522A KR0137658B1 (ko) 1989-02-27 1990-02-27 전자기 간섭을 방지하는 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989021878U JPH073660Y2 (ja) 1989-02-27 1989-02-27 Ｅｍｉ対策用回路基板

Publications (2)

Publication Number Publication Date
JPH02113359U true JPH02113359U (ja) 1990-09-11
JPH073660Y2 JPH073660Y2 (ja) 1995-01-30

Family

ID=12067381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989021878U Expired - Lifetime JPH073660Y2 (ja) 1986-03-13 1989-02-27 Ｅｍｉ対策用回路基板

Country Status (7)

Country Link
EP (1) EP0385689B1 (ja)
JP (1) JPH073660Y2 (ja)
KR (1) KR0137658B1 (ja)
AU (1) AU631185B2 (ja)
CA (1) CA2010743C (ja)
DE (1) DE69016471T2 (ja)
FI (1) FI111508B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473109A (en) * 1990-12-21 1995-12-05 Siemens Aktiengesellschaft RF-shielding housing for a circuit, for example for the control circuit of a motor-vehicle air-bag
US5315069A (en) * 1992-10-02 1994-05-24 Compaq Computer Corp. Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
KR101009152B1 (ko) * 2009-06-23 2011-01-18 삼성전기주식회사 인쇄회로기판
KR102032566B1 (ko) * 2013-01-10 2019-10-16 엘에스전선 주식회사 전자기파차폐 케이블
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778674U (ja) * 1980-10-31 1982-05-15
JPS59188993A (ja) * 1983-04-12 1984-10-26 株式会社東芝 プリント配線基板
JPS61115108A (ja) * 1984-11-09 1986-06-02 Purasutoron Kk ホツトランナ多点ゲ−トの温度制御方法
JPS62213192A (ja) * 1986-03-13 1987-09-19 任天堂株式会社 Ｅｍｉ対策用回路基板とその製造方法
JPS63107187A (ja) * 1986-10-24 1988-05-12 株式会社東芝 実装基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1936899A1 (de) * 1969-07-19 1971-02-04 Siemens Ag Baugruppentraeger fuer Steuer- bzw. Regelanlagen
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
US4801489A (en) * 1986-03-13 1989-01-31 Nintendo Co., Ltd. Printed circuit board capable of preventing electromagnetic interference
US4770921A (en) * 1986-09-11 1988-09-13 Insulating Materials Incorporated Self-shielding multi-layer circuit boards
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778674U (ja) * 1980-10-31 1982-05-15
JPS59188993A (ja) * 1983-04-12 1984-10-26 株式会社東芝 プリント配線基板
JPS61115108A (ja) * 1984-11-09 1986-06-02 Purasutoron Kk ホツトランナ多点ゲ−トの温度制御方法
JPS62213192A (ja) * 1986-03-13 1987-09-19 任天堂株式会社 Ｅｍｉ対策用回路基板とその製造方法
JPS63107187A (ja) * 1986-10-24 1988-05-12 株式会社東芝 実装基板

Also Published As

Publication number Publication date
CA2010743C (en) 2000-09-19
FI900940A0 (fi) 1990-02-23
KR910016227A (ko) 1991-09-30
KR0137658B1 (ko) 1998-06-15
EP0385689B1 (en) 1995-02-01
JPH073660Y2 (ja) 1995-01-30
DE69016471T2 (de) 1995-09-07
EP0385689A1 (en) 1990-09-05
DE69016471D1 (de) 1995-03-16
FI111508B (fi) 2003-07-31
AU631185B2 (en) 1992-11-19
CA2010743A1 (en) 1990-08-27
AU5018390A (en) 1990-09-06

Similar Documents

Publication Publication Date Title
US6777620B1 (en) Circuit board
CA2146139A1 (en) Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
CN107995341A (zh) 柔性电路板及移动终端
JPH02113359U (ja)
CN111315124B (zh) 电路板组件和电子设备
JPH0864983A (ja) シールドケース
JPS59191761U (ja) プリント板
JP2580232B2 (ja) 多層プリント基板
CN217563848U (zh) 一种射频天线电路板走线结构及终端设备
JPH02113281U (ja)
KR200302854Y1 (ko) 스플리터
JPH02249291A (ja) プリント配線基板
JPH0230843Y2 (ja)
JPH06204638A (ja) プリント基板
JPH0569888U (ja) 回路基板間を接続するコネクタ
JPH02140868U (ja)
JP2537843Y2 (ja) フレキシブルサーキット
JP2614034B2 (ja) プリント配線板
JPH0338921U (ja)
JPH036860U (ja)
JPS63174481U (ja)
JPH03120065U (ja)
JPH056701U (ja) ケーブルコネクタ
JPH0644170U (ja) プリント配線板
JPH03131084A (ja) 電磁シールド印刷配線基板