JPH0864983A - シールドケース - Google Patents
シールドケースInfo
- Publication number
- JPH0864983A JPH0864983A JP6200650A JP20065094A JPH0864983A JP H0864983 A JPH0864983 A JP H0864983A JP 6200650 A JP6200650 A JP 6200650A JP 20065094 A JP20065094 A JP 20065094A JP H0864983 A JPH0864983 A JP H0864983A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- pattern
- ground
- main board
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 LSIから発生するクロック及びデータ等々
の波形の高調波による妨害をBGAパッケージ及びメイ
ン基板のグラウンドパターンを用いて妨害除去を行うこ
とを目的とする。 【構成】 2層以上で構成されるBGAの内部配線基板
の外周部にスルーホール26でグラウンドを作り(接続
端子ピッチ)、さらにベア・チップ9を搭載する面には
外周部にグラウンドパターン10を設け、ベア・チップ
9をシールド手段で覆うことでBGAの信号電源接続端
子11を残してシールドし、さらに上記のシールドされ
たBGAを3層以上で構成されるメイン基板8に搭載
し、本メイン基板8の表裏はグラウンドパターンで全面
が覆われ、さらにメイン基板の外周部に表裏のグラウン
ドパターンを接続するスルーホール26を多数設けるこ
とにより、基板8上でシールド対策が得られる。
の波形の高調波による妨害をBGAパッケージ及びメイ
ン基板のグラウンドパターンを用いて妨害除去を行うこ
とを目的とする。 【構成】 2層以上で構成されるBGAの内部配線基板
の外周部にスルーホール26でグラウンドを作り(接続
端子ピッチ)、さらにベア・チップ9を搭載する面には
外周部にグラウンドパターン10を設け、ベア・チップ
9をシールド手段で覆うことでBGAの信号電源接続端
子11を残してシールドし、さらに上記のシールドされ
たBGAを3層以上で構成されるメイン基板8に搭載
し、本メイン基板8の表裏はグラウンドパターンで全面
が覆われ、さらにメイン基板の外周部に表裏のグラウン
ドパターンを接続するスルーホール26を多数設けるこ
とにより、基板8上でシールド対策が得られる。
Description
【0001】
【産業上の利用分野】本発明は、LSIから発生するク
ロック及びデータ等々の波形の高調波による妨害をパッ
ケージ及びメイン基板のグラウンドパターンを用いて妨
害除去を行う構造に関するものである。
ロック及びデータ等々の波形の高調波による妨害をパッ
ケージ及びメイン基板のグラウンドパターンを用いて妨
害除去を行う構造に関するものである。
【0002】
【従来の技術】近年、ディジタルLSIの高速化に伴い
LSIで発生するクロック及びデータ等々の波形の高調
波の高周波数化とパワー増加により妨害対策技術の向上
が望まれている。
LSIで発生するクロック及びデータ等々の波形の高調
波の高周波数化とパワー増加により妨害対策技術の向上
が望まれている。
【0003】以下に、従来のシールド構造について説明
する。図5−aは、従来のシールド構造を示すものであ
る。図5(a)において、1はLSIを実装する回路基
板、2はQFP(quad flat packag
e)タイプのLSI、3はシールドケース、4は貫通コ
ンデンサーである。
する。図5−aは、従来のシールド構造を示すものであ
る。図5(a)において、1はLSIを実装する回路基
板、2はQFP(quad flat packag
e)タイプのLSI、3はシールドケース、4は貫通コ
ンデンサーである。
【0004】図5(b)において貫通コンデンサー4の
構造は、信号電極7、誘電体5、グラウンド電極6で示
され、図5(a)のシールドケース3に半田付けされて
いる。この構造により妨害発生要因がシールドされるこ
ととなる。
構造は、信号電極7、誘電体5、グラウンド電極6で示
され、図5(a)のシールドケース3に半田付けされて
いる。この構造により妨害発生要因がシールドされるこ
ととなる。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の構成ではQFPタイプのLSI2を用いているため
に図5(a)に示すように、回路基板全体をシールドケ
ースで覆う必要があり、さらに貫通コンデンサー4をシ
ールドケース3に半田付けする必要があり、作業性が悪
く、大きなシールドケースを必要とするためコストダウ
ンするにも難しいという問題点を有していた。
来の構成ではQFPタイプのLSI2を用いているため
に図5(a)に示すように、回路基板全体をシールドケ
ースで覆う必要があり、さらに貫通コンデンサー4をシ
ールドケース3に半田付けする必要があり、作業性が悪
く、大きなシールドケースを必要とするためコストダウ
ンするにも難しいという問題点を有していた。
【0006】本発明は上記従来の問題点を解決するもの
で、従来のシールドケース3をLSI2のパッケージと
回路基板1の表面パターンに分割させた構成により従来
のシールドケース3と同等の効果を持ったシールド構成
を提供することを目的とする。
で、従来のシールドケース3をLSI2のパッケージと
回路基板1の表面パターンに分割させた構成により従来
のシールドケース3と同等の効果を持ったシールド構成
を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明のシールドケースは、表面実装型の多端子LS
Iパッケージであり(以下、BGA(ballgrid
array)と記す)において、さらにパッケージ内
部の配線パターン層が2層以上BGAパッケージにおい
て、BGA外周部の4辺上の接続端子(ハンダボール)
をすべてグラウンド用端子に割り当て、接続端子の反対
側のベア・チップを搭載した配線パターンにおいてさら
にその外周部4辺をグラウンドパターンが覆い、BGA
外周部の4辺上の接続端子とベア・チップを搭載した配
線パターン上の外周部4辺のグラウンドパターンをスル
ーホールで接続したBGAパッケージにおいて、そのB
GAパッケージの接続端子の反対側のベア・チップを搭
載した配線パターンにおいてさらにその外周部4辺をグ
ラウンドパターンで覆ったパターン上に、シールド手段
によりベア・チップを覆ったBGAパッケージを複数
個、接続させるための3層以上のインナーバイア基板に
おいて基板の表裏のパターンを全面グラウンドとし(但
し、BGAパッケージを搭載するパターンのBGA外周
部の4辺上のグラウンド接続端子を除くその内側端子は
3層以上のインナーバイア方式メイン基板の内層パター
ンとインナーバイアで接続される)たという構成を有し
ている。
に本発明のシールドケースは、表面実装型の多端子LS
Iパッケージであり(以下、BGA(ballgrid
array)と記す)において、さらにパッケージ内
部の配線パターン層が2層以上BGAパッケージにおい
て、BGA外周部の4辺上の接続端子(ハンダボール)
をすべてグラウンド用端子に割り当て、接続端子の反対
側のベア・チップを搭載した配線パターンにおいてさら
にその外周部4辺をグラウンドパターンが覆い、BGA
外周部の4辺上の接続端子とベア・チップを搭載した配
線パターン上の外周部4辺のグラウンドパターンをスル
ーホールで接続したBGAパッケージにおいて、そのB
GAパッケージの接続端子の反対側のベア・チップを搭
載した配線パターンにおいてさらにその外周部4辺をグ
ラウンドパターンで覆ったパターン上に、シールド手段
によりベア・チップを覆ったBGAパッケージを複数
個、接続させるための3層以上のインナーバイア基板に
おいて基板の表裏のパターンを全面グラウンドとし(但
し、BGAパッケージを搭載するパターンのBGA外周
部の4辺上のグラウンド接続端子を除くその内側端子は
3層以上のインナーバイア方式メイン基板の内層パター
ンとインナーバイアで接続される)たという構成を有し
ている。
【0008】さらに上記構成より妨害除去効果を高める
ために、BGAパッケージにおいて、パッケージ内部の
パターン層を形成する基板をセラミックの積層技術とフ
ェライトの積層技術を用いてベア・チップのパッドか
ら、BGAパッケージの接続端子(ハンダボール)間に
フィルターを形成している構成を有している。
ために、BGAパッケージにおいて、パッケージ内部の
パターン層を形成する基板をセラミックの積層技術とフ
ェライトの積層技術を用いてベア・チップのパッドか
ら、BGAパッケージの接続端子(ハンダボール)間に
フィルターを形成している構成を有している。
【0009】
【作用】この構成によって、BGAパッケージ内部のベ
ア・チップを搭載している2層以上の配線パターンの表
裏のパターンにおいて、ベア・チップを搭載している面
においてBGAの外周部の4辺はグラウンドパターンで
囲まれ、さらにこのグラウンドパターンと反対側の配線
パターン面においてBGAパッケージを複数個搭載する
メイン基板との接続用の接続端子(ハンダボール)が並
んでおり、これらの接続端子の外周部4辺上の接続端子
(ハンダボール)は、ベア・チップを搭載している面の
外周部グラウンドとスルーホールで接続されている。
ア・チップを搭載している2層以上の配線パターンの表
裏のパターンにおいて、ベア・チップを搭載している面
においてBGAの外周部の4辺はグラウンドパターンで
囲まれ、さらにこのグラウンドパターンと反対側の配線
パターン面においてBGAパッケージを複数個搭載する
メイン基板との接続用の接続端子(ハンダボール)が並
んでおり、これらの接続端子の外周部4辺上の接続端子
(ハンダボール)は、ベア・チップを搭載している面の
外周部グラウンドとスルーホールで接続されている。
【0010】さらに、このBGAパッケージにおいてベ
ア・チップを搭載している面の外周部グラウンドパター
ンにベア・チップを取り囲むシールド手段でシールドを
施し、外周部グラウンドと接続することにより、BGA
パッケージのシールドは、メイン基板との外周部の接続
端子(ハンダボール)を除いた接続端子(ハンダボー
ル)を残してシールドされたこととなる。
ア・チップを搭載している面の外周部グラウンドパター
ンにベア・チップを取り囲むシールド手段でシールドを
施し、外周部グラウンドと接続することにより、BGA
パッケージのシールドは、メイン基板との外周部の接続
端子(ハンダボール)を除いた接続端子(ハンダボー
ル)を残してシールドされたこととなる。
【0011】次に、メイン基板が3層以上の多層基板に
おいて表裏のパターンが全面グラウンドパターンで覆わ
れており、(但し上記BGAパッケージの外周部の接続
端子(ハンダボール)を除いた接続端子を接続する部分
は接続用パターンが存在する)さらに、メイン基板の接
続用にはインナーバイア方式のスルーホールを用いるこ
とにより上記のBDAパッケージと共に基板上でシール
ドケースを用いることなくシールドを行うことができ
る。
おいて表裏のパターンが全面グラウンドパターンで覆わ
れており、(但し上記BGAパッケージの外周部の接続
端子(ハンダボール)を除いた接続端子を接続する部分
は接続用パターンが存在する)さらに、メイン基板の接
続用にはインナーバイア方式のスルーホールを用いるこ
とにより上記のBDAパッケージと共に基板上でシール
ドケースを用いることなくシールドを行うことができ
る。
【0012】
(実施例1)以下本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【0013】図1(a)において、8はBGAを形成す
る配線基板、9はベア・チップ、10はグラウンドパタ
ーン、11は接続端子(ハンダボール)、26はスルー
ホールである。以上のように構成されたBGAパッケー
ジにおいて、ベア。チップ9はサブストレートを上向き
に取り付けることにより(サブストレートはグラウンド
に接続されたとき)、図1(b)(図1(a)をAの方
向から見た図)に示すように信号・電源接続端子(ハン
ダボール)13の部分を除いてシールドされることとな
る。
る配線基板、9はベア・チップ、10はグラウンドパタ
ーン、11は接続端子(ハンダボール)、26はスルー
ホールである。以上のように構成されたBGAパッケー
ジにおいて、ベア。チップ9はサブストレートを上向き
に取り付けることにより(サブストレートはグラウンド
に接続されたとき)、図1(b)(図1(a)をAの方
向から見た図)に示すように信号・電源接続端子(ハン
ダボール)13の部分を除いてシールドされることとな
る。
【0014】しかし、グラウンド接続端子(ハンダボー
ル)14のピッチ(図1(b)のB)がある程度狭くな
ければシールド効果はない。通常BGAのピッチ(図1
(b)のP)は1〜1.5ミリメートルが採用されてい
るので殆ど問題はない。
ル)14のピッチ(図1(b)のB)がある程度狭くな
ければシールド効果はない。通常BGAのピッチ(図1
(b)のP)は1〜1.5ミリメートルが採用されてい
るので殆ど問題はない。
【0015】(実施例2)図2において、上記実施例1
のBGAにシールド効果を高めるために、ベア・チップ
の上側にシールド手段の一例として、金属シールドケー
ス12を取り付けた構造を示す。さらにシールドケース
の代わりに、ベア・チップ9の表面上を絶縁し導電性の
樹脂または塗料を塗布しても効果は同じである。
のBGAにシールド効果を高めるために、ベア・チップ
の上側にシールド手段の一例として、金属シールドケー
ス12を取り付けた構造を示す。さらにシールドケース
の代わりに、ベア・チップ9の表面上を絶縁し導電性の
樹脂または塗料を塗布しても効果は同じである。
【0016】(実施例3)図3(a)において、15は
BGAパッケージを実装するメイン基板(3層以上)、
16は全面グラウンドであり、このメイン基板15上
に、実施例1のBGAパッケージを搭載する。このと
き、BGAパッケージの外周部にあるグラウンド接続端
子(ハンダボール)14と半田付けされるメイン基板グ
ラウンド接続端子17の内側の信号・電源接続端子18
は全面グラウンド16からは絶縁されている。さらに、
メイン基板15のスルーホールは図3−bで示すような
インナーバイア19である。もちろん、メイン基板15
の外周部には、1〜1.5ミリメートルピッチで表裏の
全面グラウンド16は接続されている。
BGAパッケージを実装するメイン基板(3層以上)、
16は全面グラウンドであり、このメイン基板15上
に、実施例1のBGAパッケージを搭載する。このと
き、BGAパッケージの外周部にあるグラウンド接続端
子(ハンダボール)14と半田付けされるメイン基板グ
ラウンド接続端子17の内側の信号・電源接続端子18
は全面グラウンド16からは絶縁されている。さらに、
メイン基板15のスルーホールは図3−bで示すような
インナーバイア19である。もちろん、メイン基板15
の外周部には、1〜1.5ミリメートルピッチで表裏の
全面グラウンド16は接続されている。
【0017】(実施例4)図4において、さらに妨害除
去効果を高めるために、実施例1のBGAを形成する配
線基板8をフェライト積層技術と誘電体積層技術で構成
し、BGAを形成する配線基板8内部にフィルターを作
り込むことにより高調波を減衰させることが可能であ
る。この構造を図4を用いて説明する。
去効果を高めるために、実施例1のBGAを形成する配
線基板8をフェライト積層技術と誘電体積層技術で構成
し、BGAを形成する配線基板8内部にフィルターを作
り込むことにより高調波を減衰させることが可能であ
る。この構造を図4を用いて説明する。
【0018】図4において、ここではT型フィルターを
構成した時について説明する。図4においてBGAを形
成する配線基板8をフェライトと誘電体の積層技術で構
成した時の断面図を示す。この断面は20,21のフェ
ライト層と21の誘電体層で構成され、フェライト層2
0,21の内部にはL形成用電極23があり、誘電体層
21の内部にはコンデンサー形成用電極24があり、ス
ルーホールで各々が接続され、ベア・チップ9からボン
ディング用ワイア25を通して信号はフィルターを通り
接続端子(ハンダボール)へ導かれる。
構成した時について説明する。図4においてBGAを形
成する配線基板8をフェライトと誘電体の積層技術で構
成した時の断面図を示す。この断面は20,21のフェ
ライト層と21の誘電体層で構成され、フェライト層2
0,21の内部にはL形成用電極23があり、誘電体層
21の内部にはコンデンサー形成用電極24があり、ス
ルーホールで各々が接続され、ベア・チップ9からボン
ディング用ワイア25を通して信号はフィルターを通り
接続端子(ハンダボール)へ導かれる。
【0019】
【発明の効果】以上のように本発明はスルーホールによ
るグラウンドをBGA用基板とメイン基板上に多数設け
ることと、メイン基板の多層化により、妨害対策用に別
途シールドケースを設ける必要がないため工場での作業
性が良くなり、さらにメイン基板の表裏がグラウンドと
なる為に内層のパターンに対して基板の浮遊容量が入る
ので貫通コンデンサーが不要となりコスタダウンが計れ
ると共に工数低減が計れるシールド構造を実現できるも
のである。
るグラウンドをBGA用基板とメイン基板上に多数設け
ることと、メイン基板の多層化により、妨害対策用に別
途シールドケースを設ける必要がないため工場での作業
性が良くなり、さらにメイン基板の表裏がグラウンドと
なる為に内層のパターンに対して基板の浮遊容量が入る
ので貫通コンデンサーが不要となりコスタダウンが計れ
ると共に工数低減が計れるシールド構造を実現できるも
のである。
【図1】(a) 本発明の実施例におけるBGAパッケ
ージの構造を示す図 (b) 同BGAパッケージを底面より見たボールグリ
ドアレイの配置図
ージの構造を示す図 (b) 同BGAパッケージを底面より見たボールグリ
ドアレイの配置図
【図2】同BGAパッケージシールド手段を施したとき
の構造を示す図
の構造を示す図
【図3】(a) 本発明の実施例におけるメイン基板の
構造を示す図 (b) 同メイン基板の断面図
構造を示す図 (b) 同メイン基板の断面図
【図4】本発明の別の実施例であるシールドケースの構
造を示す図
造を示す図
【図5】(a) 従来例のシールドケースの構成を示す
図 (b) 従来例で使用される貫通コンデンサーの構造を
示す図
図 (b) 従来例で使用される貫通コンデンサーの構造を
示す図
1 基板 2 QFPタイプLSI 3 シールドケース 4 貫通コンデンサー 5 誘電体 6 グラウンド電極 7 信号電極 8 BGAを形成する配線基板 9 ベア・チップ 10 グラウンドパターン 11 接続端子(ハンダボール) 12 シールドケース(シールド手段の一例) 13 信号・電源接続端子(ハンダボール) 14 グラウンド接続端子(ハンダボール) 15 メイン基板 16 全面グラウンドパターン 17 グラウンド接続端子 18 信号電源接続端子 19 インナーバイア(貫通しないスルーホール) 20 フェライト層 21 誘電体層 22 フェライト層 23 L形成用電極 24 コンデンサー形成用電極 25 ボンディングワイア 26 スルーホール
Claims (4)
- 【請求項1】 表面実装型の多端子LSIパッケージで
あるBGA(ballgrid array)であっ
て、さらにパッケージ内部の配線パターン層が2層以上
のBGAパッケージであるシールドケースにおいて、B
GA外周部の4辺上の接続端子(ハンダボール)をすべ
てグラウンド用端子に割り当て、接続端子の反対側のベ
ア・チップを搭載した配線パターンにおいてさらにその
外周部4辺をグラウンドパターンが覆い、BGA外周部
の4辺上の接続端子とベア・チップを搭載した配線パタ
ーン上の外周部4辺のグラウンドパターンをスルーホー
ルで接続したことを特徴とするシールドケース。 - 【請求項2】 接続端子の反対側のベア・チップを搭載
した配線パターンにおいてさらにその外周部4辺をグラ
ウンドパターンで覆ったパターン上に、シールド手段に
よりベア・チップを覆ったことを特徴とする請求項1記
載のシールドケース。 - 【請求項3】 3層以上のインナーバイア方式メイン基
板において、メイン基板の表裏のパターンを全面グラウ
ンドとし(但し、BGAパッケージを搭載するパターン
のBGA外周部の4辺上のグラウンド接続端子を除くそ
の内側端子は3層以上のインナーバイア方式メイン基板
の内層パターンとインナーバイアで接続される)、さら
にインナーバイア方式メイン基板の外周部は表裏のパタ
ーンを接続するスルーホールで多数接続されたことを特
徴とするシールドケース。 - 【請求項4】 パッケージ内部のパターン層を形成する
基板をセラミックの積層技術とフェライトの積層技術を
用いてベア・チップのパッドから、BGAパッケージの
接続端子間にフィルターを形成したことを特徴とする請
求項1記載のシールドケース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06200650A JP3082579B2 (ja) | 1994-08-25 | 1994-08-25 | シールドケース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06200650A JP3082579B2 (ja) | 1994-08-25 | 1994-08-25 | シールドケース |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0864983A true JPH0864983A (ja) | 1996-03-08 |
JP3082579B2 JP3082579B2 (ja) | 2000-08-28 |
Family
ID=16427936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06200650A Expired - Fee Related JP3082579B2 (ja) | 1994-08-25 | 1994-08-25 | シールドケース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3082579B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012675A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | シールド付き表面実装部品 |
GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
WO1999013509A1 (en) * | 1997-09-09 | 1999-03-18 | Hitachi, Ltd. | Semiconductor device |
WO1999060627A1 (de) * | 1998-05-19 | 1999-11-25 | Siemens Aktiengesellschaft | Elektronische baugruppe |
WO2000047027A1 (fr) * | 1999-02-05 | 2000-08-10 | Novatec S.A. | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre |
US6384485B1 (en) | 2000-01-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
WO2013133122A1 (ja) * | 2012-03-07 | 2013-09-12 | 三菱電機株式会社 | 高周波パッケージ |
JP2013222924A (ja) * | 2012-04-19 | 2013-10-28 | Furukawa Electric Co Ltd:The | 部品内蔵基板 |
-
1994
- 1994-08-25 JP JP06200650A patent/JP3082579B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012675A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | シールド付き表面実装部品 |
GB2324649A (en) * | 1997-04-16 | 1998-10-28 | Ibm | Shielded semiconductor package |
US5955789A (en) * | 1997-04-16 | 1999-09-21 | International Business Machines Corporation | Ball grid array module |
SG81925A1 (en) * | 1997-04-16 | 2001-07-24 | Ibm | Ball grid array module |
WO1999013509A1 (en) * | 1997-09-09 | 1999-03-18 | Hitachi, Ltd. | Semiconductor device |
WO1999060627A1 (de) * | 1998-05-19 | 1999-11-25 | Siemens Aktiengesellschaft | Elektronische baugruppe |
WO2000047027A1 (fr) * | 1999-02-05 | 2000-08-10 | Novatec S.A. | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integrees brasables sur circuit imprime et dispositif de mise en oeuvre |
US7032306B1 (en) | 1999-02-05 | 2006-04-25 | Societe Novatec S.A. | Method for producing module |
US6384485B1 (en) | 2000-01-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
WO2013133122A1 (ja) * | 2012-03-07 | 2013-09-12 | 三菱電機株式会社 | 高周波パッケージ |
US9368457B2 (en) | 2012-03-07 | 2016-06-14 | Mitsubishi Electric Corporation | High-frequency package |
JP2013222924A (ja) * | 2012-04-19 | 2013-10-28 | Furukawa Electric Co Ltd:The | 部品内蔵基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3082579B2 (ja) | 2000-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180012B2 (en) | Module part | |
JP2565300B2 (ja) | 半導体装置 | |
US4954929A (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
US7161252B2 (en) | Module component | |
US10319685B2 (en) | EMI shielded integrated circuit packages and methods of making the same | |
US6777620B1 (en) | Circuit board | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
JPH1154944A (ja) | 回路基板 | |
JP3082579B2 (ja) | シールドケース | |
JPH08125379A (ja) | シールド装置 | |
KR102279978B1 (ko) | 모듈 | |
US6307259B1 (en) | Plastic package for semiconductor device | |
JPH05191056A (ja) | プリント配線基板 | |
JP2707996B2 (ja) | 混成集積回路装置およびその製造方法 | |
JPH11298097A (ja) | プリント配線板 | |
JP2940478B2 (ja) | シールド付き表面実装部品 | |
JPH1168029A (ja) | 半導体装置 | |
JPH09293987A (ja) | 混成集積回路パッケージ | |
JP7131624B2 (ja) | モジュール | |
JP2809212B2 (ja) | 電子装置パッケ−ジ | |
US20220310317A1 (en) | Electronic component module | |
CN112533351B (zh) | 电路板及其制作方法 | |
JPH05218228A (ja) | 電子部品搭載用基板 | |
JP2785502B2 (ja) | プリント基板 | |
JPH07130900A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |