JP2580232B2 - 多層プリント基板 - Google Patents

多層プリント基板

Info

Publication number
JP2580232B2
JP2580232B2 JP5010788A JP5010788A JP2580232B2 JP 2580232 B2 JP2580232 B2 JP 2580232B2 JP 5010788 A JP5010788 A JP 5010788A JP 5010788 A JP5010788 A JP 5010788A JP 2580232 B2 JP2580232 B2 JP 2580232B2
Authority
JP
Japan
Prior art keywords
pattern
system pattern
multilayer printed
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5010788A
Other languages
English (en)
Other versions
JPH01223798A (ja
Inventor
裕昭 高田
豊 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PII EFU YUU KK
Fujitsu Ltd
Original Assignee
PII EFU YUU KK
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PII EFU YUU KK, Fujitsu Ltd filed Critical PII EFU YUU KK
Priority to JP5010788A priority Critical patent/JP2580232B2/ja
Publication of JPH01223798A publication Critical patent/JPH01223798A/ja
Application granted granted Critical
Publication of JP2580232B2 publication Critical patent/JP2580232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】 〔概要〕 信号系パターンと電源系パターンと接地系パターンと
をそなえ、当該それぞれのパターンが絶縁層を介して積
層されてなる多層プリント基板に関し、 上記信号系パターンに対するシールド効果を向上させ
かつ当該信号系パターンのパターンカットを確実かつ容
易に行うことが出来るようにすることを目的とし、 そのため、上記信号系パターンを内層としかつ上記電
源系パターンと接地系パターンとを外層とすると共に、
上記電源系パターンおよび接地系パターンにおける部品
ランドの周辺に形成されるクリアランス・ランドは、上
記信号系パターンの進入方向にパターンカット用に拡張
されて形成されたウィンドウ部をそなえるように構成す
る。
〔産業上の利用分野〕
本発明は、多層プリント基板、特に複数の信号系パタ
ーンと電源系パターンと接地系パターンとをそなえ、当
該それぞれのパターンが絶縁層を介して積層されてなる
多層プリント基板において、上記信号系パターンに対す
るシールド効果を向上させかつ当該信号系パターンのパ
ターンカットを確実かつ容易に行うことが出来るように
する多層プリント基板に関するものである。
〔従来の技術〕
一般に、電子回路を構成する電子部品を実装し、当該
電子部品相互間の配線をするものとして多層プリント基
板が知られている。従来の多層プリント基板は、信号系
パターンのパターン変更などの場合に行うパターン・カ
ットを容易にする等のために、第3図に図示されている
如く、信号系パターン1および2を外層とし、絶縁層5
を介して電源系パターン3や接地系パターン4が内層と
なるように構成されている。
〔発明が解決しようとする課題〕
第3図図示の如く、信号系パターン1,2を外層に配設
した従来の多層プリント基板は、当該信号系パターン1,
2からの電波放射による電波障害が発生する等の非所望
な問題があった。
従って、上記の如き非所望な問題の解決を図るため、
電源系パターンおよび接地系パターンを外層とし、信号
系パターンが内層となるように多層プリント基板を構成
することにより、上記信号系パターンのシールドを図る
ようにした多層プリント基板が考慮されている。
しかしながら、例えばドリルを用いて内層に存在する
信号系パターンのパターン・カットを行う場合、外層に
存在する電源系パターンまたは接地系パターンに対して
もドリリングが行われるため、当該電源系パターンまた
は接地系パターンの切り粉が内部に侵入して悪影響を及
ぼすと云う非所望な問題があった。
本発明は,信号系パターンに対するシールド効果の向
上を図ると共に、パターン・カットを効率良く行うこと
が出来るようにすることを目的としている。
〔課題を解決するための手段〕
第1図は本発明の基本構成説明図であって、(A)は
断面図、(B)は接地系パターンの平面図、(C)およ
び(D)は信号系パターンの平面図、(E)は電源系パ
ターンの平面図を示す。なお、第1図(B)ないし
(E)は同一位置における平面図である。
第1図において、符号1ないし5は第3図に対応して
おり、6ないし9は部品ランド、10および11はクリアラ
ンス・ランド、10′および11′はウィンドウ部、12およ
び13は配線を表している。
本発明の多層プリント基板の基本構成は、第1図
(A)に図示されている如く、電源系パターン3および
接地系パターン4を外層とし、絶縁層5を介して信号系
パターン1および2が内層となるようにされている。
そして、接地系パターン4(第1図(B)図示)にお
ける部品ランド6,6,・・・の周辺にはクリアランス・ラ
ンド10,10,・・・が形成されているが、信号系パターン
1(第1図(C)図示)における部品ランド7,7,・・・
のうち配線12が接続されている部品ランド(例えば図示
矢印7A)に対応する上記接地系パターン4における部品
ランド6のクリアランス・ランド7は、上記部品ランド
7Aに接続される配線12の導入方向と対応する方向に拡張
されたウィンドウ部10′を夫々そなえている。なお、本
願明細書においては、クリアランス・ランドの拡張部分
をウィンドウと呼んでいる。
また同様にして、信号系パターン2(第1図(D)図
示)における部品ランド8,8,・・・のうち配線13が接続
されている部品ランド(例えば図示矢印8A)に対応する
電源系パターン3における部品ランド9のクリアランス
・ランド11は、上記部品ランド8Aに接続される配設13の
導入方向と対応する方向に拡張されたウィンドウ部11′
を夫々そなえている。
〔作用〕
第1図において、電源系パターン3および接地系パタ
ーン4を外層(多層プリント基板の表面)とし、絶縁層
5を介して信号系パターン1および2が内層となるよう
にされている。従って、上記電源系パターン3および接
地系パターン4は、必要最小限の部分(上記クリアラン
ス・ランド10,ウィンドウ部10′およびクリアランス・
ランド11,ウィンドウ部11′)を除いていわゆるベタ層
となっている上記電源系パターン3および接地系パター
ン4は、上記信号系パターン1および2に対するシール
ド効果を高めることができる。
また、上記接地系パターン4および電源系パターン3
に形成されたウィンドウ部10′および11′は、上記信号
系パターン1および2における部品ランド7Aおよび8Aに
接続される配線12および13の導入方向と対応する部分
(即ち、当該配線12および13の導入部分の真上または真
下)に位置している。従って、ドリルなどの穿孔手段を
用いて行う上記配線12または13に対するパターン・カッ
ト(信号系パターンにおける配線(例えば第1図(C)
図示配線12)と部品ランド(例えば第1図(C)図示部
品ランド7Aとの電気的接続を切り離す手段)は、上記ウ
ィンドウ部10′または11′において行うようにすれば、
上記電源系パターン3または接地系パターン4に損傷を
与えることなく、効率良く実施することが可能である。
〔実施例〕
第2図はパターン・カットの一実施例を説明するため
の本発明の多層プリント基板の一実施例における部分拡
大図であって、(A)は断面図、(B)は平面図、
(C)は背面図を示す。図中の符号14はスルーホール、
15はドリルを表し、その他の符号は第1図に対応してい
る。なお、第2図(B),(C)において、配線12,13
は説明の都合上、透視的に図示されている。また、図示
矢印a,bはパターン・カットを行う位置を示している。
第2図図示実施例は、前述した第1図図示実施例と基
本的に同様な構成を有している。即ち、電源系パターン
3および接地系パターン4を外層とし、絶縁層5を介し
て信号系パターン1および2が内層となるように構成さ
れている。従って、上記信号系パターン1および2は、
多層プリント基板の表面を覆う電源系パターン3および
接地系パターン4によってシールドされている。
また、上記電源系パターン3および接地系パターン4
の部品ランド6および9の周辺にはクリアランス・ラン
ド10および11が形成されている。そして、第2図に図示
されている如く、上記部品ランド6および9に対応する
信号系パターン1および2の部品ランド(図示省略)に
配線12および13が接続されている場合には、当該部品ラ
ンド6および9の周辺に形成されているクリアランス・
ランド10および11を、上記信号系パターン1および2の
部品ランド(図示省略)に対する配線12および13の導入
方向と対応する方向に拡張して、ウィンドウ部10′およ
び11′をもうけている。当該ウィンドウ部10′および1
1′は、上記配線12および13を切断してパターン・カッ
トを行う場合、第2図(A)に図示されている如く、例
えばドリル15を用いて上記ウィンドウ部10′および11′
から上記配線12および13が貫通されるまで穿孔すること
により所望するパターン・カットが行われる(なお、当
該穿孔の平面的な位置は、第2図(B)図示矢印aおよ
び第2図(C)図示矢印bの位置)。従って、パターン
・カットのための穿孔位置に上記ウィンドウ部10′およ
び11′がもうけられているため、電源系パターン3およ
び接地系パターン4に損傷を与えることなく、効率的な
パターン・カットを行うことができる。
〔発明の効果〕
以上説明した如く、本発明によれば、電源系パターン
および接地系パターンを外層とし、信号系パターンが内
層となるように多層プリント基板を構成することによ
り、上記信号系パターンのシールド効果の向上を図ると
共に、電源系パターンおよび接地系パターンにおいて、
パターン・カットのための穿孔位置にウィンドウ部をも
うけることにより、効率的なパターン・カットを行うこ
とが可能となる。
【図面の簡単な説明】
第1図(A)ないし(E)は本発明の基本構成説明図、
第2図(A)ないし(C)はパターン・カットの一実施
例を説明するための本発明の多層プリント基板の一実施
例における部分拡大図、第3図は従来の多層プリント基
板の基本構成説明図を示す。 図中、1および2は信号系パターン、3は電源系パター
ン、4は接地系パターン、5は絶縁層、6ないし9は部
品ランド、10および11はクリアランス・ランド、10′お
よび11′はウィンドウ部、12および13は配線、14はスル
ーホール、15はドリルを表す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−122197(JP,A) 特開 昭56−114394(JP,A) 実開 昭59−169076(JP,U)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】信号系パターンと電源系パターンと接地系
    パターンとをそなえ、当該それぞれのパターンが絶縁層
    を介して積層されてなる多層プリント基板において、 上記信号系パターン(1,2)を内層とし かつ上記電源系パターン(3)と接地系パターン(4)
    とを外層とすると共に、 上記電源系パターン(3)または接地系パターン(4)
    における部品ランド(6,7,8,9)の周辺に形成されるク
    リアランス・ランド(10,11)は、上記信号系パターン
    の進入方向にパターンカット用に拡張されて形成された
    ウィンドウ部(10′,11′)をそなえている ことを特徴とする多層プリント基板。
JP5010788A 1988-03-03 1988-03-03 多層プリント基板 Expired - Lifetime JP2580232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5010788A JP2580232B2 (ja) 1988-03-03 1988-03-03 多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5010788A JP2580232B2 (ja) 1988-03-03 1988-03-03 多層プリント基板

Publications (2)

Publication Number Publication Date
JPH01223798A JPH01223798A (ja) 1989-09-06
JP2580232B2 true JP2580232B2 (ja) 1997-02-12

Family

ID=12849861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5010788A Expired - Lifetime JP2580232B2 (ja) 1988-03-03 1988-03-03 多層プリント基板

Country Status (1)

Country Link
JP (1) JP2580232B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2787640B2 (ja) * 1992-09-18 1998-08-20 富士通株式会社 印刷配線板の導体切断方法
JP2001358421A (ja) * 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd プリント配線基板の接合構造

Also Published As

Publication number Publication date
JPH01223798A (ja) 1989-09-06

Similar Documents

Publication Publication Date Title
KR900007859Y1 (ko) 시일드구조
US5586011A (en) Side plated electromagnetic interference shield strip for a printed circuit board
CA2064859C (en) Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
US5030800A (en) Printed wiring board with an electronic wave shielding layer
SE9101837D0 (sv) Kretskort med lateralt ledningsmoenster och skaermade omraaden samt foerfarande foer framstaellning av saadant kort
JP2516314Y2 (ja) 電磁波シールドプリント配線板
JPH0745962A (ja) 多層プリント板の電波対策パターン
EP1594353A1 (en) High frequency multilayer printed wiring board
JP2580232B2 (ja) 多層プリント基板
GB2259189A (en) Shielding printed wiring boards
US5880938A (en) Circuit board with screening arrangement against electromagnetic interference
JP2793824B2 (ja) 電子回路基板
JPH07114317B2 (ja) 電子機器のシールド構造
JP2846803B2 (ja) 多層配線基板
JPH02113359U (ja)
CA1055164A (en) Multilayer circuit board
JPH1041677A (ja) 電磁干渉シールド型印刷配線板及びその製造方法
JPH0342693Y2 (ja)
JPH0982420A (ja) コネクタ
JP2001210922A (ja) プリント配線板およびプリント配線板実装構造
JPH05335771A (ja) 電磁波遮蔽構造
KR200302854Y1 (ko) 스플리터
JPH11261237A (ja) 多層プリント基板
JPH02222196A (ja) 表面実装プリント配線板
JP2005303067A (ja) 電子部品のシールド構造