JPH11261237A - 多層プリント基板 - Google Patents
多層プリント基板Info
- Publication number
- JPH11261237A JPH11261237A JP10062826A JP6282698A JPH11261237A JP H11261237 A JPH11261237 A JP H11261237A JP 10062826 A JP10062826 A JP 10062826A JP 6282698 A JP6282698 A JP 6282698A JP H11261237 A JPH11261237 A JP H11261237A
- Authority
- JP
- Japan
- Prior art keywords
- foil
- ground
- layer
- clock line
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、プリント基板の高速に動作するク
ロックラインが、他の隣接する信号線や部品等にノイズ
妨害を与えにくくし、かつ、クロック周波数による不要
輻射を低減できる多層プリント基板を提供することにあ
る。 【解決手段】 多層プリント基板を表面パターン層１０
１とクロックライン１０５を含む電源層１０２とグラン
ドを配置したグランド層１０３と裏面パターン層１０４
の４層で構成し、表面パターン層１０１に設けたグラン
ド箔と、グランド層１０３のグランド箔を接続するため
にクロックライン１０５の両側に交互に配置した長孔ス
ルーホール１０６を備えて、クロックライン１０５の上
下左右をグランドで囲むことにより、ノイズ妨害と不要
輻射を低減できる多層プリント基板が得られる。
ロックラインが、他の隣接する信号線や部品等にノイズ
妨害を与えにくくし、かつ、クロック周波数による不要
輻射を低減できる多層プリント基板を提供することにあ
る。 【解決手段】 多層プリント基板を表面パターン層１０
１とクロックライン１０５を含む電源層１０２とグラン
ドを配置したグランド層１０３と裏面パターン層１０４
の４層で構成し、表面パターン層１０１に設けたグラン
ド箔と、グランド層１０３のグランド箔を接続するため
にクロックライン１０５の両側に交互に配置した長孔ス
ルーホール１０６を備えて、クロックライン１０５の上
下左右をグランドで囲むことにより、ノイズ妨害と不要
輻射を低減できる多層プリント基板が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント基板
の構成方法に関する。
の構成方法に関する。
【０００２】
【従来の技術】プリント基板上で、クロックライン等の
高速で動作する信号線が発生する高周波数ノイズによっ
て、隣接する信号線やその周辺の部品が影響を受けない
ように、また、不要輻射を低減するために、通常、グラ
ンド箔によるガードリングを行っている。
高速で動作する信号線が発生する高周波数ノイズによっ
て、隣接する信号線やその周辺の部品が影響を受けない
ように、また、不要輻射を低減するために、通常、グラ
ンド箔によるガードリングを行っている。
【０００３】図３は、従来のガードリングをした多層プ
リント基板の上面図である。図３において、２０２は高
速のクロック信号が流れるクロック箔、２０３はクロッ
ク箔の両側に沿って配置されたグランド箔、２０１は図
示の表面のグランド箔と内層のグランド箔とを接続する
バイアホールである。クロック箔２０２から輻射される
電磁界が同一平面で並行するグランド箔２０３で吸収さ
れて、グランド箔より遠方の信号線や部品への電磁界に
よる妨害や不要輻射が低減される。
リント基板の上面図である。図３において、２０２は高
速のクロック信号が流れるクロック箔、２０３はクロッ
ク箔の両側に沿って配置されたグランド箔、２０１は図
示の表面のグランド箔と内層のグランド箔とを接続する
バイアホールである。クロック箔２０２から輻射される
電磁界が同一平面で並行するグランド箔２０３で吸収さ
れて、グランド箔より遠方の信号線や部品への電磁界に
よる妨害や不要輻射が低減される。
【０００４】また、クロック箔２０２の垂直方向の電磁
界を低減するために、隣接する層をグランドのベタ箔に
することも行われている。
界を低減するために、隣接する層をグランドのベタ箔に
することも行われている。
【０００５】しかしながら、上記の従来のガードリング
においては、グランドパターンの幅が小さいことや、バ
イアホールの数が少ないことによって、クロストーク
等、高周波ノイズを隣接する信号線に与えることがあ
る。
においては、グランドパターンの幅が小さいことや、バ
イアホールの数が少ないことによって、クロストーク
等、高周波ノイズを隣接する信号線に与えることがあ
る。
【０００６】また、多層プリント基板の垂直方向に対し
ては、複数の層に設けられたグランド箔は、バイアホー
ル等で接続されているだけで、クロックラインを立体的
に囲んているわけでは無く、各層間に必ずノイズの漏れ
る隙間が有り、ノイズの影響を遮断することが困難であ
る。
ては、複数の層に設けられたグランド箔は、バイアホー
ル等で接続されているだけで、クロックラインを立体的
に囲んているわけでは無く、各層間に必ずノイズの漏れ
る隙間が有り、ノイズの影響を遮断することが困難であ
る。
【０００７】
【発明が解決しようとする課題】本発明は、上記の従来
のガードリングよりも、高速クロック信号の流れるクロ
ックラインからの高周波ノイズ妨害を低減できる多層プ
リント基板を提供することを目的としている。
のガードリングよりも、高速クロック信号の流れるクロ
ックラインからの高周波ノイズ妨害を低減できる多層プ
リント基板を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本発明の多層プリント基板は、ノイズの発生源となる
クロックラインの上下左右の４方向をグランド（接地電
位）で立体的に囲む構成にしたことを特徴とするもので
ある。
に本発明の多層プリント基板は、ノイズの発生源となる
クロックラインの上下左右の４方向をグランド（接地電
位）で立体的に囲む構成にしたことを特徴とするもので
ある。
【０００９】この構成により、クロックラインに隣接す
る信号線や周囲の部品は、クロックラインによって発生
されるノイズの影響を受けにくく、また、不要輻射を低
減することができる。
る信号線や周囲の部品は、クロックラインによって発生
されるノイズの影響を受けにくく、また、不要輻射を低
減することができる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、内層に配置した高周波電流または微小電流の流れる
箔と、前記箔に対面して前記箔のある層より上層に配置
された第一のグランド箔と、前記箔に対面して前記箔の
ある層より下層に配置された第二のグランド箔と、前記
箔の両側に配置され、前記第一のグランド箔と前記第二
のグランド箔を接続する複数の長孔スルーホールとを備
え、前記箔の上下を第一のグランド箔と第二のグランド
箔で、前記箔の左右を前記の長孔スルーホールで囲む構
成を特徴とする多層プリント基板であって、高周波数の
流れる箔に隣接する他の信号線やその周囲の部品へのノ
イズ妨害や不要輻射を低減できるという作用が得られ
る。
は、内層に配置した高周波電流または微小電流の流れる
箔と、前記箔に対面して前記箔のある層より上層に配置
された第一のグランド箔と、前記箔に対面して前記箔の
ある層より下層に配置された第二のグランド箔と、前記
箔の両側に配置され、前記第一のグランド箔と前記第二
のグランド箔を接続する複数の長孔スルーホールとを備
え、前記箔の上下を第一のグランド箔と第二のグランド
箔で、前記箔の左右を前記の長孔スルーホールで囲む構
成を特徴とする多層プリント基板であって、高周波数の
流れる箔に隣接する他の信号線やその周囲の部品へのノ
イズ妨害や不要輻射を低減できるという作用が得られ
る。
【００１１】本発明の請求項２に記載の発明は、前記箔
の両側に左右交互に配置された長孔スルーホールを備え
た請求項１記載の多層プリント基板であって、長孔スル
ーホールで囲まれた部分の基板強度を確保できるという
作用が得られる。
の両側に左右交互に配置された長孔スルーホールを備え
た請求項１記載の多層プリント基板であって、長孔スル
ーホールで囲まれた部分の基板強度を確保できるという
作用が得られる。
【００１２】以下、本発明の実施の形態を、図１、図２
を用いて説明する。 （実施の形態１）図１は、本発明の多層プリント基板の
実施の形態１の断面図で、図２は本発明の多層プリント
基板の実施の形態１の上面図である。
を用いて説明する。 （実施の形態１）図１は、本発明の多層プリント基板の
実施の形態１の断面図で、図２は本発明の多層プリント
基板の実施の形態１の上面図である。
【００１３】図１に示すように、本発明の実施の形態１
の多層プリント基板は、表面パターン層１０１と、クロ
ックライン１０５を含む電源層１０２と、グランド層１
０３と、裏面パターン層１０４との合計４層で構成され
ている。表面パターン層１０１では クロックライン１
０５の両側の長孔スルーホールは全てグランド箔で覆
う。電源層１０２では、長孔スルーホール１０６と電源
箔は分離し、グランド層１０３では、長孔スルーホール
１０６とグランド箔は接続する。
の多層プリント基板は、表面パターン層１０１と、クロ
ックライン１０５を含む電源層１０２と、グランド層１
０３と、裏面パターン層１０４との合計４層で構成され
ている。表面パターン層１０１では クロックライン１
０５の両側の長孔スルーホールは全てグランド箔で覆
う。電源層１０２では、長孔スルーホール１０６と電源
箔は分離し、グランド層１０３では、長孔スルーホール
１０６とグランド箔は接続する。
【００１４】この構成によれば、クロックライン１０５
を中心に、横方向は殆どの部分を両側の長孔スルーホー
ルに囲まれ、また、垂直方向は上層の表面パターン層１
０１のグランド箔とグランド層１０３に囲まれる。すな
わち、クロックライン１０５を矩形のシールド箱の内部
に配置したと同等のシールド効果が得られる。
を中心に、横方向は殆どの部分を両側の長孔スルーホー
ルに囲まれ、また、垂直方向は上層の表面パターン層１
０１のグランド箔とグランド層１０３に囲まれる。すな
わち、クロックライン１０５を矩形のシールド箱の内部
に配置したと同等のシールド効果が得られる。
【００１５】また、長孔スルーホール１０６で囲まれた
部分の強度を保つため、クロックライン１０５を中心と
して両側にある長孔スルーホール１０６は、図２に示す
ように切れ目が左右同じ位置にならないように互い違い
に配置する。
部分の強度を保つため、クロックライン１０５を中心と
して両側にある長孔スルーホール１０６は、図２に示す
ように切れ目が左右同じ位置にならないように互い違い
に配置する。
【００１６】また、実施の形態１で、クロックラインか
らのノイズで説明したが、高い周波数の流れる箔からの
ノイズ妨害や微小電流の流れる箔へのノイズ妨害を防止
するのにも本発明は効果を発揮することは当業者には明
白である。
らのノイズで説明したが、高い周波数の流れる箔からの
ノイズ妨害や微小電流の流れる箔へのノイズ妨害を防止
するのにも本発明は効果を発揮することは当業者には明
白である。
【００１７】さらにまた、基板の層数を増やした場合、
上述のようにクロックライン１０５を電源層１０２に配
線せず、それ以外の層に配線すると、電源層での電源箔
をクロックライン１０５の両側に分離しない配置がで
き、電源箔の幅を拡大できるので電源電圧の安定化とい
う効果も得られる。
上述のようにクロックライン１０５を電源層１０２に配
線せず、それ以外の層に配線すると、電源層での電源箔
をクロックライン１０５の両側に分離しない配置がで
き、電源箔の幅を拡大できるので電源電圧の安定化とい
う効果も得られる。
【００１８】
【発明の効果】前述したように、本発明によれば、多層
プリント基板上にクロックライン等の高速で動作する信
号線がある場合、それが発生するノイズを遮断させ、隣
接する信号線にクロストーク等の影響を与えず、またそ
のクロック周波数の高調波である不要輻射も減少させる
ことができる。
プリント基板上にクロックライン等の高速で動作する信
号線がある場合、それが発生するノイズを遮断させ、隣
接する信号線にクロストーク等の影響を与えず、またそ
のクロック周波数の高調波である不要輻射も減少させる
ことができる。
【図１】本発明の多層プリント基板の実施の形態１の断
面図
面図
【図２】本発明の多層プリント基板の実施の形態１の上
面図
面図
【図３】従来のプリント基板のガードリングを示す上面
図
図
１０１ 表面パターン層 １０２ 電源層 １０３ グランド層 １０４ 裏面パターン層 １０５ クロックライン １０６ 長孔スルーホール
Claims (2)
- 【請求項１】内層に配置した高周波電流または微小電流
の流れる箔と、前記箔に対面して前記箔のある層より上
層に配置された第一のグランド箔と、前記箔に対面して
前記箔のある層より下層に配置された第二のグランド箔
と、前記箔の両側に配置され、前記第一のグランド箔と
前記第二のグランド箔を接続する複数の長孔スルーホー
ルとを備え、前記箔の上下を第一のグランド箔と第二の
グランド箔で、前記箔の左右を前記の長孔スルーホール
で囲む構成を特徴とする多層プリント基板。 - 【請求項２】前記箔の両側に左右交互に配置された長孔
スルーホールを備えた請求項１記載の多層プリント基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10062826A JPH11261237A (ja) | 1998-03-13 | 1998-03-13 | 多層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10062826A JPH11261237A (ja) | 1998-03-13 | 1998-03-13 | 多層プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11261237A true JPH11261237A (ja) | 1999-09-24 |
Family
ID=13211531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10062826A Pending JPH11261237A (ja) | 1998-03-13 | 1998-03-13 | 多層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11261237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014067145A (ja) * | 2012-09-25 | 2014-04-17 | Denso Corp | クロック信号のセルフ検査回路 |
| JP2017098070A (ja) * | 2015-11-24 | 2017-06-01 | 京セラ株式会社 | 電子装置 |
-
1998
- 1998-03-13 JP JP10062826A patent/JPH11261237A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014067145A (ja) * | 2012-09-25 | 2014-04-17 | Denso Corp | クロック信号のセルフ検査回路 |
| JP2017098070A (ja) * | 2015-11-24 | 2017-06-01 | 京セラ株式会社 | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3669219B2 (ja) | 多層プリント配線板 | |
| US5376759A (en) | Multiple layer printed circuit board | |
| JPH02198187A (ja) | プリント配線板 | |
| US7016198B2 (en) | Printed circuit board having outer power planes | |
| JP4049885B2 (ja) | プリント配線基板 | |
| EP1594353A1 (en) | High frequency multilayer printed wiring board | |
| JPH05191056A (ja) | プリント配線基板 | |
| JPH11261237A (ja) | 多層プリント基板 | |
| JP2007088102A (ja) | プリント基板 | |
| JP4260243B2 (ja) | 積層構造のプリント配線板 | |
| JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
| JPH0864983A (ja) | シールドケース | |
| JPH1041677A (ja) | 電磁干渉シールド型印刷配線板及びその製造方法 | |
| JPH07111387A (ja) | 多層プリント回路基板 | |
| JPH07114317B2 (ja) | 電子機器のシールド構造 | |
| JPH0342896A (ja) | 多層プリント基板 | |
| JP2007158243A (ja) | 多層プリント回路基板 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JP3368042B2 (ja) | プリント配線板 | |
| JPH07235776A (ja) | 多層プリント配線基板 | |
| JPH0864987A (ja) | プリント基板のシールド装置 | |
| JP2580232B2 (ja) | 多層プリント基板 | |
| JPH088573A (ja) | シールドケース構造 | |
| JP2891239B2 (ja) | プリント回路基板 | |
| JP2003332753A (ja) | 多層プリント基板 |