JP2014067145A - クロック信号のセルフ検査回路 - Google Patents

クロック信号のセルフ検査回路 Download PDF

Info

Publication number
JP2014067145A
JP2014067145A JP2012210793A JP2012210793A JP2014067145A JP 2014067145 A JP2014067145 A JP 2014067145A JP 2012210793 A JP2012210793 A JP 2012210793A JP 2012210793 A JP2012210793 A JP 2012210793A JP 2014067145 A JP2014067145 A JP 2014067145A
Authority
JP
Japan
Prior art keywords
circuit
clock signal
power supply
voltage
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012210793A
Other languages
English (en)
Other versions
JP5935630B2 (ja
Inventor
Keiji Kato
敬二 加藤
Kiminobu Inayoshi
君信 稲吉
Kazuhiro Takasu
一博 高須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012210793A priority Critical patent/JP5935630B2/ja
Publication of JP2014067145A publication Critical patent/JP2014067145A/ja
Application granted granted Critical
Publication of JP5935630B2 publication Critical patent/JP5935630B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】第1の電源電圧により生成されるクロック信号を第2の電源電圧により動作する回路要素を用いてセルフ検査でき、両電源電圧の状態にかかわらず短絡電流の発生を防止する。
【解決手段】クロック信号発生回路14とマイコン16がクロック信号伝送路25を介して接続され、クロック信号をタイマカウンタ19で検査可能な構成を備える。基板2にバッテリ4が接続されると電源回路8は電源電圧VAを生成するが、電源スイッチ13がオフのときには、電源回路9は電源電圧VBを生成せず、負荷回路15とマイコン16は動作を停止する。このとき、スイッチ回路27は、クロック信号発生回路14の出力端子14aとマイコン16の入力端子16aとの間を電気的に遮断する。その結果、クロック信号発生回路14からクロック信号伝送路25およびタイマカウンタ19の入力保護ダイオードを介して電源線11に短絡電流が流れることを防止できる。
【選択図】図1

Description

本発明は、車載電子機器に設けられるクロック信号のセルフ検査回路に関する。
車載電子機器は、電源回路、マイクロコンピュータ(マイコン)、周辺回路などの多数の回路要素を備えて構成されている。また、これらの回路要素の多くはクロック信号を用いて動作するので、クロック信号発生回路も備えている。車載電子機器の製造検査工程では、各回路要素の機能のみならずクロック信号の周波数等も検査する必要がある。そこで、従来の車載電子機器では、コネクタからクロック信号を取り出し、或いは基板上に設けたテストピンやテスト用のランドからプローブを介してクロック信号を取り出し、外部の周波数計測器でクロック信号の周波数を測定していた(特許文献1参照)。
しかし、この検査方法では、コネクタに検査用のピンが必要になり、或いはテストピンやテスト用のランドを設けることにより基板の面積が増大する。さらに、検査作業員によるプローブの接続/取り外し作業の手間が増える。そこで、クロック信号を基板の外に取り出すのではなく、クロック信号発生回路からマイコンのタイマカウンタに至る配線パターンを形成して、タイマカウンタにクロック信号の周波数を測定させるセルフ検査が用いられる。
特開平10−038981号公報
車載電子機器はバッテリを電源として動作するので、消費電力低減の要求が厳しい。このため、マイコンなどの消費電流の大きい回路要素は常に動作するのではなく、必要な時に限り電源電圧が供給されて動作するようになっている。一方、様々な回路要素にクロック信号を供給するクロック信号発生回路は、バッテリが接続されている限り常に電源電圧の供給を受け、動作し続ける必要がある。すなわち、クロック信号発生回路とそのクロック信号をセルフ検査するマイコンとは、異なる電源系統により動作する。
その結果、クロック信号発生回路からタイマカウンタに至る配線パターンを形成してセルフ検査可能な構成を採用すると、マイコンに電源電圧が供給されずマイコンが動作を停止している期間にも、2値(H/L)の電圧レベルを持つクロック信号がタイマカウンタの入力端子に印加され続けることになる。一般に、タイマカウンタなどの回路要素の入力端子と電源線との間には、入力電圧を電源電圧範囲内にクランプする入力保護ダイオードが接続されている。このため、電源電圧が供給されていない状態でクロック信号がHレベルになると、入力保護ダイオードを介して短絡電流が流れ、クロック信号の振幅が低下し、波形に歪みが生じ、或いは発熱により素子の劣化が早まるなどの問題が生じる。
本発明は上記事情に鑑みてなされたもので、その目的は、第1の電源電圧により生成されるクロック信号を第2の電源電圧により動作する回路要素を用いてセルフ検査でき、両電源電圧の状態にかかわらず短絡電流の発生を防止できるクロック信号のセルフ検査回路を提供することにある。
請求項1に記載したクロック信号のセルフ検査回路は、電源端子にバッテリ電圧が与えられると第1の電源電圧を出力する第1の電源回路と、電源端子にバッテリ電圧が与えられ且つ電源端子から延びる電源線に介在する電源スイッチがオンしているときに第2の電源電圧を出力する第2の電源回路と、第1の電源電圧によりクロック信号を生成して出力するクロック信号発生回路とを備えた車載電子機器に設けられる。
クロック信号のセルフ検査回路は、測定回路とスイッチ回路を備えている。クロック信号発生回路の出力端子と測定回路の入力端子との間は、クロック信号伝送路により接続されている。測定回路は、第2の電源電圧により動作し、クロック信号伝送路を通して与えられるクロック信号を測定する。スイッチ回路は、クロック信号伝送路に設けられ、第2の電源回路が第2の電源電圧を出力していないときにクロック信号発生回路の出力端子と測定回路の入力端子との間を電気的に遮断する。
この構成によれば、電源スイッチをオンして測定回路にクロック信号を測定させることにより、クロック信号を車載電子機器自身に検査させることができる。電源スイッチがオフして第2の電源電圧が喪失すると、スイッチ回路がクロック信号発生回路と測定回路との間を電気的に遮断するので、電源の供給が停止した測定回路の入力端子にクロック信号が印加されることがない。これにより、測定回路の入力保護ダイオードを介して短絡電流が流れるのを防止できる。
一実施形態による車載電子機器と検査装置の概略的な電気的構成図 マイコンの入力部に設けられる入力保護回路の構成図 基板の一部を拡大して示すパターン図
以下、本発明の一実施形態について図面を参照しながら説明する。図1は、ナビゲーション装置などの車載電子機器1が備える回路配線基板2(以下、単に基板2と称す)の回路と、検査制御装置3および検査用のバッテリ4を備えた検査装置5とを接続したときの電気的構成を示している。基板2は、バッテリ4の正側端子が接続されるコネクタ6(電源端子)と、検査装置5が接続されるコネクタ7を備えている。図示しないが、基板2のグランド電位は、バッテリ4の負側端子と同じ電位とされている。
車載電子機器1は、第1の電源電圧VAを出力する第1の電源回路8と、第2の電源電圧VBを出力する第2の電源回路9を備えている。電源電圧VA、VBは、同じ電圧値(例えば5V)を有しているが、それぞれ電源線10、11を介して異なる回路要素に供給される別異の電源系統を構成している。電源回路8は、コネクタ6に直接接続されており、コネクタ6にバッテリ4が接続されているときに常に電源電圧VAを生成して出力する。
これに対し、コネクタ6から電源回路9に延びる電源線12には電源スイッチ13が介在している。電源回路9は、コネクタ6にバッテリ4が接続されており、電源スイッチ13がオンされているときに限り電源電圧VBを生成して出力する。ここで、電源スイッチ13は、キーシリンダに挿入されたキーが、アクセサリ、イグニッション、スタータの何れかに回動操作されたときに連動してオンするようになっている。
クロック信号発生回路14は、ICとして構成されており、電源電圧VAによりクロック信号を生成し、負荷回路15および図示しない回路要素に対して出力する。負荷回路15は、GPS信号の受信回路、表示パネルの表示回路、音声出力回路など、ナビゲーション装置を構成する回路要素のうち電源スイッチ13がオンされている期間だけ電源電圧VBにより動作するものである。図示しない回路要素には、電源電圧VAにより動作するものも含まれている。
マイコン16は、CPU17、メモリ18(RAM、ROM、EEPROM、フラッシュメモリなど)、タイマカウンタ19、通信回路20、制御回路21などを備えたICであって、電源電圧VBにより動作する。メモリ18のROMには、車載電子機器1にナビゲーション動作を実行させるための制御プログラムに加え、テストモードで実行されるテスト用プログラムが書き込まれている。マイコン16は、クロック信号発生回路14が生成するクロック信号ではなく、自身が有する発振回路で生成したクロック信号により動作する。
タイマカウンタ19は、入力端子16aに入力される2値(H/L)の電圧レベル(5V/0V)を持つクロック信号をカウントして周波数を測定する他、周期やデューティ比などのクロック信号の特徴量を測定することができる測定回路である。図2に示すように、入力端子16aとタイマカウンタ19の入力バッファ回路22との間には、過大な入力電圧を電源電圧VBまたはグランド電位0Vにクランプする図示極性の入力保護ダイオード23、24が設けられている。通信回路20は、コネクタ7を通して外部機器との間でシリアル通信を行うもので、製造検査工程の際には検査装置5が接続される。制御回路21は、上述した負荷回路15を制御する。
クロック信号発生回路14の出力端子14aからマイコン16の入力端子16aに至るクロック信号伝送路25には、制限抵抗26とスイッチ回路27が設けられている。図3は、基板2の部品実装面のうち、ICの出力端子14aがはんだ付けされるランド14rから延びるクロック信号伝送路25のパターン25pおよびその周辺部分を拡大して示している。パターン形成部分にはハッチングを施している。
基板2において、クロック信号発生回路14の出力端子14aと制限抵抗26とを繋ぐパターンの長さが極力短くなるように、制限抵抗26は、クロック信号発生回路14の出力端子14aに近接して配置されている。パターン25pは、太い(所謂ベタの)配線幅を持つグランドパターン28により包囲され、他の信号線のパターンとは可能な限り離して配置されている。
基板2が内層にもパターンを持つ多層基板である場合には、出力端子14aからスイッチ回路27に至るまでのパターン25pおよび出力端子14aから負荷回路15に至るパターンは、内層に引き込まれている。その内層のパターンは、外層(表面、裏面)のグランドパターンで覆われている。図3では、Q点においてパターン25pが内層に引き込まれている。こうしたレイアウトパターンを用いると、パターン25pから放射されるノイズを低減することができる。
スイッチ回路27は、クロック信号伝送路25を通して与えられるクロック信号の電圧を分圧する分圧回路29と、分圧電圧をベース電圧とするエミッタ接地されたNPN形トランジスタ30と、電源線11とトランジスタ30のコレクタとの間に接続された抵抗31とから構成されている。分圧回路29は、抵抗29a、29bの直列回路から構成されている。
なお、クロック信号が入力される負荷回路15は、マイコン16と同様に電源電圧VBにより動作するので、負荷回路15の入力部にはスイッチ回路27と同様の回路が設けられている。
次に、本実施形態の作用および効果について説明する。製造検査工程において車載電子機器1を検査する場合、基板2を治具に載置し、基板2と検査装置5をコネクタ7、コネクタ6の順に接続し、検査用のバッテリ4から基板2に給電する。これにより、電源回路8は電源電圧VAを生成し、電源電圧VAにより動作するクロック信号発生回路14は、発振動作を開始してクロック信号を出力する。続いて、キーシリンダの代替手段を用いて電源スイッチ13をオンすると、電源回路9が電源電圧VBを生成し、負荷回路15、マイコン16などを含む車載電子機器1の全ての回路要素が動作を開始する。
クロック信号発生回路14から出力されたクロック信号は、スイッチ回路27で反転された後マイコン16のタイマカウンタ19に入力される。ノイズを低減するため、制限抵抗26は、クロック信号伝送路25に流れる電流を、スイッチ回路27が正常に動作するのに必要な最小限の範囲内の電流に低減する。この最小限の範囲内の電流とは、素子や回路のばらつきおよびマージンまで考慮しても、スイッチ回路27が正常に動作する範囲内の電流である。ここでは、制限抵抗26の抵抗値と抵抗29aの抵抗値をほぼ等しい値に設定している。
その後、検査制御装置3は、基板2を検査可能な状態にするため、車載電子機器1のマイコン16に対しテストモードへの移行指示を送信する。マイコン16は、テストモードに移行してテストプログラムを実行し、その1つのテスト項目としてクロック信号の周波数を測定する。このとき、負荷回路15は所定の状態に制御されている。
マイコン16は、一定時間内のクロック信号のクロック数をカウントする。そのカウント値(周波数に相当)が決められた範囲内の値であれば合格とし、範囲外の値であれば不合格とし、その結果を検査制御装置3に送信する。これに替えて、マイコン16は、カウント値をそのまま検査制御装置3に送信し、検査制御装置3が合否判定を行ってもよい。また、車載電子機器1に対する所定の操作に応じてテストモードに移行し、カウント値や判定結果をメモリ18(RAM、EEPROM/フラッシュメモリなど)に記憶することにより、検査装置5を使用せずに検査する構成としてもよい。マイコン16は、周波数の他に周期やデューティ比などの特徴量を測定してもよい。
このように車載電子機器1自身にクロック信号をセルフ検査させることにより、従来必要であった周波数等を測定するための計測器が不要になる。また、製品基板に設けていた計測用コネクタ、テストピンやテスト用のランドも不要になる。さらに、コネクタの接続/取り外しのための作業時間を短縮でき、検査装置に設けられた計測器に接続するための配線設備も廃止することができる。
全ての検査項目に合格すると、車載電子機器1は製品として出荷される。車載電子機器1を車両に設置し、コネクタ6に車載バッテリ4からの電源線を接続すると、キーシリンダに挿入されたキーの回動位置にかかわらず、電源回路8は電源電圧VAを生成する。これに伴い、電源電圧VAにより動作するクロック信号発生回路14は、発振動作を開始してクロック信号を出力する。
キーがアクセサリ、イグニッション、スタータの何れかの位置にあると、電源電圧VBも供給されるので、スイッチ回路27は、反転バッファとして動作する。このときも、クロック信号はスイッチ回路27を介してタイマカウンタ19に入力されるので、車載電子機器1の実動作中に製造検査工程と同様にしてクロック信号をセルフ検査することが可能である。
これに対し、キーがオフの位置にあると、電源スイッチ13がオフするので、電源回路9は動作を停止し、電源線11の電源電圧VBは0Vになる。このとき、電源電圧VBで動作する負荷回路15およびマイコン16も動作を停止する。クロック信号発生回路14が出力するクロック信号はクロック信号伝送路25を通してスイッチ回路27に入力されるが、電源線11の電圧が0Vのため、トランジスタ30のコレクタ電圧は常に0Vになる。すなわち、スイッチ回路27は、電源電圧VBが0Vのときに、クロック信号発生回路14の出力端子14aとマイコン16の入力端子16aとの間を電気的に遮断する作用を持つ。
その結果、電源線11の電圧が0Vのときには、クロック信号がマイコン16の入力端子16aに印加されることはなく、クロック信号発生回路14からクロック信号伝送路25および入力保護ダイオード23を介して電源線11に短絡電流が流れることを防止できる。すなわち、タイマカウンタ19を用いてクロック信号をセルフ検査可能なように、クロック信号発生回路14の出力端子14aとマイコン16の入力端子16aとを接続した構成を備えていても、スイッチ回路27の存在により、電源電圧VBが0Vのときであっても短絡電流が流れない。これにより、短絡電流に起因するクロック信号の振幅低下、波形の歪み、発熱による素子の劣化などを防止することができる。
ところで、マイコンの高速化に伴い、素車載電子機器1で用いられるクロック信号の周波数は年々高くなっている。そのため、基板2のクロック信号発生回路14とマイコン16との間にクロック信号伝送路25を形成すると、そのパターン25pからクロック信号の周波数成分を持つノイズが放射され、車両に設置されたラジオ、テレビなどの受信機器に障害を引き起こす虞がある。また、パターン25pと他のパターンとの間の結合により、信号線にノイズが重畳する虞もある。
これに対し、本実施形態では、パターン25pの途中に制限抵抗26を設けたので、放射されるノイズのエネルギーを低減できる。また、クロック信号発生回路14の出力端子14aと制限抵抗26との間のパターン長を極力短くしたので、パターン25pからの放射エネルギーを一層低減できる。さらに、パターン25pは、幅の太いグランドパターン28により包囲されているので、シールド効果により電磁ノイズおよび/または静電ノイズを低減できる。
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
制限抵抗26および/または図3に示したレイアウトパターンは、実際に放射されるノイズに基づいて必要に応じて採用すればよい。
スイッチ回路は、電源電圧VBの喪失により入出力間を電気的に遮断する機能を備えていれば、上述したスイッチ回路27に限られない。例えば、MOSトランジスタを用いて構成してもよいし、バッファまたはインバータを用いて構成してもよい。
電源スイッチは、キーシリンダのキーの回動位置に連動するものに限られない。例えば、外部から通信により送られてくる信号に応じてオンオフし、或いは所定の動作条件が成立したときにオンオフするように構成してもよい。
図面中、2は回路配線基板、6はコネクタ(電源端子)、8は第1の電源回路、9は第2の電源回路、10、11、12は電源線、13は電源スイッチ、19はタイマカウンタ(測定回路)、25はクロック信号伝送路、25pはクロック信号伝送路のパターン、26は制限抵抗、27はスイッチ回路、28はグランドパターン、29は分圧回路、30はトランジスタ、31は抵抗である。

Claims (5)

  1. 電源端子(6)にバッテリ電圧が与えられると第1の電源電圧を出力する第1の電源回路(8)と、前記電源端子にバッテリ電圧が与えられ且つ前記電源端子から延びる電源線(12)に介在する電源スイッチ(13)がオンしているときに第2の電源電圧を出力する第2の電源回路(9)と、前記第1の電源電圧によりクロック信号を生成して出力するクロック信号発生回路(14)とを備えた車載電子機器に設けられるクロック信号のセルフ検査回路であって、
    前記第2の電源電圧により前記クロック信号を測定する測定回路(19)と、
    前記クロック信号発生回路の出力端子から前記測定回路の入力端子に至るクロック信号伝送路(25)に設けられ、前記第2の電源回路が前記第2の電源電圧を出力していないときに前記クロック信号発生回路の出力端子と前記測定回路の入力端子との間を電気的に遮断するスイッチ回路(27)とを備えていることを特徴とするクロック信号のセルフ検査回路。
  2. 前記クロック信号発生回路と前記スイッチ回路との間の前記クロック信号伝送路に、当該クロック信号伝送路に流れる電流を、前記スイッチ回路が正常に動作するのに必要な最小限の範囲内の電流に低減させる制限抵抗(26)を介在させたことを特徴とする請求項1記載のクロック信号のセルフ検査回路。
  3. 前記第1の電源回路、前記第2の電源回路、前記クロック信号発生回路、前記測定回路、前記制限抵抗および前記スイッチ回路は回路配線基板(2)に形成され、
    前記制限抵抗は前記クロック信号発生回路の出力端子に近接して配置され、
    前記クロック信号発生回路と前記スイッチ回路との間の前記クロック信号伝送路のパターン(25p)は、グランドパターン(28)により包囲されていることを特徴とする請求項2記載のクロック信号のセルフ検査回路。
  4. 前記回路配線基板が内層を持つ多層構造である場合、前記クロック信号発生回路と前記スイッチ回路との間の前記クロック信号伝送路のパターンの少なくとも一部を内層に設け、その内層のパターンを外層のグランドパターンで覆うことを特徴とする請求項3記載のクロック信号のセルフ検査回路。
  5. 前記スイッチ回路は、前記クロック信号伝送路を通して与えられるクロック信号の電圧を分圧する分圧回路(29)と、その分圧電圧をベース電圧とするエミッタ接地されたトランジスタ(30)と、当該トランジスタのコレクタと前記第2の電源電圧の電源線(11)との間に接続された抵抗(31)とから構成されていることを特徴とする請求項1ないし4の何れかに記載のクロック信号のセルフ検査回路。
JP2012210793A 2012-09-25 2012-09-25 クロック信号のセルフ検査回路 Expired - Fee Related JP5935630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012210793A JP5935630B2 (ja) 2012-09-25 2012-09-25 クロック信号のセルフ検査回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210793A JP5935630B2 (ja) 2012-09-25 2012-09-25 クロック信号のセルフ検査回路

Publications (2)

Publication Number Publication Date
JP2014067145A true JP2014067145A (ja) 2014-04-17
JP5935630B2 JP5935630B2 (ja) 2016-06-15

Family

ID=50743506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210793A Expired - Fee Related JP5935630B2 (ja) 2012-09-25 2012-09-25 クロック信号のセルフ検査回路

Country Status (1)

Country Link
JP (1) JP5935630B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143365A (ja) * 1983-02-04 1984-08-16 Hitachi Denshi Ltd プラズマ結合形デバイス駆動回路
JPS63156421A (ja) * 1986-12-20 1988-06-29 Canon Inc 論理レベル変換回路
JPH01304369A (ja) * 1988-06-01 1989-12-07 Nec Corp キャプチャ装置
JPH02130998A (ja) * 1988-11-11 1990-05-18 Nec Data Terminal Ltd プリントサーキット基板
JPH11261237A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 多層プリント基板
JP2001013179A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
JP2001344041A (ja) * 2000-06-01 2001-12-14 Nec Eng Ltd クロック供給方法および回路
JP2004112666A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 半導体集積回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143365A (ja) * 1983-02-04 1984-08-16 Hitachi Denshi Ltd プラズマ結合形デバイス駆動回路
JPS63156421A (ja) * 1986-12-20 1988-06-29 Canon Inc 論理レベル変換回路
JPH01304369A (ja) * 1988-06-01 1989-12-07 Nec Corp キャプチャ装置
JPH02130998A (ja) * 1988-11-11 1990-05-18 Nec Data Terminal Ltd プリントサーキット基板
JPH11261237A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 多層プリント基板
JP2001013179A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ
JP2001344041A (ja) * 2000-06-01 2001-12-14 Nec Eng Ltd クロック供給方法および回路
JP2004112666A (ja) * 2002-09-20 2004-04-08 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
JP5935630B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
US10222403B2 (en) Current detection method of semiconductor device and semiconductor device
JP2007067340A (ja) 半導体集積回路装置およびそのテスト方法
JP5935630B2 (ja) クロック信号のセルフ検査回路
US7466159B2 (en) Semiconductor integrated circuit having multiple semiconductor chips with signal terminals
KR100796023B1 (ko) 스위칭 소자 시험방법 및 그 시험 시스템
IT201800004974A1 (it) Dispositivo ricetrasmittente a radio frequenze, sistema e procedimento corrispondente
JP7061044B2 (ja) スイッチ監視装置、スイッチ状態検出回路及び車載用スイッチシステム
US20170192056A1 (en) Multi-chassis test device and test signal transmission apparatus of the same
JP5326898B2 (ja) 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置
JP2013038347A (ja) 半導体装置
JP2017195489A (ja) 断線検知回路及び電気接続箱
JPS5883282A (ja) 電子的アセンブリのテスト方法および装置
JP3396834B2 (ja) Ic接続試験方法
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット
JP2014202728A (ja) 電子的に組み替え可能な半導体特性測定装置
US6960915B2 (en) Electric circuit system
US8030958B2 (en) System for providing a reference voltage to a semiconductor integrated circuit
WO2023209856A1 (ja) 車載制御装置
JP6969931B2 (ja) 回路基板評価用パッケージ、および回路基板評価方法
JP2019506746A (ja) 耐短絡出力ピン回路要素
US20030020449A1 (en) Acceleration of automatic test
JP2006322786A (ja) ベアチップ実装回路装置及びその高電源電圧印加試験方法
US20100052767A1 (en) Semiconductor module
JP3528755B2 (ja) 表示機能付き電子部品
JP6060775B2 (ja) リセット回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R151 Written notification of patent or utility model registration

Ref document number: 5935630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees