JP2014067145A - クロック信号のセルフ検査回路 - Google Patents
クロック信号のセルフ検査回路 Download PDFInfo
- Publication number
- JP2014067145A JP2014067145A JP2012210793A JP2012210793A JP2014067145A JP 2014067145 A JP2014067145 A JP 2014067145A JP 2012210793 A JP2012210793 A JP 2012210793A JP 2012210793 A JP2012210793 A JP 2012210793A JP 2014067145 A JP2014067145 A JP 2014067145A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- power supply
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】クロック信号発生回路14とマイコン16がクロック信号伝送路25を介して接続され、クロック信号をタイマカウンタ19で検査可能な構成を備える。基板2にバッテリ4が接続されると電源回路8は電源電圧VAを生成するが、電源スイッチ13がオフのときには、電源回路9は電源電圧VBを生成せず、負荷回路15とマイコン16は動作を停止する。このとき、スイッチ回路27は、クロック信号発生回路14の出力端子14aとマイコン16の入力端子16aとの間を電気的に遮断する。その結果、クロック信号発生回路14からクロック信号伝送路25およびタイマカウンタ19の入力保護ダイオードを介して電源線11に短絡電流が流れることを防止できる。
【選択図】図1
Description
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
制限抵抗26および/または図3に示したレイアウトパターンは、実際に放射されるノイズに基づいて必要に応じて採用すればよい。
Claims (5)
- 電源端子(6)にバッテリ電圧が与えられると第1の電源電圧を出力する第1の電源回路(8)と、前記電源端子にバッテリ電圧が与えられ且つ前記電源端子から延びる電源線(12)に介在する電源スイッチ(13)がオンしているときに第2の電源電圧を出力する第2の電源回路(9)と、前記第1の電源電圧によりクロック信号を生成して出力するクロック信号発生回路(14)とを備えた車載電子機器に設けられるクロック信号のセルフ検査回路であって、
前記第2の電源電圧により前記クロック信号を測定する測定回路(19)と、
前記クロック信号発生回路の出力端子から前記測定回路の入力端子に至るクロック信号伝送路(25)に設けられ、前記第2の電源回路が前記第2の電源電圧を出力していないときに前記クロック信号発生回路の出力端子と前記測定回路の入力端子との間を電気的に遮断するスイッチ回路(27)とを備えていることを特徴とするクロック信号のセルフ検査回路。 - 前記クロック信号発生回路と前記スイッチ回路との間の前記クロック信号伝送路に、当該クロック信号伝送路に流れる電流を、前記スイッチ回路が正常に動作するのに必要な最小限の範囲内の電流に低減させる制限抵抗(26)を介在させたことを特徴とする請求項1記載のクロック信号のセルフ検査回路。
- 前記第1の電源回路、前記第2の電源回路、前記クロック信号発生回路、前記測定回路、前記制限抵抗および前記スイッチ回路は回路配線基板(2)に形成され、
前記制限抵抗は前記クロック信号発生回路の出力端子に近接して配置され、
前記クロック信号発生回路と前記スイッチ回路との間の前記クロック信号伝送路のパターン(25p)は、グランドパターン(28)により包囲されていることを特徴とする請求項2記載のクロック信号のセルフ検査回路。 - 前記回路配線基板が内層を持つ多層構造である場合、前記クロック信号発生回路と前記スイッチ回路との間の前記クロック信号伝送路のパターンの少なくとも一部を内層に設け、その内層のパターンを外層のグランドパターンで覆うことを特徴とする請求項3記載のクロック信号のセルフ検査回路。
- 前記スイッチ回路は、前記クロック信号伝送路を通して与えられるクロック信号の電圧を分圧する分圧回路(29)と、その分圧電圧をベース電圧とするエミッタ接地されたトランジスタ(30)と、当該トランジスタのコレクタと前記第2の電源電圧の電源線(11)との間に接続された抵抗(31)とから構成されていることを特徴とする請求項1ないし4の何れかに記載のクロック信号のセルフ検査回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012210793A JP5935630B2 (ja) | 2012-09-25 | 2012-09-25 | クロック信号のセルフ検査回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012210793A JP5935630B2 (ja) | 2012-09-25 | 2012-09-25 | クロック信号のセルフ検査回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014067145A true JP2014067145A (ja) | 2014-04-17 |
JP5935630B2 JP5935630B2 (ja) | 2016-06-15 |
Family
ID=50743506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012210793A Expired - Fee Related JP5935630B2 (ja) | 2012-09-25 | 2012-09-25 | クロック信号のセルフ検査回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5935630B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59143365A (ja) * | 1983-02-04 | 1984-08-16 | Hitachi Denshi Ltd | プラズマ結合形デバイス駆動回路 |
JPS63156421A (ja) * | 1986-12-20 | 1988-06-29 | Canon Inc | 論理レベル変換回路 |
JPH01304369A (ja) * | 1988-06-01 | 1989-12-07 | Nec Corp | キャプチャ装置 |
JPH02130998A (ja) * | 1988-11-11 | 1990-05-18 | Nec Data Terminal Ltd | プリントサーキット基板 |
JPH11261237A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 多層プリント基板 |
JP2001013179A (ja) * | 1999-06-29 | 2001-01-19 | Mitsubishi Electric Corp | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ |
JP2001344041A (ja) * | 2000-06-01 | 2001-12-14 | Nec Eng Ltd | クロック供給方法および回路 |
JP2004112666A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 半導体集積回路 |
-
2012
- 2012-09-25 JP JP2012210793A patent/JP5935630B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59143365A (ja) * | 1983-02-04 | 1984-08-16 | Hitachi Denshi Ltd | プラズマ結合形デバイス駆動回路 |
JPS63156421A (ja) * | 1986-12-20 | 1988-06-29 | Canon Inc | 論理レベル変換回路 |
JPH01304369A (ja) * | 1988-06-01 | 1989-12-07 | Nec Corp | キャプチャ装置 |
JPH02130998A (ja) * | 1988-11-11 | 1990-05-18 | Nec Data Terminal Ltd | プリントサーキット基板 |
JPH11261237A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 多層プリント基板 |
JP2001013179A (ja) * | 1999-06-29 | 2001-01-19 | Mitsubishi Electric Corp | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ |
JP2001344041A (ja) * | 2000-06-01 | 2001-12-14 | Nec Eng Ltd | クロック供給方法および回路 |
JP2004112666A (ja) * | 2002-09-20 | 2004-04-08 | Toshiba Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5935630B2 (ja) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10222403B2 (en) | Current detection method of semiconductor device and semiconductor device | |
JP2007067340A (ja) | 半導体集積回路装置およびそのテスト方法 | |
JP5935630B2 (ja) | クロック信号のセルフ検査回路 | |
US7466159B2 (en) | Semiconductor integrated circuit having multiple semiconductor chips with signal terminals | |
KR100796023B1 (ko) | 스위칭 소자 시험방법 및 그 시험 시스템 | |
IT201800004974A1 (it) | Dispositivo ricetrasmittente a radio frequenze, sistema e procedimento corrispondente | |
JP7061044B2 (ja) | スイッチ監視装置、スイッチ状態検出回路及び車載用スイッチシステム | |
US20170192056A1 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
JP2013038347A (ja) | 半導体装置 | |
JP2017195489A (ja) | 断線検知回路及び電気接続箱 | |
JPS5883282A (ja) | 電子的アセンブリのテスト方法および装置 | |
JP3396834B2 (ja) | Ic接続試験方法 | |
JP6197573B2 (ja) | スイッチング素子検査方法及び電子回路ユニット | |
JP2014202728A (ja) | 電子的に組み替え可能な半導体特性測定装置 | |
US6960915B2 (en) | Electric circuit system | |
US8030958B2 (en) | System for providing a reference voltage to a semiconductor integrated circuit | |
WO2023209856A1 (ja) | 車載制御装置 | |
JP6969931B2 (ja) | 回路基板評価用パッケージ、および回路基板評価方法 | |
JP2019506746A (ja) | 耐短絡出力ピン回路要素 | |
US20030020449A1 (en) | Acceleration of automatic test | |
JP2006322786A (ja) | ベアチップ実装回路装置及びその高電源電圧印加試験方法 | |
US20100052767A1 (en) | Semiconductor module | |
JP3528755B2 (ja) | 表示機能付き電子部品 | |
JP6060775B2 (ja) | リセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160425 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5935630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |