JPH02130998A - プリントサーキット基板 - Google Patents
プリントサーキット基板Info
- Publication number
- JPH02130998A JPH02130998A JP63285168A JP28516888A JPH02130998A JP H02130998 A JPH02130998 A JP H02130998A JP 63285168 A JP63285168 A JP 63285168A JP 28516888 A JP28516888 A JP 28516888A JP H02130998 A JPH02130998 A JP H02130998A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- clock line
- pattern
- printed circuit
- line pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000002184 metal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 244000205754 Colocasia esculenta Species 0.000 description 1
- 235000006481 Colocasia esculenta Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は種々の機器に装てんして使用するプリントサー
キット基板に閃する。
キット基板に閃する。
従来この種のプリントサーキット基板は片面あるいは２
層から数十層のものまで種々ある。クロックラインは通
常第３図に示すプリントサーキット基板のように両件層
に形成した他の信号ラインのパターン１．４と一緒にパ
ターン化して作られていた。クロックは１６ＭＨｚ、
２４ＭＨｚ等が使用されている場合が多い、また、多層
の場合にはシグナルグランドパターン２及び電源パター
ン３は中間層に形成される。
層から数十層のものまで種々ある。クロックラインは通
常第３図に示すプリントサーキット基板のように両件層
に形成した他の信号ラインのパターン１．４と一緒にパ
ターン化して作られていた。クロックは１６ＭＨｚ、
２４ＭＨｚ等が使用されている場合が多い、また、多層
の場合にはシグナルグランドパターン２及び電源パター
ン３は中間層に形成される。
昭和６１年１２月より国内妨害電波自主規制（以下ＶＣ
ＣＩと呼ぶ）がスタートしたが、各種機器の制御部等に
使用するクロックすなわちプリントサーキット基板上に
パターン化されているクロックラインから発生する電波
も無視できなくなっている。
ＣＩと呼ぶ）がスタートしたが、各種機器の制御部等に
使用するクロックすなわちプリントサーキット基板上に
パターン化されているクロックラインから発生する電波
も無視できなくなっている。
上述した従来のプリントサーキット基板ではタロツクラ
インが１リントサーキ・ｙト基板の表面にでているため
、このクロックにより妨害電波が発生し、ＶＣＣＩの規
格を満足できないレベルに達することがあり、プリント
サーキット基板全体を金属板等で囲わなければならない
場合がある。該プリントサーキット基板の周囲を金属板
等で囲んだときには基板の取外しに時間がかかったり、
製造コストが高くなるという欠点があった。
インが１リントサーキ・ｙト基板の表面にでているため
、このクロックにより妨害電波が発生し、ＶＣＣＩの規
格を満足できないレベルに達することがあり、プリント
サーキット基板全体を金属板等で囲わなければならない
場合がある。該プリントサーキット基板の周囲を金属板
等で囲んだときには基板の取外しに時間がかかったり、
製造コストが高くなるという欠点があった。
本発明の目的は、上記課題を解消したプリントサーキッ
ト基板を提供することにある。
ト基板を提供することにある。
上記目的を達成するため、本発明のプリントサーキット
基板は、積層基板の内層にクロックラインパターンを形
成し、該クロックラインパターンを囲んで上下層に形成
されたシグナルランドパターンを互いに導通させたもの
である。
基板は、積層基板の内層にクロックラインパターンを形
成し、該クロックラインパターンを囲んで上下層に形成
されたシグナルランドパターンを互いに導通させたもの
である。
次に本発明について図面を参照して説明する。
第１図及び第２図は本発明の一実施例の断面図及び平面
図である１図は４層Ｃｌ５−０４のパッケージ基板の実
施例である。図において、最外層となる第１層Ｃ＋−第
４層Ｃ４には信号ラインパターン１，４をそれぞれ形成
する。２はシグナルグランドパターンであり、それぞれ
第１層Ｃ＋−第４層Ｃ４に形成されたものである。第３
層Ｃ３には電源のパターン３を形成しているが、あるい
は第３層Ｃ３にシグナルグランドパターンを形成しても
よい、第２層Ｃ２にはクロックラインパターン５を形成
する０本発明において、前記シグナルグランドパターン
２．２は第２図に示すようにそれぞれクロックラインパ
ターン５の形成領域の両面をはさむように第１層Ｃ１と
第４層Ｃ，（又は第３層）とに形成し、さらに両層Ｃｒ
、Ｃ−間にわたりクロックラインパターン５の両縁に沿
って基板を貫通するスルーホール６を開口し、該スルー
ホール６内を通して両Ｍｃ、とＣ４（又はｃｓ’＞のシ
グナルグランドパターン２．２を導通させる。
図である１図は４層Ｃｌ５−０４のパッケージ基板の実
施例である。図において、最外層となる第１層Ｃ＋−第
４層Ｃ４には信号ラインパターン１，４をそれぞれ形成
する。２はシグナルグランドパターンであり、それぞれ
第１層Ｃ＋−第４層Ｃ４に形成されたものである。第３
層Ｃ３には電源のパターン３を形成しているが、あるい
は第３層Ｃ３にシグナルグランドパターンを形成しても
よい、第２層Ｃ２にはクロックラインパターン５を形成
する０本発明において、前記シグナルグランドパターン
２．２は第２図に示すようにそれぞれクロックラインパ
ターン５の形成領域の両面をはさむように第１層Ｃ１と
第４層Ｃ，（又は第３層）とに形成し、さらに両層Ｃｒ
、Ｃ−間にわたりクロックラインパターン５の両縁に沿
って基板を貫通するスルーホール６を開口し、該スルー
ホール６内を通して両Ｍｃ、とＣ４（又はｃｓ’＞のシ
グナルグランドパターン２．２を導通させる。
これによってクロックラインパターン５はその上下面並
びに側面要所がシグナルグランドパターン２で囲まれ、
発生する電波の大部分の外部への漏出が阻止される。
びに側面要所がシグナルグランドパターン２で囲まれ、
発生する電波の大部分の外部への漏出が阻止される。
以上説明したように本発明によればクロックラインパタ
ーンをシグナルグランドパターンで囲うことによりクロ
ックラインパターンからの妨！！Ｆ電波をシールドする
ことができ、プリントサーキット基板を金属板で囲う必
要が無くなるため、従来と全く同一の扱いで、しかも電
波障害を防止できる効果を有する。
ーンをシグナルグランドパターンで囲うことによりクロ
ックラインパターンからの妨！！Ｆ電波をシールドする
ことができ、プリントサーキット基板を金属板で囲う必
要が無くなるため、従来と全く同一の扱いで、しかも電
波障害を防止できる効果を有する。
第１図は本発明のパッケージ基板の断面図、第２図は第
１図の平面図、第３図は従来例を示す断面図である。 １．１１・・・信号ラインパターン ２・・・シグナルグランドパターン ３・・・電源パターン ５・・・クロックラインパターン ６・・・スルーホール 特許出願人 日本電気データ機器株式会社７電＋郡
品 第２図
１図の平面図、第３図は従来例を示す断面図である。 １．１１・・・信号ラインパターン ２・・・シグナルグランドパターン ３・・・電源パターン ５・・・クロックラインパターン ６・・・スルーホール 特許出願人 日本電気データ機器株式会社７電＋郡
品 第２図
Claims (1)
- （１）積層基板の内層にクロックラインパターンを形成
し、該クロックラインパターンを囲んで上下層に形成さ
れたシグナルランドパターンを互いに導通させたことを
特徴とするプリントサーキット基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285168A JPH02130998A (ja) | 1988-11-11 | 1988-11-11 | プリントサーキット基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285168A JPH02130998A (ja) | 1988-11-11 | 1988-11-11 | プリントサーキット基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130998A true JPH02130998A (ja) | 1990-05-18 |
Family
ID=17687977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285168A Pending JPH02130998A (ja) | 1988-11-11 | 1988-11-11 | プリントサーキット基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130998A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307894A (ja) * | 1998-04-27 | 1999-11-05 | Kenichi Ito | プリント配線基板 |
| JP2014067145A (ja) * | 2012-09-25 | 2014-04-17 | Denso Corp | クロック信号のセルフ検査回路 |
| CN104093264A (zh) * | 2014-07-22 | 2014-10-08 | 四川九洲电器集团有限责任公司 | 一种基于强辐射器件的印制板布线结构及其布线方法 |
-
1988
- 1988-11-11 JP JP63285168A patent/JPH02130998A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307894A (ja) * | 1998-04-27 | 1999-11-05 | Kenichi Ito | プリント配線基板 |
| JP2014067145A (ja) * | 2012-09-25 | 2014-04-17 | Denso Corp | クロック信号のセルフ検査回路 |
| CN104093264A (zh) * | 2014-07-22 | 2014-10-08 | 四川九洲电器集团有限责任公司 | 一种基于强辐射器件的印制板布线结构及其布线方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220135A (en) | Printed wiring board having shielding layer | |
| US5294755A (en) | Printed wiring board having shielding layer | |
| JPH02130998A (ja) | プリントサーキット基板 | |
| KR940704070A (ko) | 필터 및 그 제조방법(filter and method of manufacturing the same) | |
| JPH07111387A (ja) | 多層プリント回路基板 | |
| JPH07202477A (ja) | 電磁妨害雑音対策用プリント板 | |
| JPH088573A (ja) | シールドケース構造 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JPH04291984A (ja) | プリント板ユニット構造 | |
| JPH03104293A (ja) | プリント基板 | |
| KR100632564B1 (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
| US5195238A (en) | Method of manufacturing a printed circuit board | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JPH0629352A (ja) | 多層配線ｔａｂテープキャリア | |
| JPH07235770A (ja) | 多層プリント配線基板 | |
| JP2629388B2 (ja) | 印刷基板とその製造方法 | |
| JPH07263869A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH0621681A (ja) | 電子回路装置 | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 | |
| JPH02249291A (ja) | プリント配線基板 | |
| JP2002344149A (ja) | 配線構造基板 | |
| JPS60254794A (ja) | 多層プリント板 | |
| JPH02252299A (ja) | 印刷配線基板 | |
| JP2542630Y2 (ja) | 多層プリント配線基板 | |
| JPH03245598A (ja) | プリント基板 |