JP2542630Y2 - 多層プリント配線基板 - Google Patents
多層プリント配線基板Info
- Publication number
- JP2542630Y2 JP2542630Y2 JP1990074264U JP7426490U JP2542630Y2 JP 2542630 Y2 JP2542630 Y2 JP 2542630Y2 JP 1990074264 U JP1990074264 U JP 1990074264U JP 7426490 U JP7426490 U JP 7426490U JP 2542630 Y2 JP2542630 Y2 JP 2542630Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer printed
- printed wiring
- electronic component
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 Ａ 産業上の利用分野 本考案は多層プリント配線基板に関し、特に実装密度
の高い多層プリント配線基板に適用して好適なものであ
る。
の高い多層プリント配線基板に適用して好適なものであ
る。
Ｂ 考案の概要 本考案は、多層プリント配線基板において、最外層の
配線基板に貫通孔を形成し、電子部品を重ね合わすよう
に実装することにより、電子部品の実装密度を向上する
ことができる。
配線基板に貫通孔を形成し、電子部品を重ね合わすよう
に実装することにより、電子部品の実装密度を向上する
ことができる。
Ｃ 従来の技術 従来、カメラ一体型ビデオテープレコーダ等の電子機
器においては、全体形状を小型化するため、部品実装密
度を向上するようになされている。
器においては、全体形状を小型化するため、部品実装密
度を向上するようになされている。
このため、プリント配線基板に実装する電子部品につ
いても、端子間距離を小さくして形状を小型化するよう
になされている。
いても、端子間距離を小さくして形状を小型化するよう
になされている。
さらにプリント配線基板の両面に電子部品を実装し、
これにより平均して１〔cm2〕のプリント配線基板に10
点程度の電子部品を実装し得るようになされている。
これにより平均して１〔cm2〕のプリント配線基板に10
点程度の電子部品を実装し得るようになされている。
Ｄ 考案が解決しようとする課題 ところで、電子部品の端子間距離を小さくして電子部
品自体の形状をさらに一段と小型化すれば、部品実装密
度をさらに向上することができる。
品自体の形状をさらに一段と小型化すれば、部品実装密
度をさらに向上することができる。
ところが、リフロー等による半田付けにおいては、端
子間距離が小さくなつた分、確実に半田付けすることが
困難になる。
子間距離が小さくなつた分、確実に半田付けすることが
困難になる。
また、プリント配線基板に電子部品を実装するため
に、新たに専用の実装機が必要になる。
に、新たに専用の実装機が必要になる。
さらに、電子部品を実装するライン編成自体も、従来
と異なる編成に改める必要がある。
と異なる編成に改める必要がある。
本考案は以上の点を考慮してなされたもので、従来の
電子部品を用いて、部品実装密度を従来の以上に向上す
ることができる多層プリント配線基板を提案しようとす
るものである。
電子部品を用いて、部品実装密度を従来の以上に向上す
ることができる多層プリント配線基板を提案しようとす
るものである。
Ｅ 課題を解決するための手段 かかる課題を解決するため本考案においては、複数の
配線基板2A〜2Dを積層して形成された多層プリント配線
基板において、両側の最外層の配線基板2A、2Dにそれぞ
れ所定の第１の電子部品６〜10よりも大きい貫通孔4A、
4Dを設け、各貫通孔4A、4Dをそれぞれ介して内層の配線
基板2B、2Cに第１の電子部品６〜10を実装すると共に、
貫通孔4A、4D内に実装された第１の電子部品６〜10を覆
うように各最外層の配線基板2A、2Dにそれぞれ第２の電
子部品12、14を実装し、各最外層の配線基板2A、2Dの厚
さｔが第１の電子部品６〜10のうちの最も厚いものの厚
さｄに対して次式 ｄ≦ｔ ……（３） を満足するように選定し、 かつ複数の配線基板2A〜2Dを積層した全体の厚さＤを次
式 4d≦Ｄ ……（４） を満足するように選定するようにした。
配線基板2A〜2Dを積層して形成された多層プリント配線
基板において、両側の最外層の配線基板2A、2Dにそれぞ
れ所定の第１の電子部品６〜10よりも大きい貫通孔4A、
4Dを設け、各貫通孔4A、4Dをそれぞれ介して内層の配線
基板2B、2Cに第１の電子部品６〜10を実装すると共に、
貫通孔4A、4D内に実装された第１の電子部品６〜10を覆
うように各最外層の配線基板2A、2Dにそれぞれ第２の電
子部品12、14を実装し、各最外層の配線基板2A、2Dの厚
さｔが第１の電子部品６〜10のうちの最も厚いものの厚
さｄに対して次式 ｄ≦ｔ ……（３） を満足するように選定し、 かつ複数の配線基板2A〜2Dを積層した全体の厚さＤを次
式 4d≦Ｄ ……（４） を満足するように選定するようにした。
Ｆ 作用 両側の最外層の配線基板2A、2Dにそれぞれ所定の第１
の電子部品６〜10よりも大きい貫通孔4A、4Dを設け、各
貫通孔4A、4Dをそれぞれ介して内層の配線基板2B、2Cに
第１の電子部品６〜10を実装すると共に、貫通孔4A、4D
内に実装された第１の電子部品６〜10を覆うように各最
外層の配線基板2A、2Dにそれぞれ第２の電子部品12、14
を実装するようにしたことにより、電子部品の実装密度
を工場させることができる。また複数の配線基板2A〜2D
を積層した全体の厚さＤを次式 4d≦Ｄ ……（５） を満足するように選定するようにしたことにより、多層
プリント配線基板１全体として実用上十分な強度を得る
ことができる。
の電子部品６〜10よりも大きい貫通孔4A、4Dを設け、各
貫通孔4A、4Dをそれぞれ介して内層の配線基板2B、2Cに
第１の電子部品６〜10を実装すると共に、貫通孔4A、4D
内に実装された第１の電子部品６〜10を覆うように各最
外層の配線基板2A、2Dにそれぞれ第２の電子部品12、14
を実装するようにしたことにより、電子部品の実装密度
を工場させることができる。また複数の配線基板2A〜2D
を積層した全体の厚さＤを次式 4d≦Ｄ ……（５） を満足するように選定するようにしたことにより、多層
プリント配線基板１全体として実用上十分な強度を得る
ことができる。
Ｇ 実施例 以下図面について、本考案の一実施例を詳述する。
第１図において、１は全体として多層プリント配線基
板を示し、４枚の配線基板2A、2B、2C及び2Dを積層して
形成する。
板を示し、４枚の配線基板2A、2B、2C及び2Dを積層して
形成する。
最外層でなる第１層目及び第４層目の配線基板2A及び
2Dは、所定位置に矩形形状の貫通孔4A及び4Dが形成さ
れ、第２図及び第３図に示すように、第２層目及び第３
層目の配線基板2B及び2Cが一部露出するようになされて
いる。
2Dは、所定位置に矩形形状の貫通孔4A及び4Dが形成さ
れ、第２図及び第３図に示すように、第２層目及び第３
層目の配線基板2B及び2Cが一部露出するようになされて
いる。
これにより当該矩形形状の貫通孔4A及び4D中に、チツ
プ部品でなるコンデンサ及び抵抗６〜８及び９、10を実
装し得るようになされている。
プ部品でなるコンデンサ及び抵抗６〜８及び９、10を実
装し得るようになされている。
さらに第１層目及び第４層目の配線基板2A及び2Dは、
貫通孔4A及び4D中に実装するチツプ部品の厚さｄに対し
て、厚さｔが、次式 ｄ≦ｔ ……（６） になるように選定され、これによりチツプ部品６〜10を
実装した際に、当該チツプ部品６〜10が表面から突出し
ないようになされている。
貫通孔4A及び4D中に実装するチツプ部品の厚さｄに対し
て、厚さｔが、次式 ｄ≦ｔ ……（６） になるように選定され、これによりチツプ部品６〜10を
実装した際に、当該チツプ部品６〜10が表面から突出し
ないようになされている。
さらに第１層目及び第４層目の配線基板2A及び2Dは、
矩形形状の貫通孔4A及び4Dを、フラツトパツケージ型の
集積回路12、14で覆い隠すように配線パターンが形成さ
れ、これによりチツプ部品６〜10上に集積回路12、14を
実装するようになされている。
矩形形状の貫通孔4A及び4Dを、フラツトパツケージ型の
集積回路12、14で覆い隠すように配線パターンが形成さ
れ、これによりチツプ部品６〜10上に集積回路12、14を
実装するようになされている。
従つて多層プリント配線基板１においては、チツプ部
品６〜10及び集積回路12、14を重合わせるように実装し
得、これにより集積回路12、14の下の未使用の領域を有
効に利用してチツプ部品６〜10を実装することができ
る。
品６〜10及び集積回路12、14を重合わせるように実装し
得、これにより集積回路12、14の下の未使用の領域を有
効に利用してチツプ部品６〜10を実装することができ
る。
従つてその分、従来と同一の形状の電子部品を、従来
に比して高い密度で実装することができる。
に比して高い密度で実装することができる。
さらにチツプ部品６〜10においては、集積回路12、14
の端子に近接して配置し得、その分チツプ部品６〜10か
らの不要輻射を低減することができる。
の端子に近接して配置し得、その分チツプ部品６〜10か
らの不要輻射を低減することができる。
これに対して第２層目及び第３層目の配線基板2B及び
2Cは、厚さＴが所定に値に選定され、これにより多層プ
リント配線基板１全体の厚さＤが、次式 4d≦Ｄ ……（７） の関係になるように選定し、多層プリント配線基板１全
体として実用上充分な強度を得るようになされている。
2Cは、厚さＴが所定に値に選定され、これにより多層プ
リント配線基板１全体の厚さＤが、次式 4d≦Ｄ ……（７） の関係になるように選定し、多層プリント配線基板１全
体として実用上充分な強度を得るようになされている。
以上の構成によれば、第１層目及び第４層目の配線基
板2A及び2Dに矩形形状の貫通孔4A及び4Dを形成し、当該
貫通孔4A及び4D中にチツプ部品６〜10を実装すると共
に、当該貫通孔4A及び4Dを覆い隠すように集積回路12、
14を実装することにより、集積回路12、14の下の未使用
の領域を有効に利用してチツプ部品６〜０を実装するこ
とができ、その分部品実装密度を向上することができ
る。
板2A及び2Dに矩形形状の貫通孔4A及び4Dを形成し、当該
貫通孔4A及び4D中にチツプ部品６〜10を実装すると共
に、当該貫通孔4A及び4Dを覆い隠すように集積回路12、
14を実装することにより、集積回路12、14の下の未使用
の領域を有効に利用してチツプ部品６〜０を実装するこ
とができ、その分部品実装密度を向上することができ
る。
なお上述の実装例においては、貫通孔4A及び4Dを覆い
隠すように集積回路12、14を実装する場合について述べ
たが、本考案はこれに限らず、貫通孔4A及び4Dの一部が
露出するように集積回路12、14を実装してもよい。
隠すように集積回路12、14を実装する場合について述べ
たが、本考案はこれに限らず、貫通孔4A及び4Dの一部が
露出するように集積回路12、14を実装してもよい。
さらに上述の実施例においては、配線基板2A、2Dに矩
形形状の貫通孔4A、4Dを形成した場合について述べた
が、貫通孔の形状はこれに限らず、必要に応じて種々の
形状の貫通孔を広く適用することができる。
形形状の貫通孔4A、4Dを形成した場合について述べた
が、貫通孔の形状はこれに限らず、必要に応じて種々の
形状の貫通孔を広く適用することができる。
さらに上述の実施例においては、貫通孔4A及び4Dの中
にチツプ部品でなるコンデンサ及び抵抗６〜８及び９、
10を、貫通孔4A及び4Dを覆い隠すようにフラツトパツケ
ージ型の集積回路12、14を実装する場合について述べた
が、実装する電子部品はこれに限らず、種々の電子部品
を実装する場合に広く適用することができる。
にチツプ部品でなるコンデンサ及び抵抗６〜８及び９、
10を、貫通孔4A及び4Dを覆い隠すようにフラツトパツケ
ージ型の集積回路12、14を実装する場合について述べた
が、実装する電子部品はこれに限らず、種々の電子部品
を実装する場合に広く適用することができる。
さらに上述の実施例においては、４層の多層プリント
配線基板に本考案を適用した場合について述べたが、本
考案は４層の多層プリント配線基板に限らず、種々の多
層プリント配線基板に広く適用することができる。
配線基板に本考案を適用した場合について述べたが、本
考案は４層の多層プリント配線基板に限らず、種々の多
層プリント配線基板に広く適用することができる。
Ｈ 考案の効果 上述のように本考案によれば、複数の配線基板を積層
して形成された多層プリント配線基板において、両側の
最外層の配線基板にそれぞれ所定の第１の電子部品より
も大きい貫通孔を設け、各貫通孔をそれぞれ介して内層
の配線基板に第１の電子部品を実装すると共に、貫通孔
内に実装された第１の電子部品を覆うように各最外層の
配線基板にそれぞれ第２の電子部品を実装し、各最外層
の配線基板の厚さｔを第１の電子部品のうちの最も厚い
ものの厚さｄに対して次式 ｄ≦ｔ ……（８） を満足するように選定し、 かつ複数の配線基板を積層した全体の厚さＤを次式 4d≦Ｄ ……（９） を満足するように選定するようにしたことにより、実用
上十分な強度を保ちながら未使用の領域を有効に利用し
て電子部品を実装し得、かくして強度に対する信頼性高
く実装密度を向上させ得る多層プリント配線基板を実現
できる。
して形成された多層プリント配線基板において、両側の
最外層の配線基板にそれぞれ所定の第１の電子部品より
も大きい貫通孔を設け、各貫通孔をそれぞれ介して内層
の配線基板に第１の電子部品を実装すると共に、貫通孔
内に実装された第１の電子部品を覆うように各最外層の
配線基板にそれぞれ第２の電子部品を実装し、各最外層
の配線基板の厚さｔを第１の電子部品のうちの最も厚い
ものの厚さｄに対して次式 ｄ≦ｔ ……（８） を満足するように選定し、 かつ複数の配線基板を積層した全体の厚さＤを次式 4d≦Ｄ ……（９） を満足するように選定するようにしたことにより、実用
上十分な強度を保ちながら未使用の領域を有効に利用し
て電子部品を実装し得、かくして強度に対する信頼性高
く実装密度を向上させ得る多層プリント配線基板を実現
できる。
第１図は本考案の一実施例による多層プリント配線基板
を示す分解斜視図、第２図はその平面図、第３図はその
断面図である。 １……多層プリント配線基板、2A、2B、2C、2D……配線
基板、4A、4D……貫通孔、６、７、８、９、10……チツ
プ部品、12、14……集積回路。
を示す分解斜視図、第２図はその平面図、第３図はその
断面図である。 １……多層プリント配線基板、2A、2B、2C、2D……配線
基板、4A、4D……貫通孔、６、７、８、９、10……チツ
プ部品、12、14……集積回路。
フロントページの続き (56)参考文献 特開 平１−230289（ＪＰ，Ａ) 特開 平２−15699（ＪＰ，Ａ) 特開 平２−39587（ＪＰ，Ａ) 特開 昭61−239693（ＪＰ，Ａ) 特開 平１−84697（ＪＰ，Ａ) 実開 平１−93772（ＪＰ，Ｕ) 実開 昭59−158356（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】複数の配線基板を積層して形成された多層
プリント配線基板において、 両側の最外層の上記配線基板にそれぞれ形成された所定
の第１の電子部品よりも大きい貫通孔を具え、 各上記貫通孔をそれぞれ介して内層の上記配線基板に上
記第１の電子部品を実装すると共に、上記貫通孔内に実
装された上記第１の電子部品を覆うように各上記最外層
の配線基板にそれぞれ第２の電子部品を実装し、 各上記最外層の配線基板の厚さｔが上記第１の電子部品
のうちの最も厚いものの厚さｄに対して次式 ｄ≦ｔ ……（１） を満足するように選定され、 かつ上記複数の配線基板を積層した全体の厚さＤが次式 4d≦Ｄ ……（２） を満足するように選定された ことを特徴とする多層プリント配線基板。 - 【請求項２】上記第１の電子部品は、複数のチツプ部品
でなり、 上記第２の電子部品は、フラツトパツケージ型の電子部
品でなる ことを特徴とする実用新案登録請求の範囲第１項に記載
の多層プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990074264U JP2542630Y2 (ja) | 1990-07-11 | 1990-07-11 | 多層プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990074264U JP2542630Y2 (ja) | 1990-07-11 | 1990-07-11 | 多層プリント配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0432565U JPH0432565U (ja) | 1992-03-17 |
| JP2542630Y2 true JP2542630Y2 (ja) | 1997-07-30 |
Family
ID=31613806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990074264U Expired - Lifetime JP2542630Y2 (ja) | 1990-07-11 | 1990-07-11 | 多層プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542630Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2599424B2 (ja) * | 1987-11-30 | 1997-04-09 | 古河電気工業株式会社 | 電子回路ユニット |
| JPH0193772U (ja) * | 1987-12-15 | 1989-06-20 | ||
| JPH0215699A (ja) * | 1988-07-01 | 1990-01-19 | Nec Eng Ltd | 多層印刷配線板 |
| JPH0239587A (ja) * | 1988-07-29 | 1990-02-08 | Oki Electric Ind Co Ltd | 高密度実装プリント板 |
-
1990
- 1990-07-11 JP JP1990074264U patent/JP2542630Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0432565U (ja) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
| JPH0369191A (ja) | 電子部品内蔵の多層プリント基板 | |
| JP2542630Y2 (ja) | 多層プリント配線基板 | |
| JPH05206308A (ja) | 表面実装部品 | |
| JPH021915Y2 (ja) | ||
| JP2980629B2 (ja) | 混成集積回路部品の構造 | |
| JPH0738262A (ja) | プリント基板 | |
| JPH05160540A (ja) | 回路基板ユニット | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| JP2780577B2 (ja) | 多層印刷配線板 | |
| JPH01207992A (ja) | 回路配線板 | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| JP3769881B2 (ja) | 電子回路装置 | |
| JPH0211032B2 (ja) | ||
| JPH0476210B2 (ja) | ||
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
| JPH066043A (ja) | プリント配線基板 | |
| JPS63228578A (ja) | 電子部品の基板搭載方法 | |
| JPS6130093A (ja) | 複合ハイブリツド基板 | |
| JPH05102674A (ja) | 多層基板 | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPS60113995A (ja) | 多層プリント配線基板 | |
| JP2002319745A (ja) | プリント配線板 | |
| JPH06244557A (ja) | 多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |