JPS63228578A - 電子部品の基板搭載方法 - Google Patents
電子部品の基板搭載方法Info
- Publication number
- JPS63228578A JPS63228578A JP6121087A JP6121087A JPS63228578A JP S63228578 A JPS63228578 A JP S63228578A JP 6121087 A JP6121087 A JP 6121087A JP 6121087 A JP6121087 A JP 6121087A JP S63228578 A JPS63228578 A JP S63228578A
- Authority
- JP
- Japan
- Prior art keywords
- board
- layer
- wiring pattern
- wiring
- soldered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004806 packaging method and process Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000005476 soldering Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半田づけにより電子部品を配線基板に搭載す
る方法に関し、特に電子部品を高実装密度で配線基板に
搭載する方法に関する。
る方法に関し、特に電子部品を高実装密度で配線基板に
搭載する方法に関する。
[従来の技術]
現在、一般に行なわれている電子部品の配線基板への搭
載方法を第2図に示す。第2図(a)は面実装部品の搭
載を、(b)は挿入部品の搭載を示したものである。第
2図において1は基板、2は配線パターンであり1と2
とで配線基板を形成している。3は電子部品であり、電
子部品には半田づけすべき外部電極4が一般には複数個
形成されている。外部電極4と配線パターン2とは半田
5によって接合され所定の回路を構成している。
載方法を第2図に示す。第2図(a)は面実装部品の搭
載を、(b)は挿入部品の搭載を示したものである。第
2図において1は基板、2は配線パターンであり1と2
とで配線基板を形成している。3は電子部品であり、電
子部品には半田づけすべき外部電極4が一般には複数個
形成されている。外部電極4と配線パターン2とは半田
5によって接合され所定の回路を構成している。
[発明が解決しようとする問題点]
このような構成に於ては配線パターンと半田接合部とが
同一面上に形成されているため、電子部品の実装密度が
低く電子機器の小形化が困難であった。電子部品の実装
密度を高くするために現在もっとも一般的に行なわれて
いる方法は、両面配線基板又は多層配線基板を使用して
配線パターン部の面積を縮少するものである。しかしな
がら両面又は多層配線基板には、(1)基板が高コスト
、(2)配線パターンの眉間接続、いわゆるピアホール
の接続信頼性、(3)ピアホール形成による実装密度の
低下、等の問題があった。
同一面上に形成されているため、電子部品の実装密度が
低く電子機器の小形化が困難であった。電子部品の実装
密度を高くするために現在もっとも一般的に行なわれて
いる方法は、両面配線基板又は多層配線基板を使用して
配線パターン部の面積を縮少するものである。しかしな
がら両面又は多層配線基板には、(1)基板が高コスト
、(2)配線パターンの眉間接続、いわゆるピアホール
の接続信頼性、(3)ピアホール形成による実装密度の
低下、等の問題があった。
本発明はこれらの問題を解決して、低コストで信頼性が
高く小型、高密度な電子部品搭載配線基板を提供するこ
とを目的とするものである。
高く小型、高密度な電子部品搭載配線基板を提供するこ
とを目的とするものである。
[問題点を解決するための手段]
この目的を達成するために、配線基板は基材の片面に配
線パターンを2層形成したいわゆる片面2層基板構造と
し、電子部品の外部電極の一部は2層目の配線パターン
に半田づけし、残部の外部電極は1層目と2層目の配線
パターン間に形成されている絶縁層に設けられた穴を経
由してIN1目の配線パターンに半田づけするようにし
たものである。1゛層目と2層目の配線パターンの相互
接続、いわゆるピアホールは設けず電子部品によって眉
間の接続が行なわれることになる。
線パターンを2層形成したいわゆる片面2層基板構造と
し、電子部品の外部電極の一部は2層目の配線パターン
に半田づけし、残部の外部電極は1層目と2層目の配線
パターン間に形成されている絶縁層に設けられた穴を経
由してIN1目の配線パターンに半田づけするようにし
たものである。1゛層目と2層目の配線パターンの相互
接続、いわゆるピアホールは設けず電子部品によって眉
間の接続が行なわれることになる。
[作用]
ピアホールのない片面2層基板を使用するので基板のコ
ストが下がり、また、ピアホールがないのでピアホール
の信頼性やピアホールによる実装密度の低下等の問題が
ない。
ストが下がり、また、ピアホールがないのでピアホール
の信頼性やピアホールによる実装密度の低下等の問題が
ない。
[実施例]
第1図は本発明の一実施例の構成を示すものであり、第
1図(、)は面実装部品の搭載を、(b)は挿入部品の
搭載を示している。第1図において、6は基材、7は1
層目配線パターンであり、これらは一般的な片面配線基
板の製造方法によって製作される。8は1層目と2M目
の配線パターンを隔離するための絶縁層であり、樹脂系
又は無機系の絶縁物を印刷法、フォト法、ラミネート法
等によって6及び7上に層状に形成したものである。
1図(、)は面実装部品の搭載を、(b)は挿入部品の
搭載を示している。第1図において、6は基材、7は1
層目配線パターンであり、これらは一般的な片面配線基
板の製造方法によって製作される。8は1層目と2M目
の配線パターンを隔離するための絶縁層であり、樹脂系
又は無機系の絶縁物を印刷法、フォト法、ラミネート法
等によって6及び7上に層状に形成したものである。
ただし半田づけ個所には開口13が設けである。
9は2層目配線パターンであり、絶縁J’18上に導電
性ペーストの印刷法、アディティブ法、エツチング法等
によって形成される。10は電子部品で、半田づけすべ
き外部電極11を複数個有している。
性ペーストの印刷法、アディティブ法、エツチング法等
によって形成される。10は電子部品で、半田づけすべ
き外部電極11を複数個有している。
12は半田づけ部であり、外部電極の一部は2層目配線
パターンに、残部は開口13を経由して1層目配線パタ
ーンに半田づけされる。半田づけは半田ごて法、リフロ
ー法、ディップ法等一般的になされるどんな方法でもよ
い。第1図の実施例では、基材の片面に電子部品を搭載
する例を示したが、基材の両面に搭載するような構成に
すれば更に実装密度を高くすることができる。また配線
量が非常に多い場合には、基板に多層配線基板を使用し
て、外部電極の一部を最外層の配線パターンに半田づけ
し、残部の外部電極を最外層の次の層の配線パターンに
半田づけする構成にしてもよい。
パターンに、残部は開口13を経由して1層目配線パタ
ーンに半田づけされる。半田づけは半田ごて法、リフロ
ー法、ディップ法等一般的になされるどんな方法でもよ
い。第1図の実施例では、基材の片面に電子部品を搭載
する例を示したが、基材の両面に搭載するような構成に
すれば更に実装密度を高くすることができる。また配線
量が非常に多い場合には、基板に多層配線基板を使用し
て、外部電極の一部を最外層の配線パターンに半田づけ
し、残部の外部電極を最外層の次の層の配線パターンに
半田づけする構成にしてもよい。
この場合には絶縁層の最外層にピアホールを形成する必
要がなくなり、ピアホールの存在による実装密度の低下
をさけることができる。
要がなくなり、ピアホールの存在による実装密度の低下
をさけることができる。
[発明の効果コ
本発明は上記実施例から明らかなように、電子部品の外
部電極を片面2/!基板の1層目と2M目とにまたがっ
て半田づけするようにしたので。
部電極を片面2/!基板の1層目と2M目とにまたがっ
て半田づけするようにしたので。
(1)ピアホールのない安価な片面2層基板が使用でき
、基板のコストダウンがはかれる。(2)ピアホールが
ないのでピアホールの信頼性問題がなくなって基板の信
頼度が向上する。(3)ピアホールがないので、ピアホ
ールの存在による実装密度の低下がなくなり、配線基板
が小型になるので電子機器の小型化、高機能化をはかる
ことができる2等の効果を有する。
、基板のコストダウンがはかれる。(2)ピアホールが
ないのでピアホールの信頼性問題がなくなって基板の信
頼度が向上する。(3)ピアホールがないので、ピアホ
ールの存在による実装密度の低下がなくなり、配線基板
が小型になるので電子機器の小型化、高機能化をはかる
ことができる2等の効果を有する。
第1図は本発明の一実施例における電子部品の基板搭載
方法を示す概略図、第2図は従来の電子部品の基板搭載
方法を示す概略図である。 6・・・基材、7・・・1層目配線パターン、10・・
・電子部品、11・・・外部電極、12・・・半田づけ
部、8・・・絶R層、9・・・2層目配線パターン、1
3・・・開口部。
方法を示す概略図、第2図は従来の電子部品の基板搭載
方法を示す概略図である。 6・・・基材、7・・・1層目配線パターン、10・・
・電子部品、11・・・外部電極、12・・・半田づけ
部、8・・・絶R層、9・・・2層目配線パターン、1
3・・・開口部。
Claims (1)
- 【特許請求の範囲】 1、複数の半田づけすべき外部電極を有する電子部品を
配線基板に搭載するものにおいて(1)外部電極の一部
を片面2層基板の一層目配線パターン基板に半田づけし
、残部の外部電極を上記片面2層基板の一層目配線パタ
ーン上に絶縁層を介して設けられた二層目配線パターン
に半田づけするようにした電子部品の基板搭載方法。 2、上記基板が多層配線基板であり、外部電極の一部を
多層配線基板の最外層配線パターンに半田づけし、残部
の外部電極を最外層の次の層の配線パターンに半田づけ
するようにした特許請求の範囲第1項記載の電子部品の
基板搭載方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6121087A JPS63228578A (ja) | 1987-03-18 | 1987-03-18 | 電子部品の基板搭載方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6121087A JPS63228578A (ja) | 1987-03-18 | 1987-03-18 | 電子部品の基板搭載方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63228578A true JPS63228578A (ja) | 1988-09-22 |
Family
ID=13164608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6121087A Pending JPS63228578A (ja) | 1987-03-18 | 1987-03-18 | 電子部品の基板搭載方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63228578A (ja) |
-
1987
- 1987-03-18 JP JP6121087A patent/JPS63228578A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS594873B2 (ja) | 印刷配線板 | |
US5083237A (en) | Electronic parts and electronic device incorporating the same | |
JPH0227836B2 (ja) | ||
JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
JPH05160540A (ja) | 回路基板ユニット | |
JPS63228578A (ja) | 電子部品の基板搭載方法 | |
JPH0231800Y2 (ja) | ||
JPH0410710Y2 (ja) | ||
JPS6298791A (ja) | 可撓性プリントシ−ト | |
JPS60245195A (ja) | 多層配線基板 | |
JPH06314885A (ja) | プリント多層配線基板モジュール | |
JPS60180186A (ja) | プリント基板 | |
JPS59180470U (ja) | プリント基板の接続構造 | |
JPS6362396A (ja) | スル−ホ−ルを有した基板構造 | |
JPH066043A (ja) | プリント配線基板 | |
JPH0572177U (ja) | 多層基板による回路モジュール | |
JPH0745977Y2 (ja) | 基板接続構造 | |
JPH118475A (ja) | 半導体パッケージ実装用多層プリント配線板 | |
JPH09199669A (ja) | プリント配線基板モジュール | |
JPS63261895A (ja) | 多層印刷配線板のスル−ホ−ル | |
JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
JPS62200788A (ja) | 多層プリント板 | |
JPH0432291A (ja) | 電子回路基板の実装方法 | |
JPH01217869A (ja) | 混成集積回路装置 | |
JPS6163081A (ja) | 電子回路部品およびその実装方法 |