JPH0227836B2 - - Google Patents

Info

Publication number
JPH0227836B2
JPH0227836B2 JP59253562A JP25356284A JPH0227836B2 JP H0227836 B2 JPH0227836 B2 JP H0227836B2 JP 59253562 A JP59253562 A JP 59253562A JP 25356284 A JP25356284 A JP 25356284A JP H0227836 B2 JPH0227836 B2 JP H0227836B2
Authority
JP
Japan
Prior art keywords
circuit
termination
circuit board
hole
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59253562A
Other languages
English (en)
Other versions
JPS61131498A (ja
Inventor
Mikio Nishihara
Kyoshi Kuwabara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59253562A priority Critical patent/JPS61131498A/ja
Priority to KR1019860700477A priority patent/KR900005305B1/ko
Priority to AU51938/86A priority patent/AU580828B2/en
Priority to DE8585906087T priority patent/DE3585445D1/de
Priority to EP85906087A priority patent/EP0204004B1/en
Priority to PCT/JP1985/000661 priority patent/WO1986003365A1/ja
Priority to BR8507078A priority patent/BR8507078A/pt
Publication of JPS61131498A publication Critical patent/JPS61131498A/ja
Priority to US07/124,418 priority patent/US4785141A/en
Publication of JPH0227836B2 publication Critical patent/JPH0227836B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層プリント基板に搭載された集積回
路（以下LSIと呼ぶ）と終端回路間の配線構造の
改良に係り、特に多層プリント基板の基板内信号
層における配線量を減少させてプリント基板の品
質と性能を向上するための終端回路配線構造に関
する。
最近は多数のLSIが搭載されたプリント基板が
増加しつつある。これら各LSIにはそれぞれに対
応する終端回路が実装されるので基板内の回路配
線は著しい輻輳ぶりを示すことになる。
本発明は上記基板内信号層の回路配線の内、終
端回路用の配線だけをプリント基板中で最も部品
実装面に近い引き出し層へ移動することによつて
基板内信号層の回路配線量を減少させるようにし
たものである。
〔従来の技術〕
第２図は従来の終端回路配線構造を説明するた
めの図であつて、ａは要部平面図、ｂは要部側断
面図である。
第２図ａおよびｂに示されているのは最も一般
的な従来の終端回路配線構造の例であつて、本例
の場合は一般回路用スルーホール５と終端回路用
スルーホール５′とを接続するための回路配線パ
ターン６が基板内層部の信号層に設けられた構造
になつている。第２図ｂにおいて１１はLSI間の
一般回路配線パターンである。
そして多層プリント基板１０上に実装された
LSI２の信号端子２′と終端回路１の端子１′とを
接続するのに、リードパターン３、ブラインドス
ルーホール７、引き出しパターン９、ボンデイン
グパツド４、一般回路用スルーホール５、回路配
線パターン６、終端回路用スルーホール５′等多
数の導体が用いられている。
このため該基板１０の信号層に第１図ｂに示す
ような一般回路用スルーホール５と終端回路用ス
ルーホール５′とを接続するための回路配線パタ
ーン６が存在すると下記の問題点が発生する。
終端回路１とLSI２間の導体インピーダンス
が高くなる。
信号層内における回路相互間の干渉度が増
す。
さらに上記構造においては各LSI２の配線量が
増加するにつれ、それに必要な終端回路１への回
路配線量も必然的に増加するため基板内信号層に
おける回路配線が益々輻輳するといつた悪循環を
起こす。
〔発明が解決しようとする問題点〕
本発明は上記の問題点、即ち多層プリント基板
内の信号層における回路配線量の増加を抑制する
ためになされたものである。
〔問題点を解決するための手段〕
上記問題点は、スルーホールを介して電気的に
接続されるLSIと終端回路とが搭載されて成る多
層プリント基板において、前記終端回路及び前記
LSIと前記スルーホール間を電気的に接続する回
路配線が前記多層プリント基板の最も表面層に近
い引き出し層に設けられた固定パターンによつて
代替されるよう構成としたことを特徴とする終端
回路配線構造によつて解決される。
〔作用〕
本発明は多層プリント基板の終端回路配線パタ
ーンの配設位置を基板内信号層から最も基板表面
に近い引き出し層へ移行することによつて、LSI
間の回路配線が集中する信号層内の回路輻輳を緩
和するようにしたものである。
〔実施例〕
以下本発明の実施例を図面によつて詳述する。
第１図は本発明による終端回路配線構造の一実
施例を説明するための図であつて、ａは要部平面
図、ｂは要部側断面図である。
但し全図を通じて同一符号は同一対象物を示す
ものとする。
第１図ａおよびｂに示す如く本発明の終端回路
配線構造は、多層プリント基板１０の部品実装面
に最も近い引き出し層内にブラインドスルーホー
ル７を介して終端回路１とスルーホール５とを電
気的に接続する固定パターン８が設けられた構造
になつている。
つまり本発明の終端回路配線構造においては、
第２図の従来例で述べた回路配線パターン６が配
設位置を信号層から引き出し層へ移動して固定パ
ターン８として新設された点に特徴がある。
このため信号層においては終端回路１への配線
が無くなるためLSI２等の一般回路が従来より有
効的に信号層において配線されることになる。
なお前記ブラインドスルーホール７はプリント
基板１０の表裏両面には貫通せず、各リードパタ
ーン３及びボンデイングパツド４と回路パターン
８及び引き出しパターン９間のみを電気的に接続
するように構成された“短足型”の特殊スルーホ
ールであるため、他の表裏貫通型スルーホール５
との干渉が回避できる上信号層の“余剰スペー
ス”が有効活用できるといつた利点がある。
〔発明の効果〕
以上説明したように本発明の終端回路配線構造
は、多層プリント基板の表面に最も近い引き出し
層には従来は信号層に設けられていた終端回路用
の配線パターンを移動することによつて、該プリ
ント基板の信号配線密度を著しく向上し得るとい
つた効果大なるものである。
【図面の簡単な説明】
第１図は本発明による終端回路配線構造の一実
施例を説明するための図であつて、ａは要部平面
図、ｂは要部側断面図、第２図は従来の終端回路
配線構造を説明するための図であつて、ａは要部
平面図、ｂは要部側断面図である。 図中、１は終端回路、１′は終端回路の端子、
２はLSI、２′は信号端子、３はリードパターン、
４はボンデイングパツド、５は一般回路用スルー
ホール、５′は終端回路用スルーホール、６は信
号層における回路配線パターン、７はブラインド
スルーホール、８は引き出し層における固定パタ
ーン、９は引き出しパターン、１０は多層プリン
ト基板、１１はLSI間の一般回路配線をそれぞれ
示す。

Claims (1)

  1. 【特許請求の範囲】 １ スルーホールを介して電気的に接続される集
    積回路と終端回路とが搭載されて成る多層プリン
    ト基板であつて、前記集積回路及び前記終端回路
    と前記スルーホール間を電気的に接続する回路配
    線パターンが、前記プリント基板の内層部中最も
    部品実装面に近い引き出し層内に設けた固定パタ
    ーンによつて代替されるよう構成されてなること
    を特徴とする終端回路配線構造。 ２ 上記固定パターンと上記多層プリント基板の
    部品実装面に形成された導体パターン間が前記プ
    リント基板の表裏両面に貫通しないブラインドス
    ルーホールによつて電気的に接続される構成とし
    たことを特徴とする特許請求の範囲第１項記載の
    終端回路配線構造。
JP59253562A 1984-11-29 1984-11-29 終端回路配線構造 Granted JPS61131498A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP59253562A JPS61131498A (ja) 1984-11-29 1984-11-29 終端回路配線構造
KR1019860700477A KR900005305B1 (ko) 1984-11-29 1985-11-28 종단 회로의 배선 구조
AU51938/86A AU580828B2 (en) 1984-11-29 1985-11-28 Multilayered circuit board connecting integrating circuit to termination circuit.
DE8585906087T DE3585445D1 (de) 1984-11-29 1985-11-28 Verkabelungsstruktur eines schaltungsterminals.
EP85906087A EP0204004B1 (en) 1984-11-29 1985-11-28 Wiring structure of a terminal circuit
PCT/JP1985/000661 WO1986003365A1 (en) 1984-11-29 1985-11-28 Wiring structure of a terminal circuit
BR8507078A BR8507078A (pt) 1984-11-29 1985-11-28 Estrutura de fiacao de circuito de terminacao
US07/124,418 US4785141A (en) 1984-11-29 1987-11-18 Wiring structure of termination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59253562A JPS61131498A (ja) 1984-11-29 1984-11-29 終端回路配線構造

Publications (2)

Publication Number Publication Date
JPS61131498A JPS61131498A (ja) 1986-06-19
JPH0227836B2 true JPH0227836B2 (ja) 1990-06-20

Family

ID=17253090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59253562A Granted JPS61131498A (ja) 1984-11-29 1984-11-29 終端回路配線構造

Country Status (8)

Country Link
US (1) US4785141A (ja)
EP (1) EP0204004B1 (ja)
JP (1) JPS61131498A (ja)
KR (1) KR900005305B1 (ja)
AU (1) AU580828B2 (ja)
BR (1) BR8507078A (ja)
DE (1) DE3585445D1 (ja)
WO (1) WO1986003365A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109838U (ja) * 1991-03-08 1992-09-24 オークマ株式会社 パレツト交換装置におけるパレツト把持装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63195772U (ja) * 1987-06-05 1988-12-16
US5001605A (en) * 1988-11-30 1991-03-19 Hughes Aircraft Company Multilayer printed wiring board with single layer vias
DE8903913U1 (de) * 1989-03-30 1989-05-18 Siemens AG, 1000 Berlin und 8000 München Leiterplattenförmiges Busverdrahtungsfeld
US5117331A (en) * 1991-05-16 1992-05-26 Compaq Computer Corporation Bus control signal routing and termination
US5175515A (en) * 1991-06-21 1992-12-29 Compaq Computer Corporation Signal routing technique for electronic systems
US5414219A (en) * 1994-04-22 1995-05-09 At&T Corp. Printed circuit board circuit control device
US7269028B2 (en) * 1997-10-16 2007-09-11 Celestica, Inc. Trace-pad interface for improved signal quality
WO2017048232A1 (en) * 2015-09-15 2017-03-23 Hewlett Packard Enterprise Development Lp Printed circuit board including through-hole vias

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243498A (en) * 1964-12-24 1966-03-29 Ibm Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby
FR2241946B1 (ja) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
FR2555011B1 (fr) * 1983-11-15 1986-01-24 Thomson Csf Carte imprimee a empreintes
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
US4562513A (en) * 1984-05-21 1985-12-31 International Business Machines Corporation Process for forming a high density metallurgy system on a substrate and structure thereof
US4546413A (en) * 1984-06-29 1985-10-08 International Business Machines Corporation Engineering change facility on both major surfaces of chip module
JPS61131497A (ja) * 1984-11-29 1986-06-19 富士通株式会社 多層プリント基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109838U (ja) * 1991-03-08 1992-09-24 オークマ株式会社 パレツト交換装置におけるパレツト把持装置

Also Published As

Publication number Publication date
WO1986003365A1 (en) 1986-06-05
KR900005305B1 (ko) 1990-07-27
KR880700614A (ko) 1988-03-15
EP0204004A1 (en) 1986-12-10
EP0204004A4 (en) 1987-07-30
US4785141A (en) 1988-11-15
AU5193886A (en) 1986-06-18
BR8507078A (pt) 1987-03-31
AU580828B2 (en) 1989-02-02
JPS61131498A (ja) 1986-06-19
EP0204004B1 (en) 1992-02-26
DE3585445D1 (de) 1992-04-02

Similar Documents

Publication Publication Date Title
JP4178880B2 (ja) モジュール部品
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
JPH0227836B2 (ja)
JP2664485B2 (ja) セラミック多層配線板
JPS61290794A (ja) 配線基板
JPH09293987A (ja) 混成集積回路パッケージ
JPH05102621A (ja) 導電パターン
JPH0621628A (ja) 印刷配線板
JP2646710B2 (ja) Ｓｏｐ型ｓｍｄの両面実装プリント板
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
KR200157441Y1 (ko) 점퍼용칩
JPS5980957A (ja) 半導体装置
JPS6240460Y2 (ja)
JPH01789A (ja) 超電導配線プリント板
JPH07302963A (ja) 表面実装用プリント配線板
JPH06314885A (ja) プリント多層配線基板モジュール
JPS61125196A (ja) 回路基板
JPS6010799A (ja) 電子回路装置
JPH0427131A (ja) 電子部品搭載用基板
JPS62208691A (ja) 両面実装型混成集積回路
JP2003168852A (ja) 電子部品の実装方法
JPS6249645A (ja) 電子部品
JPH01208874A (ja) Ｌｅｄヘッド
JPS63228578A (ja) 電子部品の基板搭載方法
JPH0787221B2 (ja) 半導体搭載用基板