JPS60136294A - セラミック多層配線回路板 - Google Patents

セラミック多層配線回路板

Info

Publication number
JPS60136294A
JPS60136294A JP58243351A JP24335183A JPS60136294A JP S60136294 A JPS60136294 A JP S60136294A JP 58243351 A JP58243351 A JP 58243351A JP 24335183 A JP24335183 A JP 24335183A JP S60136294 A JPS60136294 A JP S60136294A
Authority
JP
Japan
Prior art keywords
ceramic
circuit board
multilayer wiring
wiring circuit
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58243351A
Other languages
English (en)
Other versions
JPH0451078B2 (ja
Inventor
信之 牛房
荻原　覚
永山　更成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58243351A priority Critical patent/JPS60136294A/ja
Priority to US06/685,133 priority patent/US4620264A/en
Publication of JPS60136294A publication Critical patent/JPS60136294A/ja
Publication of JPH0451078B2 publication Critical patent/JPH0451078B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/16—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
    • C04B35/18—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in aluminium oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はセラミック多層配線回路板、特に入出力のため
のビンを取り付けた９、半導体部品を搭載して機能モジ
ュールを構成するに好適なセラミック多層配線回路板お
よびその製造法に関する。
〔発明の背景〕
近年、半導体部品を高密度に搭載するための多層配線回
路板には絶縁基板としてセラミック基板が使われつつあ
る。これらのセラミック絶縁基板は多くの場合アルミナ
（Ａｚｚｏｓ）を主成分とする焼結体であり、その−例
がＩＥＫＥ＋　３０　ｔｈ　＊　Ｅｌｅｃｔｏｎｉｃ　
Ｃｏｍｐｏｎｅｎｔ　Ｃｏｎｆｅｒｅｎｃｅ（１９８０
）Ｐ、　２８３〜２８５　’　Ａ　Ｍｕｌｔｌ　Ｌａｙ
ｅｒ　Ｃｅｒａｍｉｃ　。
Ｍｕｌｔｉ−Ｃｈｉｐ　Ｍｏｄｕｌｅ”に示されている
。しかしアルミナを主成分とする焼結体を絶縁体として
使った基板の最大の欠点は、信号伝播速度が遅いことに
ある。なぜならば、一般に信号伝播速度は信号線をと９
まく絶縁体の比誘電率の平方根に反比例するが、アルミ
ナの比誘電率は約１０と大きいので、アルミナを主成分
とする焼結体の比誘電率も通常９．０〜１０．０と大き
な値となってしまうからであ石。
信号伝播速度が遅いという欠点を取り除くためには、比
誘電率の小さい絶縁体を使った基板を用いる必要がある
。例えば、ムライト（３ＡｔｚＯ３・２８　ｔｏ２　）
を主成分とする焼結体を絶縁体に使えば比誘電率が５．
５〜７．０のセラミック基板が得られる。また、この絶
縁体中に微細な気孔を含む焼結体が作成できれば、比誘
電率がその材料固有の値より小さくできるものと考えら
れる。しかし、このような絶縁体基板は強度が弱く、特
に入出力用のビンやリードの取付け、半導体部品等の電
気部分の取付け・保持の見地から表面の機械的、熱的強
度が十分でないという問題がある。
〔発明の目的〕
本発明の目的は、信号伝播速度が速く、且つ入出力用の
ビンやリードおよび電気部品の取付けに十分な高い表面
強度を有するセラミック多層配線ゝ回踏板を提供するこ
とにある。
〔発明の概要〕
本発明のセラミック多層配線回路板は、信号の伝送を行
う内部の信号配線に接する内層セラミック絶縁基板は比
誘電率が６．０以下の比較的低密度のセラミック焼結体
からなり、それ以外の層のセラミック絶縁基板は引張強
度４に９ｆ／＋＋＋２以上の比較的高密度のセラミック
焼結体からなることを特徴とするものであり、これによ
り、ビンやリード、電気的部品を取付ける外層セラミッ
ク絶縁基板の熱的・機械的強度を冒めると共に内部の信
号配線の信号伝播速度を速めたものである。
また本発明のセラミック多層配線回路板の製造法は、粒
径５μｍ以下のセラミックフイラ粒子粉末７０ないしす
部およびガラス粉末３０ないし１０部を含むスラリーの
薄層を乾燥して得たセラミックグリーンシート、ならび
に粒径５μｍ以上のセラミックフィラ粒子粉・末７０な
いし９０部およびガラス粉末３０ないし１０部を含むス
ラリー〇薄層を乾燥して得たセラミックグリーンシート
の夫夫の面に所定の回路ノＲターンに従って導体ペース
トを印刷した後、上記後者のグリ−ンシートを内層に、
上記前者のグリーンシートをそれよりも外層に配して加
圧積層した上で焼結させることを特徴とするものである
。
〔発明の実施例〕
本発明の多層配線回路板の一実施例を第１図に断面図と
して示す。図において、ｌは画一外層絶縁基板、２は内
層絶縁基板でちゃ、これらは密接積層されて多層基板３
を構成している。図の上部の外層絶縁基板１の表面には
表面配線導体層７が、また内層絶縁基板２との界面には
電源導体層１０が形成されており、他方、下部の外層絶
縁基板１０表面には表面配線導体層４が、また内層絶縁
基板２との界面にはグラウンド導体層１３が形成されて
いる。更に、内層絶縁基板２同志の界面には信号配線層
１１．１２が形成されている。これらの導体層は図中の
太線で示されている。またこれらの各導体層の相互間は
図中の上下方向の太線で示した所定のスルーホール導体
で接続されている。
５は表面導体４に金−錫ろう６で接続されたコノ々−ル
リード、８はアルミナを主成分としたセラミ、りで出来
たチップキャリアで、表面導体７に半田９にて接続され
ている。
両外層絶縁基板１は、粒径５μｍ以下のセラミツクフィ
ラ粒子を主成分とし、ガラスを含む高密度のセラミック
焼結体であって、引張強度は４に９ｆ／ａｍ２以上であ
シ、リード５およびチップキャリア８の取付・保持に十
分な熱的、機械的強度を有する。
他方、内層絶縁基板２は、粒径５μｍ以上のセラミック
フィラ粒子を主成分とし、同様のガラスを含む比較的低
密度のセラミック焼結体よりなり、比誘電率は６以下と
いう低い値を有し、これにより、これら内層絶縁基板に
挾まれた信号配線層１１．１２の信号伝播遅延時間は８
ｎｓ／ｍ　七いう小なる値になっている。
第２図は本発明の多層配線回路板の他の実施例を示す。
図中、２１は外層絶縁基板、２２は内層絶縁基板であり
、これらは密接積層されて多層基板２０を構成している
。外層絶縁基板２１の表面には表面配線導体層２３．２
６が、またそれらの界面および内層絶縁基板２２との界
面および一部の内層絶縁基板２２相互の界面には接続配
線導体層および電源もしくはグラウンド導体層２９が形
成されている。他方、信号配線導体層３０は内層絶縁基
板２２同志の界面に形成されている。これら導体層は図
中の太線で示されている。またこれら各導体層の相互間
は図中の上下方向の太線で示した所定のスルーホール導
体で接続されている。
２４は表面導体層２３に金−錫ろう２５で接続されたコ
バールピン、２７は表面導体層２６に半田２８で接続さ
れたシリコン半導体素子である。
外層絶縁基板２１は、第１図の外層絶縁基板１と同様の
セラミック焼結体であり、前記と同様の十分な熱的、機
械的強度を有する。他方、内層絶縁基板２２は第１図の
内層絶縁基板２と同様のセラミック焼結体であり、前記
と同様の低い比誘電率を有し、それにより、これら内層
絶縁基板２２に挾丑れた（３号配線Ｎ３０の信号伝播遅
延時間も前記と同様の小なる値になっている。
これらの実施例におけるセラミックフイラ粒子は最も好
ましくはムライトもしくは石英の粒子である。また内層
セラミック絶縁基板２または２２に含まれるセラミック
フイラ粒子は粒径１００μｍ以上の中空なムライト粒子
とすることができる。
次に、本発明の多層配線回路板の製造方法の実施例を説
明する。なお、以下の記載中、特に断らない１収り、部
とあるのは重量部を、％とあるのは重量部を意味する。
実施例１ 平均粒径５μｍ以下のムライト粉末（３Ａｔ２０５・２
Ｓｉ０２　）　７０部分よびＳ　１０２　：Ａｔ２０５
　：　ＭｇＯ＝　５１．３　：３４．９　：　ｌ　３．
８　（重量比）の組成をもつガラス粉末材料３０部に？
リビニルプチラール”’、９　ＵＢ　ｋ　７Ｊ［ｌえ、
ボールミルに入れ、３時間乾式混合し／辷。さらに、グ
テルンタリルグリコール酸ブチル１．９部、トリクロル
エチレン１２４部、テトラクロルエチレン３２部、ｎ−
グチルアルコール４４ｆｆｌｌｔｌｌＪＩ］え、２０時
時間式混合しスラリーを作った。次に真空脱気処理によ
りスラリーから気泡全除去した。次いでスラリーをドク
ターグレードを用いてポリエステルフィルム支持体上に
Ｏ，２ｒａｎの厚さに塗布し、炉を通して乾燥してムラ
イトグリーンシートを作成した〇 他方、平均粒径５μｍ以上（３２５メツシー以下）のム
ライト粉末（３Ａｔ２０３・２８１０２　）　７０部を
上記の平均粒径５μｍ以下のムライト粉末（３Ａｔ２０
３・２Ｓｉｏ２）７０部の代りに用いた以外は上記と全
く同様にしてムライトグリーンシートを作成した。
これらのグリーンシートを２００ｍＸ’２００ｍの大き
さに切断した後、パンチ法により所定位置にスルーホー
ルをあけた。さらに各グリーンシートの両面にタングス
テン粉二ニトロセルロース：エチルセルロース：ポリビ
ニルブチラールニトリクロルエチレン−１００：３：１
：２：２３（重量比ンの導体ペーストをスクリーン印刷
法によｐ夫夫所定回路・母ターンにしたがって印刷した
。導体ペーストは層間の接続のためスルーホール内にも
充填した◎ ここで第１図に示した外層絶縁基板１には上記の平均粒
径５μｍ以下のムライト粉末を用いたムライトグリーン
シートを対応させ、内層絶縁基板２には上記の平均粒径
５μｍ以上（３２５メツシー以下ンのムライト粉末を用
いたムライトグリーンシートラ対応させて、これらのグ
リーンシートをガイド穴の位置を合わせて第１図のよう
に５枚積層し、温度９０℃で加圧し積層した。次に積層
されたグリーンシートを焼成炉内に入れ、水素３〜７容
量係を含み且つ微量の水蒸気を含む窒素雰囲気中で、最
高温度１６００℃で１時間保持して焼成して第１図のよ
うなセラミック多層配線回路板を完成した〇 このようにして製作されたセラミック多層配線回路板に
おいては、表面に出ている二つの外層絶縁基板１は粒径
が小さく、相対密度９５チ以上の高密度であり、他方、
その他の絶縁基板２は粒径が大きく、微細な空孔が均一
に分散しており、相対密度約８５％であり、比誘電率は
５．５であった。
これらの基板間の接合状態は良好であり、無電解ニッケ
ルメッキ及び金メッキ′ｔ−施こした後、カーボン治具
を用いた通常の方法で表面導体層４にコバールリード５
を金−錫ろう６にて接続した。また、表面導体層７には
アルミナを主成分とするセラミックで出来たチップキャ
リア８を半田９にて接続した。リードの引張９強度はｌ
ｋｙ／ピン以上でありた。また、チッグキャリア８０半
田接続部９は一６５℃〜＋１５０℃での３０００サイク
ル以上の温度サイクル後にも断線が生じなかった。この
ように、過酷な使用条件下においても充分な接続寿命を
保証できる強度であった。
一方、電源層１０とグラウンド層１３という交流的なグ
ラウンドに挾まれた内層絶縁基板２間の配線層１１．１
２の信号伝播遅延時間は７．７　ｎｉｍであった。この
値は内層絶縁基板２の比誘電率が５．５であったことに
対応している。全ての層基板がアルミナを主成分とする
焼結体でできている従来の多層配線回路板では基板の比
誘電率が約９．５であり、信号伝播遅延時間が１０．２
　ｎｓ／ｉｎであるから、本実施例によれば信号伝播遅
延時間が７５係に低減されたことになる。
実施例２ 前記実施例１における平均粒径５μｍ以上（３２５メ、
シュ以下）のムライト粉末を粒径約１００μｍのムライ
ト中空粒子に置き換えた以外は、上記実施例１と同じ要
領にて第２図に示すセラミック多層配線回路板２０を作
製した。この場合、前記の平均粒径５μｍ以下のムライ
ト粉末を用いたムライトグリーンシートで外層絶縁基板
２１を、また上記の粒径約１００μｍのムライト中空粒
子を用いたムライトグリーンシートで内層絶縁基板２２
を形成した。これら各基板間の接合状態は良好であり、
無電解ニッケル及び金メッキを施こした後、カーボン治
具を用いた通常の方法で表面導体層２３にコパールピン
２４を金−錫ろう２５にて接続し、また表面導体層２６
にはシリコン半導体素子２７をフェースダウンにて直接
半田２８で接続して搭載した。
ピンの引張り強度は４ｋｇ／ピン以上あり、十分実使用
に耐えうる強度であった。またシリコン半導体素子２７
０牛田接続部２８は一６５℃〜＋１５０℃での２０００
サイクル以上の温度サイクル後にも断線が生じなかった
。このように過酷な使用条件下においても充分な接続寿
命を保証できる強度であった。この原因は、ムライトを
主成分とする焼結体の熱膨張係数が３８〜５０　Ｘ　１
０−７／Ｃでありてシリコン半導体のそれと近いので、
加熱された場合の基板とシリコン半導体の伸び量の差が
少なく、半田接続部にストレスがあまり加わらないため
である。従来のアルミナ基板の場合は、熱膨張係数が６
０〜７０　Ｘ　ｌ　０−’／Ｃであってシリコン半導体
のそれと大きく異なジ、このため加熱された場合に半田
接続部にストレスが加わって早期に断線し易い。
一方、電源層またはグラウンド層２９という交流的なグ
ラウンドにはさまれた内層絶縁基板２２間の信号配線層
３０の信号伝播遅延時間は７．３ｎｓ／ｒｎであった。
この値は絶縁基板２２のフィシであるムライト中空粒子
によるものであり、該絶縁基板２２の比誘電率の実測値
が５．１であったことと対応している。このように、中
空粒子のような閉気孔を分散することにより、従来の全
層基板がアルミナを主成分とする焼結体でできている多
層配線回路板（比誘電率的９．５、信号伝播遅延時間１
０、２　ｎｍ／ｍ　）に比べて、信号伝播遅延時間が約
７２チに低減されたことになる。
実施例３ 平均粒径５μｍ以上のムライト粉末（３Ａｔ２０５・２
８１０２）９０部および５ｉ０２　：Ａｔ２０５　：Ｍ
ｇ０＝　５１．３　：　３４．９　：１３．８（重量比
）の組成をもつガラス粉末材料１０部を用いたムライト
グリーンシートを内層絶縁基板２形成用のセラミ、り材
料とし、また平均粒径５μｍ以下のムライト粉末（３Ａ
ｔ２０５−２８１０２）７０部および５１０２：Ａｔ２
０５：Ｍｇ０＝５１．３　：　３４．９　：１３．８（
重量比）の組成をもつガラス粉末材料３０部を用いたム
ライトグリーンシートを外ＭＰ３縁基板基板１形成用ラ
ミック材料とした以外は実施例１と同じ要領にて第１図
のようなセラミック多層配線回路板を作製した。ムライ
ト粉末７０部のセラミック材料の焼成条件ではムライト
粉末９０部のセラミック材料は充分に焼成されておらず
、微細な気孔を含んだ構造となった。この多層配線回路
板の各基板間の接合状態は良好であフ、無電解ニッケル
及び金メッキを施こした後、カーがン治具を用いた通常
の方法で表面導体層４にコバールリードを金−錫ろうに
て接続した。また、表面導体層７には高熱伝導、電気絶
縁性炭化ケイ素を主成分とするセラミックで出来たチッ
プキャリア８を半田９にて接続した。
リードの引張り強度は１ｋｇ／ビン以上であり、この値
は充分実使用に耐え得る強度であった。また、チップキ
ャリアの半田接続部９は、−６５℃〜＋１５０℃での３
０００サイクル以上の温度サイクル後も断線が生じなか
った。このように過酷な使用条件下においても、充分な
接続寿命を保証できる強度であった。
一方、電源層１ｏとグラウンド層９という交流的なグラ
ウンドにはさまれた内ノー絶縁基板２間の信号配線層の
イ百号伝播遅延時間は、８．Ｑｎｓ／ｒｎ　であった。
この値は該絶縁基板２の比誘電率の実測値が５，９であ
ったことに対応している。全層基板がアルミナを主成分
とする焼結体でできている従来の多層配線回路板では、
比誘電率が約９．５であり、信号伝播遅延時間が１０．
２　ｎｇ／ｉｌ＋であるから、本実施例では信号伝播遅
延時間が７８％に低減したことになる。
実施例４ セラミックスィラ粉末及びガラス粉末材料として、表１
に示す材料組成のものを用いた以外は、前記実施例１〜
３と同じ要領にてセラミック多層配線回路基板を作製し
た。これらの各基板間の凄合状態は良好であり、無電解
ニッケル及び金メッキを施こした後、カーボン治具を用
いた通常の方法で下部表面導体層にコバールリードまた
はコバールビンを金−錫ろうにて接続した。また、上部
表面導体層にはチップキャリアまたはシリコン半導体素
子を半田にて接続した。
リードの引張シ強度は１ゆ７２７以上であり、ピンの引
張シ強度は４ｋｇ／ビン以上であった。これらの値は、
充分実使用に耐え得る強度であった。
また、チップキャリアまたはシリコン半導体素子の半田
接続部は、−６５Ｃ〜＋　１５００マノ２０００サイク
ル以上の温度サイクル後も断線が生じなかった。このよ
うな過酷な使用条件下においても充分な接続寿命を保証
できる強度であった。
一方、電源層とグラウンド層という交流的なグラウンド
にはさまれた内層絶縁基板の間の信号配線の信号伝播遅
延時間は、表１に示すようにセラミックフィン材料及び
ガラス材料により異なる。
また、これらの絶縁基板の比誘電率も併せて示した。従
来のアルミナを主成分とする絶縁基板（アルミナ９０チ
以上）に比べていずれの材料系でも信号伝播遅延時間が
小さくなっており、コンピュータマクンサイクルタイム
の高速化に有効である。
〔発明の効果〕
本発明によれば、内層の絶縁体には低密度で比誘電率の
小さいセラミック焼結体を、また、ＩＪ−ト９やビン、
半導体素子等の電気部品の取付等の熱的、機械的ストレ
スを受ける表面層の絶縁体には高密度で熱的、機械的強
度の優れたセラミック焼結体を使用するので、信号伝播
速度が速く且つ取付・保持強度に優れた信頼性の旨いセ
ラミック多層配線回路板が得られる。
【図面の簡単な説明】
第１図および第２図は夫々本発明のセラミック多層配線
回路の異る実施例の層構成およびそれを用いた機能モノ
ー−ルの断面図である。 ｌ・・・外層絶縁基板、２・・・内層絶縁基板、３・・
・セラミック多層配線回路板、 ４・・・表面導体層、５・・・コバールリード、７・・
・表面導体層、　８・・・チップキャリア、９・・・半
田、　１０・・・電源層、 １１．１２・・・信号配線層、 １３・・・グラウンド層、 ２０・・・セラミック多層配線回路板 ２１・・・外！−絶縁基板　２２・・・内層絶縁基板２
３・・・表面導体Ｊｔｉｉ　２４・・・コパールビン２
６・・・表面導体層　２７・・・シリコン半導体素子２
８・・・半田 ２９・・・電源層またはグラウンド層 ３０・・・信号配線層

Claims (1)

  1. 【特許請求の範囲】 １、　セラミック絶縁基板と配線導体層を交互に積層し
    てなるセラミック多層配線回路板において、内部の信号
    配線導体層に接する内層セラミック絶縁基板は比誘電率
    が６．０以下の比較的低密度のセラミック絶縁体からな
    り、それ以外の層のセラミック絶縁基板は、引張強度４
    　ｋｇｆ／ｍ２以上の比較的高密度のセラミック絶縁体
    からなることを特徴とするセラミック多層配線回路板。 ２、上記の内層セラミック絶縁基板は粒径５μｍ以上の
    セラミックフィン粒子を主成分とするセラミック絶縁体
    からなり、それ以外の層のセラミック絶縁基板は粒径き
    ５μｍ以下のセラミックフィン粒子を主成分とするセラ
    ミック絶縁体からなる特許請求の範囲第１項記載のセラ
    ミック多層配線回路板Ｏ ３、前記の内層セラミ、り絶縁基板は中空のセラミック
    フィン粒子を主成分とするセラミック絶縁体からなる特
    許請求の範囲第１項記載のセラミック多層配線回路板。 ４、　前記のセラミック絶縁基板はセラミックフィン粒
    子とガラスとからなるセラミック絶縁体からなり、その
    うちの前記内層セラミック絶縁板中のガラス量は、それ
    以外の層のセラミック絶縁板中のそれより少ない特許請
    求の範囲第１、第２又は第３項記載のセラミック多層配
    線回路板。 ５、　セラミックフィン粒子は、ムライト、アルミナ（
    コランダム）、７リカ（石英、石英ガラス、クリストバ
    ライト又はトリジマイト）、マグネシア、カルシア又は
    これらの化合物である特許請求の範囲第２、第３又は第
    ４項記載のセラミック多層配線回路板。 ６、　粒径５μｍ以下のセラミックフィン粒子粉末７０
    ないし９０部およびガラス粉末３０ないし１０部を含む
    スラリー〇薄層を乾燥して得たセラミックグリーンシー
    ト、ならびに粒径５μｍ以上のセラミックフィン粒子粉
    末７０ないし９０部およびガラス粉末３０ないし１０部
    を含むスラリー〇薄層を乾燥し、て得たセラミックグリ
    ーンシートの夫々の面に所定の回路ノ々ターンに従って
    導体ペーストを印刷した後、上記後者のグリーンシート
    ラ内層に、上記前者のグリーンシートをそれよフも外層
    に配して加圧積層した上で焼結させることを特徴とする
    セラミック多層配線回路板の製造法。 ７、　前記の後者のグリーンシート中に含まれる前記セ
    ラミックフィラ粒子として粒径１００μｍ以上の中空粒
    子を用いる特許請求の範囲第６項記載のセラミック多層
    配線回路板の製造法。 ８、前記ガラス粉末として、重量比５１．３：３４．９
    　：　１３．８である８１０２　＋　Ａｔ２０３および
    ＭｇＯからなるガラス粉末を用いる特許請求の範囲第６
    項又は第７項記載のセラミック多層配線回路板の製造法
    。 ９、　セラミックフィラ粒子として、ムライト、アルミ
    ナ（コランダム）、シリカ（石英、石英ガラス、クリス
    トバライ又はトリジマイト）、マグネシア、カルシア又
    はこれらの化合物の粒子を用多層配線回路板の製造法。
JP58243351A 1983-12-23 1983-12-23 セラミック多層配線回路板 Granted JPS60136294A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58243351A JPS60136294A (ja) 1983-12-23 1983-12-23 セラミック多層配線回路板
US06/685,133 US4620264A (en) 1983-12-23 1984-12-21 Multi-layer ceramic wiring circuit board and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243351A JPS60136294A (ja) 1983-12-23 1983-12-23 セラミック多層配線回路板

Publications (2)

Publication Number Publication Date
JPS60136294A true JPS60136294A (ja) 1985-07-19
JPH0451078B2 JPH0451078B2 (ja) 1992-08-18

Family

ID=17102535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243351A Granted JPS60136294A (ja) 1983-12-23 1983-12-23 セラミック多層配線回路板

Country Status (2)

Country Link
US (1) US4620264A (ja)
JP (1) JPS60136294A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211619A2 (en) * 1985-08-05 1987-02-25 Hitachi, Ltd. A multilayer ceramic circuit board
JPH0332100A (ja) * 1989-06-29 1991-02-12 Yokohama Rubber Co Ltd:The 多層プリント配線板
US5324370A (en) * 1992-02-27 1994-06-28 Fujitsu Limited Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant
JPH1154696A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp 高周波多層誘電体基板およびマルチチップモジュール
JP2003055034A (ja) * 2001-08-21 2003-02-26 Nippon Electric Glass Co Ltd 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP2010523005A (ja) * 2007-03-29 2010-07-08 テミック オートモーティブ オブ ノース アメリカ インコーポレイテッド チップ基板における熱放散

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131498A (ja) * 1984-11-29 1986-06-19 富士通株式会社 終端回路配線構造
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
JPH0610927B2 (ja) * 1985-04-05 1994-02-09 株式会社日立製作所 セラミック基板の製造方法
JPS61266350A (ja) * 1985-05-21 1986-11-26 株式会社日立製作所 配線回路用セラミック基板
US4766671A (en) * 1985-10-29 1988-08-30 Nec Corporation Method of manufacturing ceramic electronic device
JPH0632355B2 (ja) * 1986-01-27 1994-04-27 株式会社日立製作所 セラミツク配線基板とその製造方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH0634442B2 (ja) * 1986-11-25 1994-05-02 株式会社日立製作所 ムライト配線基板の製造方法
US4721831A (en) * 1987-01-28 1988-01-26 Unisys Corporation Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US4782193A (en) * 1987-09-25 1988-11-01 Ibm Corp. Polygonal wiring for improved package performance
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
DE3823469A1 (de) * 1988-07-11 1990-01-18 Bodenseewerk Geraetetech Filteranordnung
KR920005459B1 (ko) * 1988-08-30 1992-07-04 가부시기가이샤 히다찌세이사꾸쇼 금속의 균질화방법 및 회로기판
US4882650A (en) * 1988-12-05 1989-11-21 Sprague Electric Company Magnesium titanate ceramic and dual dielectric substrate using same
US4882651A (en) * 1988-12-05 1989-11-21 Sprague Electric Company Monolithic compound-ceramic capacitor
US5136271A (en) * 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
EP0441180B1 (en) * 1989-01-09 1999-07-07 Mitsubishi Denki Kabushiki Kaisha Integrated circuits containing microwave circuits
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
WO1990008110A1 (en) * 1989-01-19 1990-07-26 David Sarnoff Research Center, Inc. Devitrifying glass formulations for low expansion printed-circuit substrates and inks
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
DE69207507T2 (de) * 1991-02-25 1996-09-12 Sumitomo Electric Industries Leiterplatte
US5285690A (en) * 1992-01-24 1994-02-15 The Foxboro Company Pressure sensor having a laminated substrate
US5288949A (en) * 1992-02-03 1994-02-22 Ncr Corporation Connection system for integrated circuits which reduces cross-talk
US5391841A (en) * 1992-12-08 1995-02-21 Quick; Nathaniel R. Laser processed coatings on electronic circuit substrates
US6670693B1 (en) 1996-12-05 2003-12-30 Nathaniel R. Quick Laser synthesized wide-bandgap semiconductor electronic devices and circuits
US6271576B1 (en) * 1996-12-05 2001-08-07 Nathaniel R. Quick Laser synthesized ceramic sensors and method for making
JP3860336B2 (ja) * 1998-04-28 2006-12-20 日本特殊陶業株式会社 ガラスセラミック複合体
WO2001085368A1 (en) 2000-05-09 2001-11-15 Usf Filtration And Separations Group, Inc. Apparatus and method for drawing continuous fiber
KR100942615B1 (ko) * 2001-12-25 2010-02-17 엔지케이 스파크 플러그 캄파니 리미티드 유전물질, 유전소성체 및 이것을 이용한 배선기판
US7056053B2 (en) * 2002-11-27 2006-06-06 General Electric Company Bolting arrangement including a two-piece washer for minimizing bolt bending
US6939748B1 (en) 2003-10-13 2005-09-06 Nathaniel R. Quick Nano-size semiconductor component and method of making
US8617965B1 (en) 2004-02-19 2013-12-31 Partial Assignment to University of Central Florida Apparatus and method of forming high crystalline quality layer
US7618880B1 (en) * 2004-02-19 2009-11-17 Quick Nathaniel R Apparatus and method for transformation of substrate
US7268063B1 (en) * 2004-06-01 2007-09-11 University Of Central Florida Process for fabricating semiconductor component
US7419887B1 (en) 2004-07-26 2008-09-02 Quick Nathaniel R Laser assisted nano deposition
US7951632B1 (en) 2005-01-26 2011-05-31 University Of Central Florida Optical device and method of making
US8617669B1 (en) 2006-04-20 2013-12-31 Partial Assignment to University of Central Florida Laser formation of graphene
US7811914B1 (en) 2006-04-20 2010-10-12 Quick Nathaniel R Apparatus and method for increasing thermal conductivity of a substrate
US8067303B1 (en) 2006-09-12 2011-11-29 Partial Assignment University of Central Florida Solid state energy conversion device
US8114693B1 (en) 2007-09-18 2012-02-14 Partial Assignment University of Central Florida Method of fabricating solid state gas dissociating device by laser doping
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
WO2010065099A1 (en) * 2008-12-02 2010-06-10 University Of Central Florida Energy conversion device
JP5428315B2 (ja) * 2008-12-11 2014-02-26 株式会社村田製作所 電子部品
US9059079B1 (en) 2012-09-26 2015-06-16 Ut-Battelle, Llc Processing of insulators and semiconductors
US9620667B1 (en) 2013-12-10 2017-04-11 AppliCote Associates LLC Thermal doping of materials
US9601641B1 (en) 2013-12-10 2017-03-21 AppliCote Associates, LLC Ultra-high pressure doping of materials
CN105826285B (zh) * 2015-01-04 2018-07-03 华为技术有限公司 芯片及电子设备
CN114213017A (zh) * 2021-12-08 2022-03-22 西安赛尔电子材料科技有限公司 一种含有中空莫来石微珠的玻璃封接材料的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2859794A (en) * 1955-11-30 1958-11-11 Sylvania Electric Prod Synthetic mica product
US3829356A (en) * 1971-04-16 1974-08-13 Nl Industries Inc Sintered ceramic bodies with porous portions
US3772748A (en) * 1971-04-16 1973-11-20 Nl Industries Inc Method for forming electrodes and conductors
US4387131A (en) * 1971-06-30 1983-06-07 International Business Machines Corporation Ceramic dielectrics
US4141055A (en) * 1977-04-27 1979-02-20 Bell Telephone Laboratories, Incorporated Crossover structure for microelectronic circuits
GB1583742A (en) * 1978-05-31 1981-02-04 Nat Res Dev Cyclone separator
JPS56158502A (en) * 1980-05-12 1981-12-07 Junkosha Co Ltd Strip line

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211619A2 (en) * 1985-08-05 1987-02-25 Hitachi, Ltd. A multilayer ceramic circuit board
EP0211619A3 (en) * 1985-08-05 1988-08-31 Hitachi, Ltd. A multilayer ceramic circuit board
JPH0332100A (ja) * 1989-06-29 1991-02-12 Yokohama Rubber Co Ltd:The 多層プリント配線板
US5324370A (en) * 1992-02-27 1994-06-28 Fujitsu Limited Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant
US5534331A (en) * 1992-02-27 1996-07-09 Fujitsu Limited Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant
JPH1154696A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp 高周波多層誘電体基板およびマルチチップモジュール
JP2003055034A (ja) * 2001-08-21 2003-02-26 Nippon Electric Glass Co Ltd 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP2010523005A (ja) * 2007-03-29 2010-07-08 テミック オートモーティブ オブ ノース アメリカ インコーポレイテッド チップ基板における熱放散

Also Published As

Publication number Publication date
JPH0451078B2 (ja) 1992-08-18
US4620264A (en) 1986-10-28

Similar Documents

Publication Publication Date Title
JPS60136294A (ja) セラミック多層配線回路板
US4821142A (en) Ceramic multilayer circuit board and semiconductor module
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
JP2006229144A (ja) 配線基板及びその製造方法
JP2001320168A (ja) 配線基板およびその製造方法、ならびにそれを用いた電子装置
JP2574902B2 (ja) 半導体装置
JP2001339166A (ja) 多層配線基板及びその製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP2644845B2 (ja) セラミツク多層回路基板及びその用途
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JPS6357393B2 (ja)
JP2002050869A (ja) 多層配線基板の製造方法
JPS59217392A (ja) 多層配線回路板
JPH11176998A (ja) 配線基板
JPH0544840B2 (ja)
JP3273112B2 (ja) 多層配線基板および半導体素子収納用パッケージ
JPS6293961A (ja) 多層配線回路板
JPS6310594A (ja) 高熱伝導多層セラミツク配線基板
JPH0470124B2 (ja)
JPH02177589A (ja) セラミック回路基板
JPS62150856A (ja) セラミツク多層基板材料
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JPH07249710A (ja) 薄膜回路用セラミック基板及びその製造方法
JPH0544190B2 (ja)