JPS62150856A - セラミツク多層基板材料 - Google Patents

セラミツク多層基板材料

Info

Publication number
JPS62150856A
JPS62150856A JP60290617A JP29061785A JPS62150856A JP S62150856 A JPS62150856 A JP S62150856A JP 60290617 A JP60290617 A JP 60290617A JP 29061785 A JP29061785 A JP 29061785A JP S62150856 A JPS62150856 A JP S62150856A
Authority
JP
Japan
Prior art keywords
ceramic
thermal expansion
ceramic multilayer
mullite
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60290617A
Other languages
English (en)
Inventor
Nobuyuki Ushifusa
信之 牛房
Kousei Nagayama
永山 更成
Satoru Ogiwara
荻原 覚
Kazunari Nakada
中田 一成
Ken Takahashi
研 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60290617A priority Critical patent/JPS62150856A/ja
Publication of JPS62150856A publication Critical patent/JPS62150856A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、セラミック多層基板材料に係り、特に高密度
の内部配線を有し、電気信号の入出力のためのピンを取
り付けたり、半導体部品を搭載して機能モジュールを構
成するために好適なセラミック多層基板材料に関する。
〔発明の背景〕
近年、LSI等の集積回路は、高速化、高密度化にとも
なって、放熱や素子の高速化を計るためにセラミック基
板上に直接半導体素子を実装する方式が用いられるよう
になってきている。しかしながら、この実装方式におい
ては、LSI等の集積回路のサイズが大きくなるにつれ
て、LSI等の半導体素子材料とセラミック多層基板材
料との間で、実装時の温度変化によって生ずる応力が大
きくなるという問題があった。すなわち、従来より一般
にセラミック多層基板の絶縁材料に使用されているアル
ミナの熱膨張係数は75 Xl0−7/”C(室温〜5
00℃)であり、この値は、LSI等の半導体素子材料
であるシリコンの熱膨張係数35X10−’/”C(室
温〜500℃)に比べて2倍以上大きいため、実装時の
温度変化により生ずる応力が大きくなり、接続部の断線
等が生じ、信頼性が低下するという問題があった6また
。アルミナ系材料の焼成温度は1500〜1650℃で
あり、配線回路をセラミックスの焼成と同時に形成する
ために適用できる導体材料は、タングステンまたはモリ
ブデンなどの高融点金属材料である。しかしながらタン
グステンまたはモリブデンの熱膨張係数が、それぞれ4
5 X 10−7/”C,54XlO−’/’C(室温
〜500℃)であり、アルミナ系材料と同時焼成すると
、これらの熱膨張係数の差により、多層基板の内部にク
ラックが発生する問題があった。また、アルミナを主成
分とする焼結体を絶縁材料に使った基板の問題は、電気
信号の伝播速度が遅いということであり、この原因とし
ては、アルミナ自身の比誘電率が9.5 (IMH,)
  と大きいためである。従って、セラミック材料の熱
膨張係数が半導体素子であるシリコンのそれに近く、ま
た、比誘電率が小さい基板が開発されている。
その−例が特開昭55−139709号公報「ムライト
基板の製造方法」である、この公報の記事によれば、コ
ージェライトをムライト主結晶間に生成させることによ
り、コージェライトの熱膨張係数が10〜20X10−
’/’C(室温〜500℃)である事を利用してムライ
ト基板の熱膨張係数をムライト単体より下げる事により
シリコンに近い熱膨張係数38〜39 X 10−’/
’Cを得ている。しかし、このような利点があるにもか
かわらず、セラミック材料と導体材料を交互に積層し、
同時焼成してなるセラミック多層基板とできないのは、
コージェライト相が存在する1500℃以下の温度で焼
成しなければならないため、焼結しにくい導体材料であ
るタングステンまたはモリブデンと同時焼成できない。
そのため、この公報では、焼成したムライト地に蒸着法
または印刷法により回路を形成し。
そのメタライズ部に半導体素子であるシリコンを実装す
る方式をとっている。
従来、一般的に市販゛されてりるムライト原料は、合成
ムライトと呼ばれている純然たる窯業手法によって作製
された純度96〜97%程度までのムライト原料と、電
融ムライトと呼ばれている純度97%以上のムライト原
料である。しかしながら。
ムライト原料を作製する際に使用するアルミナ、シリカ
原料中に存在する不純物成分を完全に除去することは非
常に困難である。特に、不純物成分としてガラスを生成
する元素(Na。
Fe等)が混入すると焼結体の強度が低下する可能性が
ある。また、Na等の元素が焼結体中にあると、比誘電
率が大きくなる可能性がある。
また、ムライト原料のみを成形、焼成してムライト焼結
体を得ようとすると、1750℃以上の温度においても
、ち密な焼結体を得ることは困難である。そこで、ムラ
イト原料に、焼結助剤成分として、アルミナ、シリカ、
マグネシアを主成分とする原料を混合し、成形、焼成す
ることを考えた。
焼結助剤成分の配合量は、1550〜1680℃の温度
範囲でち密な焼結体が得られるようにする。
また、高性能のモジュール基板とするためには内部配線
導体中に、抵抗体を設ける必要がある。
このためには、セラミック絶縁材料の焼結温度と同等の
温度で焼結できる抵抗材料でなければならない。この温
度で焼結できる金属材料は、タングステン、モリブデン
等で、抵抗材料として使用するためには、導体の厚さを
薄くするか、配線の長さを長くするしかない。そこで、
高抵抗をもち、しかも、この温度で焼結できる可能性が
あるものに、導電性セラミックスがある。高抵抗の抵抗
材料とすることにより、配線の長さを短くでき、高密度
配線が可能となる。
〔発明の目的〕
本発明の目的は、セラミック多層基板を構成する絶縁層
中に含有する不純物成分、特にNaとFeの量を限定し
、高強度、低誘電率で低熱膨張係数のセラミック多層基
板材料を提供することにある。
〔発明の概要〕
本発明の要旨とするところは、絶縁層と導体層を交互に
積層してなる多層基板において、絶縁層としてアルミナ
:シリカニ1:1〜2:1なるアルミノシリケート結晶
(ムライト)を主成分とし、絶縁層中に含有するNaと
Feを低減し、高強度、低誘電率で低熱膨張係数のセラ
ミック多層基板材料にある。
現在開発が進んでいるセラミック多層基板としては、電
気信号の伝播速度を速くするために、低誘電率のセラミ
ック絶縁材料を使用したセラミック多層基板の開発が望
まれている。また、ピン付などをする時の熱応力に耐え
うる強度が必要である。しかし、従来から行われている
ようなアルミナなどの高強度材料の上に厚膜技術等で多
層化させる方法では、多数の層を形成することは困難で
ある。そこで、セラミック多層基板を作製するのに、導
体配線材料を印刷したグリーンシートを多数枚積層する
方法により、高密度に配線されたセラミック多層基板が
作製される。しかし、内部配線導体を高密度に配線しよ
うとすると、セラミック絶縁材料と配線導体材料との熱
膨張係数差によりクラックが発生する。セラミック絶縁
材料としてアルミナを用い、配線導体材料としてタング
ステンを用いて高密度に配線した場合には、アルミナの
熱膨張係数75X10−”/”C(室温〜500℃)と
タングステンの熱膨張係数45 X 10−’/”C(
室温〜500℃)の差による熱応力のために。
基板内部にクラックが発生するという問題が生じた。そ
こで、内部配線導体材料に用いるタングステンまたはモ
リブテンの熱膨張係数45X10−’/℃、 54 X
 10−’/’Cに近いセラミック絶縁材料を開発する
必要がある。また、セラミック多層基板に直接はんだ等
で搭載する半導体素子の熱膨張係数にも近いセラミック
絶縁材料が要求される。
アルミナを主成分としたセラミック絶縁材料の熱膨張係
数は75X10−’/℃(室温〜500℃)であるため
、シリコン半導体素子の熱膨張係数35X10−’/”
C(室温〜500℃)の2倍以上異る。そのため、実装
時の温度変化により生ずる熱応力が大きくなり、接続部
の信頼性が低下し、断線等が生じる問題があった。また
、近年、ガリウムーヒ素半導体素子が用いられつつある
。この素早導体素子の熱膨張係数は、65 x 10−
7/”C(室温〜500℃)である、そのためシリコン
半導体素子とガリウムーヒ素半導素子を同一基板上に搭
載する場合には、これらの半導体素子の熱膨張係数に近
いセラミック絶縁材料である必要がある。セラミック絶
縁材料としては、膨張係数が35〜65 X 10−’
/”Cであること、好ましくは40〜60 X 10−
’/’Cであることが必要である。
この値は、内部配線導体材料に用いるタングステンまた
はモリブデンの熱膨張係数に近い。このような熱膨張係
数をもつセラミック絶縁材料としては、 35〜75 
x l o−’/”cノ熱膨張係数をもつアルミノシリ
ケート結晶(ムライト)がある、アルミノシリケート結
晶(ムライト)は、アルミナ:シリカニ1:1〜2:1
なる組成比である。このような結晶相を主成分とした焼
結体が得られれば熱膨張係数40〜60 X 10”’
/”Cのセラミック絶縁材料が得られる。一方、アルミ
ナを主成分とする焼結体をセラミック絶縁材料に用いた
セラミック多層基板は、アルミナの比誘電率が9.5(
IMH工)と大きいために、電気信号の伝播速度が遅い
という問題がある。比誘電率を低くするためには、セラ
ミック絶縁材料を構成する結晶相の比誘電率を低くする
必要がある。配線導体材料として用いられるタングステ
ンまたはモリブデン導体材料と同時に焼成できる可能性
があり、しかも比誘電率が小さいアルミノシリケート材
料として、AQ20.・Sio、〜2AQ2O,・Si
o2なる組成物がある。これらのセラミック絶縁材料は
、それ自信の比誘電率は6〜7 (IMH工)である。
これらの結晶相からなるセラミック絶縁材料ができれば
、比誘電率が小さく、電気信号の伝播速度が速いセラミ
ック多層基板が得られる。
そこで、アルミノシリケート材料(ムライト)に、アル
ミナ、シリカ、マグネシアからなる焼結助剤成分を添加
して焼結する系を考えた。しかし、これらの原料中には
、原料製造時にわずかに混入した不純物成分が存在する
。この不純物成分中にガラスを形成するようなNa、F
e等が存在すると、焼結後のセラミック絶縁材料の強度
が低下する。また、Naは、比誘電率を高くする可能性
があるため望ましくない。使用する原料としては、でき
るだけ高純度のものが好ましいが、不純物成分を完全に
除去することは困難であった。そこで、焼結体中に含有
したNaとFeについて湿式化学分析を行い、含有量と
曲げ強さ及び比誘電率の関係について測定した。その結
果、NaがNa、0に、換算して0.2wt%、Feが
Fe2O,に換算して0.05wt%より多いと、焼結
後のセラミック絶縁材料中にガラスが形成され1曲げ強
さが180MPaより弱くなった。また、NaがNa2
Oに換算して0.2wt%より多いものは、比誘電率が
6.5より大きくなった。
ムライト原料としては、熱的に安定なものであれば良い
。すなねち、ムライト原料中に、クリストバライト結晶
やコランダム結晶等が存在すると、加熱時まは冷却時に
、ムライトとの熱膨張係数の差による熱応力が発生し安
定した焼結体を得ることができない。ムライト原料とし
ては、アルミナ:シリカがモル比で1=1〜2:1であ
れば良い。
アルミナ:シリカがモル比で1=1よりアルミナが少な
いと、熱膨張係数が異常に大きいクリストバライト結晶
が析出する。一方、アルミナ:シリカがモル比で2=1
よりアルミナが多いと熱膨張係数の大きいコランダム結
晶が析出する。クリストバライト結晶及びコランダム結
晶が析出しないムライト原料〔アルミナ:シリン=1:
1〜2:1(モル比)〕であれば良い。
また、高性能で、高密度のモジュール基板とするために
、内部配線導体中に、高抵抗体を設ける必要がある。高
抵抗体としては、導電性セラミックスがある。導電性セ
ラミックスとしては、ジルコニウム硼化物、チタン硼化
物、ハフニウム硼化物、ニオブ硼化物、タンタル硼化物
、チタン窯化物等がある。しかし、これらの導電性セラ
ミックスは、これらのみでは、1550〜1680’C
で焼成できない。そこで、セラミック絶縁材料として使
用するムライト系材料にこれらの導電性セラミックスを
添加し、 1550〜1680’Cで焼成することによ
り高抵抗をもつ抵抗体とすることができた。
〔発明の実施例〕
以下、本発明の一実施例を説明する。なお、以下の記載
中、特に断らない限り、部とあるのは重量部を、%とあ
るのは重量%を意味する。
実施例1 平均粒径2μmのムライト粉末72部、平均粒径1μm
の石英粉末25.3部、平均粒径0.4μmのアルミナ
粉末1.9部及び平均粒径0.3μmの炭酸マグネシウ
ムをMgOに換算して0.8部に、樹脂として平均重合
度1000のポリビニルブチラール6.5部をボールミ
ルに入れ、3時間軸式混合した。ムライト粉末は、電融
法により作製した純度98%以上のムライト原料を用い
た。石英粉末及びアルミナ粒末は、純度99%以上とし
た。
また、炭酸マグネシウムは、大気中で安定なMgs (
CO3)4 (○H)、4H,Oとした。原料粉末中に
含有するNa及びFeを、Na2Oに換算して最大0.
5%及びFe2O□に換算して最大。。
1%とし、Na及びFeが種々含有した原料を作製した
。さらに、可塑剤としてブチルフタリルグリコール酸ブ
チル2.1mQ、溶媒としてトリクロルエチレン51.
4mQ、テトラクロルエチレン25.5mQn−ブチル
アルコール22.7mQを加え、20時時間式混合しス
ラリを作製した。
次に、真空脱気処理にょリスラリがらボールミルにより
混入した気泡を除去すると共に、粘度調整を行う。次い
で、粘度100ポイズのスラリをドクターブレードを用
いて、シリコーン処理したポリエステルフィルム支持体
上に塗布し、炉に通して乾燥し、厚さ0.23部wnの
グリーンシートを作製した。このグリーンシートをシリ
コーン処理したポリエステルフィルム支持体より取りは
ずし、50m+a’に切断した。このグリーンシートを
25枚積み重ね、温度120℃で、70kg/cn!の
圧力で加圧して積層し、積層板を作製した。この積層板
を焼成炉内に入れ、最高温度1620℃で1時間保持し
て焼成した。作製した焼結体は、蛍光X線分析及び湿式
化学分析を行い、焼結体中に含有しているNa及びFe
量を測定した。また、JIS−R1601に従い、4点
曲げ試験により曲げ強さを測定した。さらに、IMH,
における比誘電率を測定した。焼結体中のNa及びFe
量、焼結体の曲げ強さ及び比誘電率を第1表に示す。焼
結体中のNa及びFeは、それぞれNa2O及びFe2
O,に換算して示した。焼結体に含有したNaが、Na
2Oに換算して0.2%より多く入ると、IMH,での
比誘電率が665より大きくなるため、セラミック多層
基板に用いるセラミック絶縁材料としては好ましくない
。特に、高密度、高性能モジュールには、比誘電率6.
5以下でなければならない。
また、焼結体中に含有したFeが、Fe2O,に換算し
て0.05%より多く入ると、曲げ強さが180第1表 M P aより弱くなるため、W11信号入出力用のコ
バールピンを接着する際に発生する熱応力に耐えること
ができなくなる。また、信頼性の低下ともなるため、曲
げ強さは180MPa以上でなければならない。一方、
熱膨張係数はNa及びFsが、Na2O及びFe、03
に換算して、第1表のN o 。
1〜25・に示した量含有しても、40〜60×10−
7部℃(室温〜500℃)であり、目標とした範囲に入
っていた。
すなわち、焼結体中に含有したNa及びFsが、N a
2Oに換算して0.2%以下及びFe、03に換算して
0.05%以下であれば、比誘電率6.5以下(IMH
,) 、曲げ強さ180 M P aの以上、熱膨張係
数40〜60 X 10−’/℃であり、セラミック多
層基板に使用するための特性を満たした。
実施例2 平均粒径2μmのムライト粉末72部、平均粒径1μm
の石英粉末25.3部、平均粒径0.4μmのアルミナ
粉末1.9部及び平均粒径0.3μmの炭酸マグネシウ
ムをMgOに換算して0.8部に、樹脂として平均重合
度1000のポリビニルブチラール6.5部をボールミ
ルに入れ、3時間軸式混合した。ムライト粒末は、電融
法により作製した純度98%以上のムライト原料を用い
た。
石英粉末及びアルミナ粉末は、純度99%以上とした。
また、炭酸マグネシウムは、大気中で安定なM g −
(G 0−)4(OH)−4Hz Oトした。原料粉末
中に含有するNa及びFeは、Na2Oに換算して0.
2%以下及びFe2Offに換算して0.05%以下と
した。さらに可塑剤としてブチルフタリルグリコール酸
ブチル2.1mM、溶媒としてトリクロルエチレン51
.4m12、テトラクロルエチレン25.5mQ、n−
ブチルアルコール22、’7mQを加え、20時時間式
混合しスラリを作製した。次に、真空脱気処理によりス
ラリがらボールミルにより混入した気泡を除去すると共
に、粘度調整を行う。次いで、粘度100ボイズのスラ
リをドクターブレードを用いて、シリコーン処理したポ
リエステルフィルム支持体上に塗布し、炉に通して乾燥
し、厚さ0.23nvnのグリーンシートを作製した。
このグリーンシートをシリコン処理したポリエステルフ
ィルム支持体より取りはずし、210mm間隔に切断し
た。切断したグリーンシートをグリーンシートパンチ器
を用いて200 ova” に切断し、ガイド用の穴を
施こした。
その後、二のガイド用の穴を利用してグリーンシートを
固定し、パンチ法により、φ0.15mmの穴を所定位
置にあけ、スルーホールとした。さらに、タングステン
(またはモリブデン)粉末二ニトロセルロース:エチル
セルロース:ポリビニルブチラール:トリクロルエチレ
ン=100:3:1:2:23(重量比)の導体ペース
トをグリーンシートにあけたスルーホールに充填し、次
に、スクリーン印刷法により所定回路パターンにしたが
って上記導体ペーストを印刷した。これらのグリーンシ
ートをガイド用の穴の位置を合せて40枚積み重ね、温
度120℃で、’70kg/adの圧力で加圧し積層し
た。次に、積層したグリーンシートを所定寸法に外形切
断し、焼成炉内に入れ、水素3〜7容量%を含み、且つ
微量の水蒸気を含む窒素雰囲気中で、1200℃まで5
0℃/hの昇温速度で昇温し、グリーンシートを作製す
る際に使用した樹脂分を除去した。その後、100℃/
hの昇温速度で昇温し、最高温度1620℃で1時間保
持して焼成した。最高温度1620℃になった際に、雰
囲気中への水蒸気混入を停止した。このようにしてセラ
ミック多層基板を作製した。この°セラミック多層基板
に、無電解ニッケルメッキ及び金メッキを施こした後カ
ーボン治具を用いた通常の方法で、電気信号入出力用の
コバール製ピンをろう付けした。また、LSIチップを
フェースダウンにて直接はんだで接続して搭載した。こ
のようにして機能モジュールとした。
セラミック多層基板に用いたセラミック絶縁材料の熱膨
張係数が40〜60X10−’/”C(室温〜500℃
)であり、内部配線導体材料に用いたタングステン(ま
たはモリブデン)の熱膨張係数45X10−’/”C(
室温〜500℃)(モリブデンは54 x 10−’/
℃)とほぼ一致しており、セラミック絶縁材料と配線導
体材料の熱膨張係数の差による熱応力がほとんど発生せ
ず、全くクラックが生じなかった。また、スルーホール
ピッチQ、3mmの高密度配線も可能なことがわかった
電気信号入出力用のコバール製ピンの接着部の引張、強
度は4kg/ピン以上あり、十分実使用に耐えうる強度
であった。また、LSIチップのはんだ接続部は、−5
5〜150℃での2000サイクル以上の温度サイクル
後にも、全く断線が生じなかった。このように過酷な使
用条件下においても、十分な接続寿命を保証できる材料
強度であった。
これは、セラミック絶縁材料の熱膨張係数が40〜60
 X 10”’/”Cであって、LSIチップとして使
用するシリコン半導体の熱膨張係数35X1(I’/℃
(室温〜500℃)に近く、また、ガリウムーヒ素半導
体の熱膨張係数65X10−’/℃にも近いため、加熱
された場合のセラミック多層基板とLSIチップの伸び
量の差が少なく、はんだ接続部に熱応力があまり加わら
ないためである。従来のアルミナ゛を主成分とするセラ
ミック多層基板の場合は、アルミナの熱膨張係数が75
×10”’/”C(室温〜500℃)であって、現在L
SIチップとしての主流のシリコン半導体の熱膨張係数
と大きく異なり、このため加熱された場合にはんだ接続
部に熱応力が加わって早期に断線が起こっていた。
一方、内部配線導体による信号の伝播速度は、0.12
0〜0.125m/rusであった。この値は、セラミ
ック絶縁材料の比誘電率が5.8〜6.5(atlMH
,)であったことに対応している。
アルミナを主成分とするセラミック絶縁材料の比誘電率
が約9.5 (a t IMH工)であり、信号の伝播
速度が0.098m/nsであるため、本実施例によれ
ば、信号の伝播速度が、約22〜28%速くなったこと
になる。
このように、セラミック絶縁材料中に含有したNa及び
Feの量が、Na2Oに換算して0.2wt%以下及び
Fe2O3に換算して0.05wt%以下であれば、セ
ラミック多層基板に用いるセラミック絶縁材料に要求さ
れた特性を満たすことができた。
実施例3 上記実施例2のタングステン(またはモリブデン)の導
体ペーストによる内部導体配線の一部に。
抵抗材料を用いること以外は、全て上記実施例2と同様
にしてセラミック多層基板を作製した。
抵抗材料としては、上記実施例2で用いた、セラミック
絶縁材料の組成粒末(ムライト72部、石英25.3部
、アルミナ1.9部、 Mg5(co、L(oH)、:4)(、oをMg○換算
シテ0.8部)に、第2表中に示した導電性セラミック
材料を、第2表中に示した量配合した。次に、上記実施
例2のタングステン(またはモリブデン)の導体ペース
トを作製した方法と同様にして、抵抗ペーストを作製し
た。この抵抗ペーストを、タングステン(またはモリブ
デン)の導体ペーストによる内部導体配線の一部に、ス
クリーン印刷法により印刷し、所定の抵抗値となるよう
にした。
また、絶縁材料と導電性セラミックスの配合比を変える
ことにより、幅広く抵抗率を変化することができた。こ
のような種々の抵抗率を示す材料を第2表 組み合わせることにより、高性能で、高密度のモジュー
ル基板とすることができた。
【発明の効果〕
本発明によれば、セラミック多層基板を構成するセラミ
ック絶縁材料として、Afi20.・SiO□〜2AΩ
20.・Sin、なるムライトを主成分とし。
そのセラミック絶縁材料中に含有するNaがNa2Oに
換算して0.2wt%以下、FeがFe、○、に換算し
て0.05wt%以下であれば、曲げ強さが180 M
 P a以上、比誘電率が6.5以下(IMH,)、熱
穂膨張係数が40〜60X10−’/’C(室温〜50
0℃)のセラミック絶縁材料が得られるので、高密度多
層配線を有するセラミック多層基板として、高品質で且
つ高信頼性となる。
また、内部導体配線中に抵抗体を設けることが可能なた
め、高性能のモジュール基板とすることができる。

Claims (1)

    【特許請求の範囲】
  1. 1、絶縁層と導体層が交互に積層してなる多層基板にお
    いて、絶縁層としてムライトを主成分とし、その絶縁層
    中に含有するNaがNa_2Oに換算して0.2wt%
    以下、FeがFe_2O_3に換算して0.05wt%
    以下であることを特徴とするセラミック多層基板材料。
JP60290617A 1985-12-25 1985-12-25 セラミツク多層基板材料 Pending JPS62150856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60290617A JPS62150856A (ja) 1985-12-25 1985-12-25 セラミツク多層基板材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60290617A JPS62150856A (ja) 1985-12-25 1985-12-25 セラミツク多層基板材料

Publications (1)

Publication Number Publication Date
JPS62150856A true JPS62150856A (ja) 1987-07-04

Family

ID=17758308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60290617A Pending JPS62150856A (ja) 1985-12-25 1985-12-25 セラミツク多層基板材料

Country Status (1)

Country Link
JP (1) JPS62150856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186126A (ja) * 2004-12-28 2006-07-13 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2020120289A1 (de) * 2018-12-10 2020-06-18 Tdk Electronics Ag Substrat und verfahren zur herstellung des substrats

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186126A (ja) * 2004-12-28 2006-07-13 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4533129B2 (ja) * 2004-12-28 2010-09-01 日本特殊陶業株式会社 配線基板の製造方法
WO2020120289A1 (de) * 2018-12-10 2020-06-18 Tdk Electronics Ag Substrat und verfahren zur herstellung des substrats
CN113195221A (zh) * 2018-12-10 2021-07-30 Tdk电子股份有限公司 衬底和制造该衬底的方法
CN113195221B (zh) * 2018-12-10 2023-07-18 Tdk电子股份有限公司 衬底和制造该衬底的方法
US11958271B2 (en) 2018-12-10 2024-04-16 Tdk Electronics Ag Substrate and method for producing the substrate

Similar Documents

Publication Publication Date Title
KR100320630B1 (ko) 유전손실이낮은유리
EP0211619B1 (en) A multilayer ceramic circuit board
US4620264A (en) Multi-layer ceramic wiring circuit board and process for producing the same
EP0131242B1 (en) Multi-layer ceramic substrate and method for the production thereof
US6759740B2 (en) Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP3426926B2 (ja) 配線基板およびその実装構造
JPH0524107B2 (ja)
JP2002128564A (ja) ガラスセラミックスおよびその製造方法並びにそれを用いた配線基板
JPS62150856A (ja) セラミツク多層基板材料
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3441941B2 (ja) 配線基板およびその実装構造
JP2003073162A (ja) ガラスセラミックスおよびそれを用いた配線基板
JP2892163B2 (ja) 低温焼成ガラスセラミック体
JP3441924B2 (ja) 配線基板およびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3441950B2 (ja) 配線基板およびその実装構造
JP3314131B2 (ja) 配線基板
JP2003137657A (ja) ガラスセラミックスおよびその製造方法、並びに配線基板
JP2005101095A (ja) 磁器用組成物及び磁器、並びに磁器の製造方法
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2005179137A (ja) 高周波伝送特性に優れた磁器
JP2648470B2 (ja) 配線回路用セラミック基板
JP3450998B2 (ja) 配線基板およびその実装構造
JP3450167B2 (ja) 半導体素子収納用パッケージ
JPH09263472A (ja) 配線基板