JP3441941B2 - 配線基板およびその実装構造 - Google Patents

配線基板およびその実装構造

Info

Publication number
JP3441941B2
JP3441941B2 JP30093297A JP30093297A JP3441941B2 JP 3441941 B2 JP3441941 B2 JP 3441941B2 JP 30093297 A JP30093297 A JP 30093297A JP 30093297 A JP30093297 A JP 30093297A JP 3441941 B2 JP3441941 B2 JP 3441941B2
Authority
JP
Japan
Prior art keywords
crystal phase
wiring board
weight
sio
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30093297A
Other languages
English (en)
Other versions
JPH11130533A (ja
Inventor
吉健 寺師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30093297A priority Critical patent/JP3441941B2/ja
Priority to US09/049,312 priority patent/US6120906A/en
Publication of JPH11130533A publication Critical patent/JPH11130533A/ja
Application granted granted Critical
Publication of JP3441941B2 publication Critical patent/JP3441941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子収納用
パッケージ、多層配線基板等に適用される配線基板に関
するものであり、特に、銅や、銀と同時焼成が可能であ
り、また、プリント基板などの有機樹脂からなる外部電
気回路基板に対する高い信頼性をもって実装可能な配線
基板とその実装構造に関するものである。
【0002】
【従来技術】従来より、セラミック多層配線基板として
は、アルミナ質焼結体からなる絶縁基板の表面または内
部にタングステンやモリブデンなどの高融点金属からな
る配線層が形成されたものが最も普及している。
【0003】また、最近に至り、高度情報化時代を迎
え、使用される周波数帯域はますます高周波化に移行し
つつある。このような、高周波の信号の伝送を必要を行
う高周波配線基板においては、高周波信号を損失なく伝
送する上で、配線層を形成する導体の抵抗が小さいこ
と、また絶縁基板の高周波領域での誘電損失が小さいこ
とが要求される。
【0004】ところが、従来のタングステン(W)や、
モリブデン(Mo)などの高融点金属は導体抵抗が大き
く、信号の伝搬速度が遅く、また、30GHz以上の高
周波領域の信号伝搬も困難であることから、W、Moな
どの金属に代えて銅、銀、金などの低抵抗金属を使用す
ることが必要である。
【0005】このような低抵抗金属からなる配線層は、
アルミナと同時焼成することが不可能であるため、最近
では、ガラス、またはガラスとセラミックスとの複合材
料からなる、いわゆるガラスセラミックスを絶縁基板と
して用いた配線基板が開発されつつある。例えば、特公
平4−12639号のように、ガラスにSiO2 系フィ
ラーを添加し、銅、銀、金などの低抵抗金属からなる配
線層と900〜1000℃の温度で同時焼成した多層配
線基板や、特開昭60−240135号のように、ホウ
ケイ酸亜鉛系ガラスに、Al2 3 、ジルコニア、ムラ
イトなどのフィラーを添加したものを低抵抗金属と同時
焼成したものなどが提案されている。その他、特開平5
−298919号には、ムライトやコージェライトを結
晶相として析出させたガラスセラミック材料も提案され
ている。
【0006】また、多層配線基板や半導体素子収納用パ
ッケージなどの配線基板をマサーボードなどの絶縁基板
が有機樹脂を含むプリント基板に実装する上で、プリン
ト基板との熱膨張差により発生する応力により実装部分
が剥離したり、クラックなどが発生するのを防止するう
えで、絶縁基板の熱膨張係数がプリント基板のそれと近
似していることが望まれる。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
従来のガラスセラミックスでは、銅、銀、金などの低抵
抗金属との同時焼成が可能であっても、従来のガラスセ
ラミックス焼結体は、アルミナ質焼結体に比較して熱膨
張係数が低く、3〜6ppm/℃程度であり、プリント
基板に実装する場合に、実装の信頼性が低く実用上満足
できるものではなかった。また、マイクロ波やミリ波な
どの高周波信号を用いる配線基板の絶縁基板としても具
体的に検討されておらず、そのほとんどが誘電損失が高
く、十分満足できる高周波特性を有するものではなかっ
た。
【0008】従って、本発明は、金、銀、銅を配線導体
として多層化が可能となるように800〜1000℃で
焼成可能であるとともに、プリント基板の熱膨張係数と
近似した高熱膨張係数を有し、且つ高周波領域において
も低誘電率および低誘電正接の配線基板を提供すること
を目的とする。また、本発明は、プリント基板などの外
部電気回路基板に対して、高信頼性をもって実装可能な
配線基板の実装構造を提供することを目的とするもので
ある。
【0009】
【課題を解決するための手段】本発明者は、上記課題を
鋭意検討した結果、絶縁基板の表面あるいは内部に、配
線層が配設されてなる配線基板において、絶縁基板を、
Si、Al、Mg、Sr、TiおよびZnを構成元素と
して含む複合酸化物焼結体により構成し、その焼結体中
において、SiO2 結晶相と、少なくともZn、Alを
含むスピネル型酸化物結晶相と、少なくともSr、Al
およびSiを含む複合酸化物結晶相とを構成相として析
出せしめることにより、高熱膨張化を達成できるととも
に、低誘電率化、高周波領域において低誘電損失化を実
現できることを知見し、本発明に至った。
【0010】即ち、本発明の配線基板は、絶縁基板と、
その表面あるいは内部に配線層を具備してなるものであ
り、前記絶縁基板を、Si、Al、Mg、Zn、Srお
よびTiを構成元素として含むとともに、結晶相とし
て、SiO2 結晶相と、少なくともZn、Alを含むス
ピネル型酸化物結晶相と、少なくともSr、Alおよび
Siを含む複合酸化物結晶相とを含有し、且つ室温から
400℃における熱膨張係数が7ppm/℃以上の焼結
体により構成することを特徴とする。さらに、前記Si
2 結晶相が、クオーツ型結晶相であること、前記少な
くともSr、AlおよびSiを含む複合酸化物結晶相
が、単斜晶からなり、特にスラウソナイト型結晶相から
なること、前記複合酸化物焼結体が、SiO2 、Al2
3 、MgO、ZnOおよびB2 3 を含むガラス粉末
30〜95重量%と、SiO2 4.9〜40重量%、S
rOとTiO2 との複合酸化物0.1〜10重量%、Z
nO0〜30重量%、B2 3 0〜10重量%とからな
る混合物を成形後、800〜1000℃の温度で焼成し
てなること、その場合のガラス粉末が、SiO2 40〜
52重量%、Al2 3 14〜32重量%、MgO4〜
24重量%、ZnO1〜16重量%、B2 3 5〜15
重量%の割合からなることを特徴とするものである。
【0011】また、本発明の配線基板の実装構造によれ
ば、絶縁基板と、該絶縁基板の表面あるいは内部に配設
された配線層と、外部電気回路と接続するための接続端
子を具備する配線基板を、有機樹脂を含有する絶縁体の
少なくとも表面に配線導体が形成された外部電気回路基
板に載置して、前記配線基板の接続端子を前記外部電気
回路基板の配線導体にロウ付けしてなるものであり、前
記配線基板の絶縁基板が、Si、Al、Mg、Zn、S
rおよびTiを構成元素として含むとともに、結晶相と
して、SiO2 結晶相と、少なくともZn、Alを含む
スピネル型酸化物結晶相と、少なくともSr、Alおよ
びSiを含む複合酸化物結晶相とを含有し、且つ室温か
ら400℃における熱膨張係数が7ppm/℃以上の焼
結体からなることを特徴とするものである。
【0012】
【発明の実施の形態】本発明の配線基板として、半導体
素子を収納搭載したパッケージを例として図1をもとに
説明する。図1は、半導体収納用パッケージ、特に、接
続端子がボール状端子からなるボールグリッドアレイ
(BGA)型パッケージの概略断面図である。図1によ
れば、パッケージAは、絶縁材料からなる絶縁基板1と
蓋体2によりキャビティ3が形成されており、そのキャ
ビティ3内には、半導体素子4が搭載されている。
【0013】また、絶縁基板1の表面および内部には、
半導体素子4と電気的に接続された配線層5が形成され
ている。この配線層5は、高周波信号の伝送時に導体損
失を極力低減するために、銅、銀あるいは金などの低抵
抗金属からなることが望ましい。また、この配線層5に
1GHz以上、特に20GHz以上、さらには、50G
Hz以上、またさらには70GHz以上の高周波信号を
伝送する場合には、高周波信号が損失なく伝送されるこ
とが必要となるため、周知のストリップ線路、マイクロ
ストリップ線路、コプレーナ線路、誘電体導波管線路の
うちの少なくとも1種から構成される。
【0014】また、図1のパッケージにおいて、絶縁基
板1の底面には、接続用電極層6が被着形成されてお
り、パッケージ内の配線層5と接続されている。そし
て、接続用電極層6には、半田などのロウ材7によりボ
ール状端子8が被着形成されている。
【0015】本発明によれば、図1に示されるようなパ
ッケージにおける前記絶縁基板1を、Si、Al、M
g、Zn、Sr及びTiを構成元素として含む複合酸化
物焼結体から構成する。また、この焼結体は、図2の焼
結体の組織を説明するための概略図に示すように、Si
2 からなる結晶相(Si)と、少なくともZnOとA
2 3 とからなるスピネル型結晶相(SP)のいずれ
かを主たる結晶相とし、これら2つの結晶により、焼結
体中の全結晶相の50%以上を占めるものである。ま
た、本発明によれば、上記の2つの結晶相以外の結晶相
として、少なくともSr、AlおよびSiを含む複合酸
化物結晶相(SL)を含有する。
【0016】SiO2 からなる結晶相(Si)とは、ク
オーツ型結晶相からなることが望ましく、少なくともZ
nOとAl2 3 とを主体とするスピネル型結晶相(S
P)としては、ZnAl2 4 で表されるガーナイトな
どが挙げられる。少なくともSr、AlおよびSiを含
む複合酸化物結晶相(SL)は、単斜晶からなり、特に
SrAl2 Si2 8 で表されるスラウソナイト型結晶
相であることが望ましい。
【0017】なお、上記の各結晶相中には、主たる構成
金属元素以外に結晶構造を変化させない範囲で、他の金
属元素が固溶していてもよい。例えば、ZnAl2 4
には、MgAl2 4 が固溶して、(Zn,Mg)Al
2 4 のスピネル型結晶相からなる場合もある。また、
クオーツ型結晶相中には、SiO2 以外にZn、Bが固
溶する場合もある。
【0018】また、本発明によれば、上記3つの結晶以
外に、2MgO・2Al2 3 ・5SiO2 で表される
コージエライト型結晶相が微量存在する場合もある。さ
らに、焼結体組織においては、上記の結晶相の粒界に、
SiO2 、またはSiO2 、B2 3 、Al2 3 、S
rOを含むガラス相が存在する場合もある。
【0019】また、本発明における絶縁基板を構成する
複合酸化物焼結体の全体組成としては、Si、Al、M
g、Zn、SrおよびTiの各金属元素の酸化物換算に
よる合量を100重量%とした時、SiO2 を30〜6
0重量%、Al2 3 を18〜25重量%、MgOを5
〜13重量%、ZnOを5〜35重量%、B2 3 を5
〜12重量%、SrO1〜3重量%、TiO2 1〜3重
量%の割合からなることが望ましい。
【0020】また、本発明によれば、結晶相として、前
記SiO2 結晶相、スピネル型結晶相およびSr、Al
およびSiを含む複合酸化物結晶相(例えば、スラウソ
ナイト型結晶)は、室温〜400℃において、それ自体
が高い熱膨張特性を有し、例えば、クオーツ型結晶は1
3〜20ppm/℃、ガーナイト型結晶およびスラウソ
ナイト型結晶は7〜8ppm/℃の熱膨張係数を有する
ことから、これらの結晶相により焼結体を構成すること
により、絶縁基板の熱膨張係数も大きくなる傾向にあ
る。熱膨張係数を高める上では、望ましくは、SiO2
結晶相、特にクオーツ型結晶相が最も多いのがよい。な
お、SiO2 結晶相としてクオーツの他にクリストバラ
イト、トリジマイトがあるが、クリストバライトは、2
00℃付近に熱膨張係数の屈曲点を有することから望ま
しくない。
【0021】本発明によれば、上記の複合酸化物焼結体
からなる絶縁基板は、誘電率が6以下、特に5以下と低
く、且つプリント基板との実装の信頼性を向上させる上
で、絶縁基板の室温から400℃における熱膨張係数が
7ppm/℃以上、特に9ppm/℃以上、さらには1
0ppm/℃以上であるのがよい。これは、上記熱膨張
係数が7ppm/℃よりも低いと、プリント基板との熱
膨張差により、半田実装時や半導体素子の作動停止によ
る繰り返し温度サイクルによって、プリント基板とパッ
ケージとの実装部に熱膨張差に起因する応力が発生し、
実装部にクラック等が発生し、実装構造の信頼性を損ね
てしまうためである。
【0022】従って、本発明における実装構造は、図1
に示すように、ポリイミド樹脂、エポキシ樹脂、フェノ
ール樹脂などの有機樹脂を含む絶縁材料からなる絶縁基
板9の表面に配線導体10が形成された外部電気回路基
板Bに対して、ロウ材を介して実装されるものである。
具体的には、パッケージAにおける絶縁基板1の底面に
取付けられているボール状端子8と、外部電気回路基板
Bの配線導体10とを当接させてPb−Snなどの半田
等のロウ材11によりロウ付けして実装される。また、
ボール状端子8自体を溶融させて配線導体10と接続さ
せてもよい。
【0023】本発明によれば、このようなボール状端子
8を介在したロウ付けにより実装されるような表面実装
型のパッケージにおいて、有機樹脂を含む絶縁基板から
なる外部電気回路基板にロウ付け実装した場合において
も、外部電気回路基板の絶縁基板との熱膨張差を従来の
セラミック材料よりも小さくできることから、かかる実
装構造に対して、熱サイクルが印加された場合において
も、応力の発生を抑制することができる結果、実装構造
の長期信頼性を高めることができる。
【0024】次に、本発明における配線基板の絶縁基板
を構成する複合酸化物焼結体を製造する方法について説
明する。まず、出発原料として、SiO2 、Al
2 3 、MgO、ZnO、B2 3 を含む結晶化ガラス
粉末と、フィラー成分として、ZnO粉末、SiO2
末、あるいはウイレマイト(Zn2 SiO4 )粉末、B
2 3 粉末およびSrTiO3 などのSrOとTiO2
との複合酸化物を組み合わせて用い、これらを所望の比
率で混合する。
【0025】用いる結晶化ガラスの望ましい組成として
は、SiO2 40〜52重量%、Al2 3 14〜32
重量%、MgO4〜24重量%、ZnO1〜16重量
%、B2 3 5〜15重量%であることが望ましい。
【0026】そして、ガラス粉末30〜95重量%、特
に60〜90重量%に対して、SiO2 を4.9〜40
重量%、特に9〜30重量%、SrOとTiO2 を合量
で0.1〜10重量%、特に1〜5重量%の割合で添加
し、さらに任意成分としてZnOを0〜30重量%、B
2 3 を0〜10重量%の割合で添加混合する。
【0027】上記の原料粉末において、各成分を上記の
範囲に限定する理由は、ガラス粉末が30重量%よりも
少ないと、1000℃以下の温度での焼成が不可能であ
り、95重量%よりも多いと、焼成温度でガラスが溶融
してしまい焼結体を作製することができなくなる。
【0028】また、SiO2 量が4.9重量%よりも少
ないと、焼結体中でのSiO2 結晶相の絶対量が低下す
るために高熱膨張の焼結体が得られず、40重量%を越
えると、難焼結性となり、1000℃以下の焼成温度で
緻密化できないためである。
【0029】SrOとTiO2 は、SrTiO3 等の複
合酸化物として添加することが最も望ましく、特にこの
SrOおよびTiO2 の添加により、かかる系の焼結性
を大幅に向上させることができ、低温焼成化とともに、
焼結体中のボイドの低減を図ることができる。また、一
般に、Al2 3 やSiO2 からなるガラス相の熱膨張
係数は5〜6ppm/℃と低い。しかし、SrOとガラ
ス中のAl2 3 やSiO2 との反応を進行させて、ス
ラウソナイト等の複合酸化物を析出させると、このスラ
ウソナイトが約7ppm/℃の高熱膨張特性を有するこ
とから、焼結体全体の熱膨張係数をSrOを添加しない
場合に比較して0.5〜1ppm/℃程度高めることが
できる。なお、残余のTiO2 は、上記の結晶化を促進
する役割をなす。しかし、TiO2 自体の誘電率が高い
ために多く残存すると系全体の誘電率が高くなり望まし
くない。
【0030】従って、SrOおよびTiO2 の添加量が
0.1重量%よりも少ないと、焼結性の向上効果および
ボイドの低減効果が小さく、また、Sr、Al、Si含
有複合酸化物結晶が生成されず、10重量%よりも多い
と誘電率が高くなる。
【0031】また、B2 3 およびZnOは、任意成分
であり、特に、これらの成分の添加により、焼結性を改
善することができる。但し、ZnO量が30重量%を越
えると焼結体の熱膨張係数が低くなり、B2 3 量が1
0重量%を越えると溶剤へのB成分の溶解などの問題か
らスラリー化およびテープ化が困難となるためである。
【0032】そして、上記の組成で秤量混合された混合
粉末を用いて所定の成形体を作製し、その成形体を80
0〜1000℃の酸化性雰囲気または不活性雰囲気中で
焼成することにより作製することができる。
【0033】また、上記の焼結体を用いて配線層を具備
する配線基板を作製するには、前記混合粉末を用いて、
適当な有機溶剤、溶媒を用いて混合してスラリーを調製
し、これを従来周知のドクターブレード法やカレンダー
ロール法、あるいは圧延法、プレス成形法により、シー
ト状に成形する。そして、このシート状成形体に所望に
よりスルーホールを形成した後、スルーホール内に、
銅、金、銀のうちの少なくとも1種を含む金属ペースト
を充填する。そして、シート状成形体表面には、高周波
信号が伝送可能な高周波線路パターンを金属ペーストを
用いてスクリーン印刷法、グラビア印刷法などの配線層
の厚みが5〜30μmとなるように、印刷塗布する。そ
の後、複数のシート状成形体を位置合わせして積層圧着
した後、830〜1000℃の酸化性雰囲気または非酸
化性雰囲気で焼成することにより、配線基板を作製する
ことができる。
【0034】そして、この配線基板の表面には、半導体
素子が搭載され配線層と信号の伝達が可能なように接続
される。接続方法としては、配線層上に直接搭載させて
接続させたり、あるいはワイヤーボンディングや、TA
Bテープなどにより配線層と半導体素子とが接続され
る。
【0035】さらに、半導体素子が搭載された配線基板
表面に、絶縁基板と同種の絶縁材料や、その他の絶縁材
料、あるいは放熱性が良好な金属等からなるキャップを
ガラス、樹脂、ロウ材等の接着剤により接合することに
より、半導体素子を気密に封止することができ、これに
より半導体素子収納用パッケージを作製することができ
る。
【0036】
【実施例】下記の組成からなる2種のガラスを準備し
た。
【0037】ガラスA:SiO2 44重量%−Al2
3 29重量%−MgO11重量%−ZnO7重量%−B
2 3 9重量% ガラスB:SiO2 44重量%−Al2 3 26重量%
−MgO19重量%−ZnO1重量%−B2 3 10重
量% そして、この結晶化ガラス粉末に対して、平均粒径が1
μm以下のシリカ粉末(クオーツ)とZnO粉末、Sr
TiO3 粉末、B2 3 粉末を用いて、表1、表2の組
成に従い混合した。
【0038】そして、この混合物に有機バインダー、可
塑剤、トルエンを添加し、スラリーを調製した後、この
スラリーを用いてドクターブレード法により厚さ300
μmのグリーンシートを作製した。そして、このグリー
ンシートを5枚積層し、50℃の温度で100kg/c
2 の圧力を加えて熱圧着した。得られた積層体を水蒸
気含有/窒素雰囲気中で700℃で脱バインダーした
後、乾燥窒素中で表1、表2の条件において焼成して絶
縁基板用焼結体を得た。
【0039】得られた焼結体について誘電率、誘電損失
を以下の方法で評価した。誘電率、誘電損失は、試料形
状 直径10mm、厚み5mmの試料を切り出し、15
〜20GHzにてネットワークアナライザー、シンセサ
イズドスイーパーを用いて誘電体円柱共振器法により測
定した。測定では、φ50のCu板治具の間に試料の誘
電体基板を挟んで測定した。共振器のTE011モード
の共振特性より、誘電率、誘電損失を算出した。また、
室温〜400℃における熱膨張曲線をとり、熱膨張係数
を算出した。測定の結果は表1、表2に示した。
【0040】また、焼結体中における結晶相をX線回折
測定から同定し、さらに非晶質相中の構成元素をEDX
(TEM)およびEPMAによって、その量が1000
ppm以上の元素を表1、表2に示した。
【0041】さらに、上記のグリーンシートに対して、
バイアホールを形成して銅ペーストを充填し、シート表
面に銅ペーストを配線パターンに印刷塗布し、また、最
下層のグリーンシートの底面には、内部の配線層と導通
する電極層を形成した後、これを5層積層して、上記と
同様な条件で焼成して35mm角、厚み1.2mmの多
層配線基板を作製した。
【0042】この多層配線基板の電極層に、Pb90重
量%−Sn10重量%の半田からなるボール状端子を低
融点半田(Pb37重量%−Sn63重量%)により取
着した。なお、ボール状端子は、1cm2 当たり30個
の密度で配線基板の底面全体に形成した。
【0043】そして、この配線基板をガラス−エポキシ
基板からなる40〜800℃における熱膨張係数が13
ppm/℃の絶縁基板の表面に銅箔からなる配線導体が
形成されたプリント基板に実装した。実装は、プリント
基板表面の配線導体と配線基板のボール状端子とを位置
合わせして、前記低融点半田によって実装した。
【0044】上記のようにして多層配線基板をプリント
基板に実装したものを大気雰囲気にて−40℃と125
℃の各温度に制御した恒温槽に15分/15分の保持を
1サイクルとして最高1000サイクル繰り返した。そ
して、各サイクル毎にプリント基板の配線導体と配線基
板間の電気抵抗を測定し電気抵抗の変化が現れるまでの
サイクル数を表1、表2に示した。
【0045】また、一部の試料については、フィラー成
分として、ZnO、SiO2 に代わり、Al2 3
末、コージェライト粉末を用いて同様に焼結体を作製し
評価した(試料No.8、9、22、23)。また、上記
結晶化ガラスA、Bに代わり、以下の組成からなるガラ
スCおよびガラスDを用いて同様に評価を行った(試料
No.24〜27)。
【0046】ガラスC:SiO2 10.4重量%−Al
2 3 2.5重量%−B2 3 45.3重量%−CaO
35.2重量%−Na2 O6.6重量% ガラスD:SiO2 14重量%−Al2 3 24.7重
量%−B2 3 22.6重量%−BaO14.2重量%
−Li2 O12.8重量%−Na2 O11.7重量%
【0047】
【表1】
【0048】
【表2】
【0049】表1の結果から明らかなように、本発明に
基づき、クオーツ型結晶相およびガーナイト型結晶相を
主体とし、スラウソナイト型結晶相を含む熱膨張係数が
7ppm/℃以上の高熱膨張係数を有する焼結体は、い
ずれも15〜20GHzの測定周波数にて、誘電率6以
下、誘電損失が30×10-4以下の優れた誘電特性を有
するとともに、プリント基板への実装において、熱サイ
クル試験でいずれも1000サイクル試験後もプリント
基板との実装不良を生じることがなかった。
【0050】これに対して、組成において、SiO2
Al2 3 −MgO−ZnO−B23 を含むガラス量
が、95重量%よりも多い試料No.1では、熱膨張係数
7ppm/℃以上が達成されず、30重量%よりも少な
い試料No.15では、B2 3 を多量に配合しないと低
温で焼結することが困難であり、その結果、液相成分が
溶出して焼結体にならなかった。また、ZnO量が30
重量%を越える試料No.12では、1000℃以下での
焼成が難しく、熱膨張係数も低いものであった。
【0051】また、SiO2 を無添加またはSiO2
が4.9重量%よりも少ない試料No.1、7、8、9、
17、22、23では、いずれも熱膨張係数が低いもの
であった。逆に40重量%を越える試料No.13では、
1000℃以下で緻密化することができなかった。B2
3 量が10重量%を越える試料No.14、15では、
液相が溶出し緻密化できなかった。
【0052】試料No.8、9、22、23は、ガラスへ
の添加成分としてAl2 3 やコージェライトを配合し
たものであるが、焼結体中にコージェライトやAl2
3 などの結晶が析出して熱膨張係数が低くなった。
【0053】さらに、ガラスとして、MgOやZnOを
含まないガラスC、Dを用いた試料No.24〜27で
は、誘電損失が大きくなる傾向にあった。
【0054】
【発明の効果】以上詳述した通り、本発明の配線基板に
よれば、絶縁基板を特定の結晶相が析出した複合酸化物
焼結体により構成することにより、1000℃以下の低
温で焼成できることから、銅などの低抵抗金属による配
線層を形成でき、しかも1GHz以上の高周波領域にお
いて、低誘電率、低誘電損失を有することから、高周波
信号を極めて良好に損失なく伝送することができる。し
かも、この絶縁基板は、高熱膨張特性を有することか
ら、有機樹脂を含む絶縁基板を具備するプリント基板な
どのマザーボードに対してロウ材等により実装した場合
においても優れた耐熱サイクル性を有し、高信頼性の実
装構造を提供できる。
【図面の簡単な説明】
【図1】本発明の配線基板を用いたBGA型の半導体素
子収納用パッケージの一例を説明するための概略断面図
である。
【図2】本発明の絶縁基板における焼結体の組織を説明
するための概略図である。
【符号の説明】
A 半導体素子収納用パッケージ 1 絶縁基板 2 蓋体 3 キャビティ 4 半導体素子 5 配線層 6 接続用電極 7 ロウ材 8 ボール状端子 B 外部電気回路基板 9 絶縁基板 10 配線導体 11 ロウ材 Si SiO2 結晶相 SP スピネル型結晶相 SL Sr、AlおよびSi含有結晶相 G 非晶質相
フロントページの続き (51)Int.Cl.7 識別記号 FI H05K 3/46 H01L 23/14 C

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板と、その表面あるいは内部に配線
    層を具備してなる配線基板において、前記絶縁基板が、
    Si、Al、Mg、Zn、SrおよびTiを構成元素と
    して含むとともに、結晶相として、SiO2 結晶相と、
    少なくともZn、Alを含むスピネル型酸化物結晶相
    と、少なくともSr、AlおよびSiを含む複合酸化物
    結晶相とを含有し、且つ室温から400℃における熱膨
    張係数が7ppm/℃以上の複合酸化物焼結体からなる
    ことを特徴とする配線基板。
  2. 【請求項2】前記SiO2 結晶相が、クオーツ型結晶相
    である請求項1記載の配線基板。
  3. 【請求項3】前記少なくともSr、AlおよびSiを含
    む複合酸化物結晶相が、単斜晶からなる請求項1記載の
    配線基板。
  4. 【請求項4】前記少なくともSr、AlおよびSiを含
    む複合酸化物結晶相が、スラウソナイト型結晶相からな
    る請求項3記載の配線基板。
  5. 【請求項5】前記複合酸化物焼結体が、SiO2 、Al
    2 3 、MgO、ZnOおよびB2 3 を含むガラス粉
    末30〜95重量%と、SiO2 4.9〜40重量%、
    SrOとTiO2 との複合酸化物0.1〜10重量%、
    ZnO0〜30重量%、B2 3 0〜10重量%とから
    なる混合物を成形後、800〜1000℃の温度で焼成
    してなる請求項1記載の配線基板。
  6. 【請求項6】前記ガラス粉末が、SiO2 40〜52重
    量%、Al2 3 14〜32重量%、MgO4〜24重
    量%、ZnO1〜16重量%、B2 3 5〜15重量%
    の割合からなることを特徴とする請求項5記載の配線基
    板。
  7. 【請求項7】絶縁基板と、該絶縁基板の表面あるいは内
    部に配設された配線層と、外部電気回路と接続するため
    の接続端子を具備する配線基板を、有機樹脂を含有する
    絶縁体の少なくとも表面に配線導体が形成された外部電
    気回路基板に載置して、前記配線基板の接続端子を前記
    外部電気回路基板の配線導体にロウ付けしてなる配線基
    板の実装構造において、前記配線基板の絶縁基板が、S
    i、Al、Mg、Zn、SrおよびTiを構成元素とし
    て含むとともに、結晶相として、SiO2 結晶相と、少
    なくともZn、Alを含むスピネル型酸化物結晶相と、
    少なくともSr、AlおよびSiを含む複合酸化物結晶
    相とを含有し、且つ室温から400℃における熱膨張係
    数が7ppm/℃以上の複合酸化物焼結体からなること
    を特徴とする配線基板の実装構造。
JP30093297A 1997-03-31 1997-10-31 配線基板およびその実装構造 Expired - Fee Related JP3441941B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30093297A JP3441941B2 (ja) 1997-10-31 1997-10-31 配線基板およびその実装構造
US09/049,312 US6120906A (en) 1997-03-31 1998-03-27 Insulated board for a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30093297A JP3441941B2 (ja) 1997-10-31 1997-10-31 配線基板およびその実装構造

Publications (2)

Publication Number Publication Date
JPH11130533A JPH11130533A (ja) 1999-05-18
JP3441941B2 true JP3441941B2 (ja) 2003-09-02

Family

ID=17890856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30093297A Expired - Fee Related JP3441941B2 (ja) 1997-03-31 1997-10-31 配線基板およびその実装構造

Country Status (1)

Country Link
JP (1) JP3441941B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10531562B2 (en) * 2017-05-31 2020-01-07 International Business Machines Corporation Heat-activated conductive spinel materials for printed circuit board via overcurrent protection

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365249B (zh) 2009-03-26 2014-06-04 日立金属株式会社 介电陶瓷组合物、多层介电基板、电子部件和介电陶瓷组合物的制备方法
CN104529247A (zh) * 2014-12-15 2015-04-22 田忠和 超硬度、抗菌人造石英石板材及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10531562B2 (en) * 2017-05-31 2020-01-07 International Business Machines Corporation Heat-activated conductive spinel materials for printed circuit board via overcurrent protection

Also Published As

Publication number Publication date
JPH11130533A (ja) 1999-05-18

Similar Documents

Publication Publication Date Title
US6759740B2 (en) Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP3793560B2 (ja) 低温焼成磁器およびその製造方法
JP3441941B2 (ja) 配線基板およびその実装構造
JP3793559B2 (ja) 高周波用磁器組成物および高周波用磁器
JP3441924B2 (ja) 配線基板およびその実装構造
JP3441950B2 (ja) 配線基板およびその実装構造
JP3865967B2 (ja) 磁器およびそれを用いた配線基板
JP3377898B2 (ja) 低温焼成磁器組成物
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP3827491B2 (ja) 高周波用磁器組成物および高周波用磁器並びに高周波用磁器の製造方法
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3085667B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3064273B2 (ja) 高周波用磁器
JP3610226B2 (ja) 配線基板およびその実装構造
JP3793558B2 (ja) 高周波用磁器
JP2005101095A (ja) 磁器用組成物及び磁器、並びに磁器の製造方法
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3663300B2 (ja) 高周波用磁器組成物、高周波用磁器およびその製造方法
JP2002020162A (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP3314131B2 (ja) 配線基板
JP3131191B2 (ja) 高周波用磁器組成物および高周波用磁器
JP3663335B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3085669B1 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3764626B2 (ja) 配線基板
JP2003165765A (ja) ガラスセラミック組成物およびガラスセラミックスの製造方法、並びに配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees