JPH1154696A - 高周波多層誘電体基板およびマルチチップモジュール - Google Patents
高周波多層誘電体基板およびマルチチップモジュールInfo
- Publication number
- JPH1154696A JPH1154696A JP9208160A JP20816097A JPH1154696A JP H1154696 A JPH1154696 A JP H1154696A JP 9208160 A JP9208160 A JP 9208160A JP 20816097 A JP20816097 A JP 20816097A JP H1154696 A JPH1154696 A JP H1154696A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic layer
- dielectric constant
- ground electrode
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 高周波装置の小型化の妨げになるという課
題、高周波装置の低コスト化の妨げとなるという課題、
接続配線の自由度が小さいという課題があった。 【解決手段】 高周波多層誘電体基板１は、セラミック
層２と低誘電率層３とから構成される２層基板の下面に
下側グランド電極４、上面に第１および第２の上側グラ
ンド電極５および６を備え、２層基板の層間に接続配線
７を備えた構造をしている。また、マルチチップモジュ
ール１１は、第１の上側グランド電極５上に高周波回路
チップ１２を装荷し、第２の上側グランド電極６上に制
御回路チップ１３を装荷し、第１の接続用パッド１４と
接続配線７とを接続し、第２の接続用パッド１５と接続
配線７とを接続した構造をしている。
題、高周波装置の低コスト化の妨げとなるという課題、
接続配線の自由度が小さいという課題があった。 【解決手段】 高周波多層誘電体基板１は、セラミック
層２と低誘電率層３とから構成される２層基板の下面に
下側グランド電極４、上面に第１および第２の上側グラ
ンド電極５および６を備え、２層基板の層間に接続配線
７を備えた構造をしている。また、マルチチップモジュ
ール１１は、第１の上側グランド電極５上に高周波回路
チップ１２を装荷し、第２の上側グランド電極６上に制
御回路チップ１３を装荷し、第１の接続用パッド１４と
接続配線７とを接続し、第２の接続用パッド１５と接続
配線７とを接続した構造をしている。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波多層誘電
体基板およびマルチチップモジュールに関する。
体基板およびマルチチップモジュールに関する。
【０００２】
【従来の技術】従来、高周波を取り扱う携帯電話などの
装置では、良好な特性を得るため、比較的高価なガリウ
ムひ素半導体を用いて形成される高周波増幅器などの高
周波回路部品が用いられている。以下、高周波を取り扱
う装置を高周波装置という。
装置では、良好な特性を得るため、比較的高価なガリウ
ムひ素半導体を用いて形成される高周波増幅器などの高
周波回路部品が用いられている。以下、高周波を取り扱
う装置を高周波装置という。
【０００３】そして、このような高周波装置では、その
小型化および低コスト化を図るため、高価ではあるが高
周波特性の良好なガリウムひ素半導体チップに高周波で
動作する高周波回路を形成し、高周波特性は良くないが
安価なシリコン半導体チップに低周波で動作する制御回
路を形成し、これら半導体チップを同一の誘電体基板上
に装荷し、高周波回路と制御回路とを接続するマルチチ
ップモジュールの手法が用いられている。以下、高周波
回路が形成されている半導体チップを高周波回路チップ
といい、制御回路が形成されている半導体チップを制御
回路チップという。
小型化および低コスト化を図るため、高価ではあるが高
周波特性の良好なガリウムひ素半導体チップに高周波で
動作する高周波回路を形成し、高周波特性は良くないが
安価なシリコン半導体チップに低周波で動作する制御回
路を形成し、これら半導体チップを同一の誘電体基板上
に装荷し、高周波回路と制御回路とを接続するマルチチ
ップモジュールの手法が用いられている。以下、高周波
回路が形成されている半導体チップを高周波回路チップ
といい、制御回路が形成されている半導体チップを制御
回路チップという。
【０００４】また、マルチチップモジュールを構成する
際、より一層の小型化を図るため、高周波多層誘電体基
板を用いる場合もある。
際、より一層の小型化を図るため、高周波多層誘電体基
板を用いる場合もある。
【０００５】図４は、例えば、文献１：「“Ａ ＧａＡ
ｓ ＭＣＭ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＯＦ
３．６Ｖ ＯＰＥＲＡＴＩＯＮ ＷＩＴＨ ＨＩＧＨ
ＥＦＦＩＣＩＥＮＣＹ ＯＦ ４９％ ＦＯＲ ０．９
ＧＨｚ ＤＩＧＩＴＡＬ ＣＥＬＬＵＬＡＲ ＰＨＯＮ
Ｅ ＳＹＳＴＥＭ”、１９９４ ＩＥＥＥ ＭＴＴ−Ｓ
Ｄｉｇｅｓｔ、ｐｐ．５６９〜５７２」に示された、
従来の高周波多層誘電体基板の構成図である。図４に
は、高周波多層誘電体基板の最上層上に高周波回路チッ
プが装荷され、さらに高周波多層誘電体基板の最上層上
に高周波整合回路が設けられている場合について示して
いる。図４において、１０１は高周波多層誘電体基板、
１０２は高誘電率な第１のセラミック層、１０３は高誘
電率な第２のセラミック層、１０４は高誘電率な第３の
セラミック層、１０５は高誘電率な第４のセラミック
層、１０６は第１のセラミック層１０２と第２のセラミ
ック層１０３との間に設けられた第１のグランド電極、
１０７は第３のセラミック層１０４と第４のセラミック
層１０５との間に設けられた第２のグランド電極、１０
８は第２のセラミック層１０３と第３のセラミック層１
０４との間に設けられたストリップ線路である。このよ
うに、高周波多層誘電体基板１０１は第１〜第４の高誘
電率セラミック層１０２〜１０５、第１，第２のグラン
ド電極１０６，１０７およびストリップ線路１０８から
構成されている。また、１０９は高周波多層誘電体基板
１０１の最上層である第４のセラミック層１０５上に装
荷された高周波回路チップ、１１０は高周波多層誘電体
基板１０１の最上層である第４のセラミック層１０５上
に設けられた高周波整合回路である。
ｓ ＭＣＭ ＰＯＷＥＲ ＡＭＰＬＩＦＩＥＲ ＯＦ
３．６Ｖ ＯＰＥＲＡＴＩＯＮ ＷＩＴＨ ＨＩＧＨ
ＥＦＦＩＣＩＥＮＣＹ ＯＦ ４９％ ＦＯＲ ０．９
ＧＨｚ ＤＩＧＩＴＡＬ ＣＥＬＬＵＬＡＲ ＰＨＯＮ
Ｅ ＳＹＳＴＥＭ”、１９９４ ＩＥＥＥ ＭＴＴ−Ｓ
Ｄｉｇｅｓｔ、ｐｐ．５６９〜５７２」に示された、
従来の高周波多層誘電体基板の構成図である。図４に
は、高周波多層誘電体基板の最上層上に高周波回路チッ
プが装荷され、さらに高周波多層誘電体基板の最上層上
に高周波整合回路が設けられている場合について示して
いる。図４において、１０１は高周波多層誘電体基板、
１０２は高誘電率な第１のセラミック層、１０３は高誘
電率な第２のセラミック層、１０４は高誘電率な第３の
セラミック層、１０５は高誘電率な第４のセラミック
層、１０６は第１のセラミック層１０２と第２のセラミ
ック層１０３との間に設けられた第１のグランド電極、
１０７は第３のセラミック層１０４と第４のセラミック
層１０５との間に設けられた第２のグランド電極、１０
８は第２のセラミック層１０３と第３のセラミック層１
０４との間に設けられたストリップ線路である。このよ
うに、高周波多層誘電体基板１０１は第１〜第４の高誘
電率セラミック層１０２〜１０５、第１，第２のグラン
ド電極１０６，１０７およびストリップ線路１０８から
構成されている。また、１０９は高周波多層誘電体基板
１０１の最上層である第４のセラミック層１０５上に装
荷された高周波回路チップ、１１０は高周波多層誘電体
基板１０１の最上層である第４のセラミック層１０５上
に設けられた高周波整合回路である。
【０００６】また、図５は、例えば、文献２：「特開平
６−１１２７１０号公報」に示された、従来の他の高周
波多層誘電体基板の構成図である。図５において、１１
１は高周波多層誘電体基板、１１２は高誘電率な第１の
セラミック層、１１３は高誘電率な第２のセラミック
層、１１４は第２のセラミック層１１３上に設けられた
低誘電率なガラス層、１１５は第１のセラミック層１１
２の下面に設けられた第１のグランド電極、１１６は第
２のセラミック層１１３とガラス層１１４との間に設け
られた第２のグランド電極、１１７は第１のセラミック
層１１２と第２のセラミック層１１３との間に設けられ
たストリップ線路、１１８はガラス層１１４上に設けら
れた配線、１１９は第２のセラミック層１１３および第
２のグランド電極１１６に形成されたバイアホールを通
してストリップ線路１１７と配線１１８とを接続する端
子である。このように、高周波多層誘電体基板１１１は
第１，第２のセラミック層１１２，１１３、ガラス層１
１４、第１，第２のグランド電極１１５，１１６、スト
リップ線路１１７、配線１１８および端子１１９から構
成されている。
６−１１２７１０号公報」に示された、従来の他の高周
波多層誘電体基板の構成図である。図５において、１１
１は高周波多層誘電体基板、１１２は高誘電率な第１の
セラミック層、１１３は高誘電率な第２のセラミック
層、１１４は第２のセラミック層１１３上に設けられた
低誘電率なガラス層、１１５は第１のセラミック層１１
２の下面に設けられた第１のグランド電極、１１６は第
２のセラミック層１１３とガラス層１１４との間に設け
られた第２のグランド電極、１１７は第１のセラミック
層１１２と第２のセラミック層１１３との間に設けられ
たストリップ線路、１１８はガラス層１１４上に設けら
れた配線、１１９は第２のセラミック層１１３および第
２のグランド電極１１６に形成されたバイアホールを通
してストリップ線路１１７と配線１１８とを接続する端
子である。このように、高周波多層誘電体基板１１１は
第１，第２のセラミック層１１２，１１３、ガラス層１
１４、第１，第２のグランド電極１１５，１１６、スト
リップ線路１１７、配線１１８および端子１１９から構
成されている。
【０００７】また、誘電体基板上に半導体チップを装荷
してマルチチップモジュールを構成し、誘電体基板の外
部に設けられていた、整合用あるいは入出力用のストリ
ップ線路を、半導体チップを装荷した領域以外の誘電体
基板上に設け、高周波装置の小型化を図る場合もある。
してマルチチップモジュールを構成し、誘電体基板の外
部に設けられていた、整合用あるいは入出力用のストリ
ップ線路を、半導体チップを装荷した領域以外の誘電体
基板上に設け、高周波装置の小型化を図る場合もある。
【０００８】
【発明が解決しようとする課題】従来の高周波多層誘電
体基板は以上のように構成されているので、高誘電率な
セラミック層を複数設けなければならず、誘電体基板の
コストが増大し、高周波装置の低コスト化の妨げになる
という課題があった。
体基板は以上のように構成されているので、高誘電率な
セラミック層を複数設けなければならず、誘電体基板の
コストが増大し、高周波装置の低コスト化の妨げになる
という課題があった。
【０００９】また、仮に、文献１に示された高周波多層
誘電体基板１０１上に高周波回路チップおよび制御回路
チップを装荷してマルチチップモジュールを構成する場
合には、高周波回路チップに形成された高周波回路と制
御回路チップに形成された制御回路とを接続する接続配
線を、第２のセラミック層１０３と第３のセラミック層
１０４との間あるいは高周波多層誘電体基板１０１の最
上層である第４のセラミック層１０５上に設けることと
なり、文献２に示された高周波多層誘電体基板１１１上
に高周波回路チップおよび制御回路チップを装荷してマ
ルチチップモジュールを構成する場合には、高周波回路
チップに形成された高周波回路と制御回路チップに形成
された制御回路とを接続する接続配線を、高周波多層誘
電体基板１１１の最上層であるガラス層１１４上に設け
ることとなる。このため、文献１に示された高周波多層
誘電体基板１０１の場合において第２のセラミック層１
０３と第３のセラミック層１０４との間に接続配線を設
ける場合のように、第２の誘電体層と第３の誘電体層と
の間に接続配線を設ける場合には、誘電体層が少なくと
も３層以上必要となるので、誘電体基板のコストが増大
し、高周波装置の低コスト化の妨げになる。また、文献
１に示された高周波多層誘電体基板１０１の場合におい
て高周波多層誘電体基板１０１の最上層である第４のセ
ラミック層１０５上に接続配線を設ける場合や、文献２
に示された高周波多層誘電体基板１１１の場合において
高周波多層誘電体基板１１１の最上層であるガラス層１
１４上に接続配線を設ける場合のように、最上層上に接
続配線を設ける場合には、高周波回路チップや制御回路
チップの周辺に接続配線を設けなければならず、誘電体
基板が大きくなり、高周波装置の小型化の妨げになる。
さらに、この場合には、高周波回路チップや制御回路チ
ップの周辺に接続配線を設けなければならず、接続配線
の自由度が制限される。
誘電体基板１０１上に高周波回路チップおよび制御回路
チップを装荷してマルチチップモジュールを構成する場
合には、高周波回路チップに形成された高周波回路と制
御回路チップに形成された制御回路とを接続する接続配
線を、第２のセラミック層１０３と第３のセラミック層
１０４との間あるいは高周波多層誘電体基板１０１の最
上層である第４のセラミック層１０５上に設けることと
なり、文献２に示された高周波多層誘電体基板１１１上
に高周波回路チップおよび制御回路チップを装荷してマ
ルチチップモジュールを構成する場合には、高周波回路
チップに形成された高周波回路と制御回路チップに形成
された制御回路とを接続する接続配線を、高周波多層誘
電体基板１１１の最上層であるガラス層１１４上に設け
ることとなる。このため、文献１に示された高周波多層
誘電体基板１０１の場合において第２のセラミック層１
０３と第３のセラミック層１０４との間に接続配線を設
ける場合のように、第２の誘電体層と第３の誘電体層と
の間に接続配線を設ける場合には、誘電体層が少なくと
も３層以上必要となるので、誘電体基板のコストが増大
し、高周波装置の低コスト化の妨げになる。また、文献
１に示された高周波多層誘電体基板１０１の場合におい
て高周波多層誘電体基板１０１の最上層である第４のセ
ラミック層１０５上に接続配線を設ける場合や、文献２
に示された高周波多層誘電体基板１１１の場合において
高周波多層誘電体基板１１１の最上層であるガラス層１
１４上に接続配線を設ける場合のように、最上層上に接
続配線を設ける場合には、高周波回路チップや制御回路
チップの周辺に接続配線を設けなければならず、誘電体
基板が大きくなり、高周波装置の小型化の妨げになる。
さらに、この場合には、高周波回路チップや制御回路チ
ップの周辺に接続配線を設けなければならず、接続配線
の自由度が制限される。
【００１０】また、仮に、文献２に示された高周波多層
誘電体基板１１１上に半導体チップを装荷しマルチチッ
プモジュールを構成し、半導体チップを装荷した領域以
外の高周波多層誘電体基板１１１上に整合用あるいは入
出力用のストリップ線路を設ける場合には、低誘電率な
ガラス層１１４がストリップ線路を構成する誘電体層と
なる。このため、低誘電率なガラス層１１４上に整合用
あるいは入出力用のストリップ線路を設ける場合には、
波長短縮率が小さくストリップ線路が長くなるので、誘
電体基板が大きくなり、高周波装置の小型化の妨げにな
る。さらに、この場合には、ガラス層１１４と第２のセ
ラミック層１１３とは熱膨張係数が相違するためガラス
層１１４を薄くし第２のセラミック層１１３からの剥離
を避ける必要があるので、整合用あるいは入出力用のス
トリップ線路として一般的に用いられる５０Ω程度の特
性インピーダンスをもつものの幅は非常に細くなり、ス
トリップ線路の損失が大きくなる。
誘電体基板１１１上に半導体チップを装荷しマルチチッ
プモジュールを構成し、半導体チップを装荷した領域以
外の高周波多層誘電体基板１１１上に整合用あるいは入
出力用のストリップ線路を設ける場合には、低誘電率な
ガラス層１１４がストリップ線路を構成する誘電体層と
なる。このため、低誘電率なガラス層１１４上に整合用
あるいは入出力用のストリップ線路を設ける場合には、
波長短縮率が小さくストリップ線路が長くなるので、誘
電体基板が大きくなり、高周波装置の小型化の妨げにな
る。さらに、この場合には、ガラス層１１４と第２のセ
ラミック層１１３とは熱膨張係数が相違するためガラス
層１１４を薄くし第２のセラミック層１１３からの剥離
を避ける必要があるので、整合用あるいは入出力用のス
トリップ線路として一般的に用いられる５０Ω程度の特
性インピーダンスをもつものの幅は非常に細くなり、ス
トリップ線路の損失が大きくなる。
【００１１】そして、このように、文献２に示された高
周波多層誘電体基板１１１上に半導体チップを装荷して
マルチチップモジュールを構成し、半導体チップを装荷
した領域以外の高周波多層誘電体基板１１１上に整合用
あるいは入出力用のストリップ線路を設ける場合には、
上記の問題が生じるため、文献２に示された高周波多層
誘電体基板１１１では、ストリップ線路１１７を第１の
セラミック層１１２と第２のセラミック層１１３との間
に設けることとなるが、その場合には、セラミック層が
複数層必要となるので、誘電体基板のコストが増大し、
高周波装置の低コスト化の妨げになる。
周波多層誘電体基板１１１上に半導体チップを装荷して
マルチチップモジュールを構成し、半導体チップを装荷
した領域以外の高周波多層誘電体基板１１１上に整合用
あるいは入出力用のストリップ線路を設ける場合には、
上記の問題が生じるため、文献２に示された高周波多層
誘電体基板１１１では、ストリップ線路１１７を第１の
セラミック層１１２と第２のセラミック層１１３との間
に設けることとなるが、その場合には、セラミック層が
複数層必要となるので、誘電体基板のコストが増大し、
高周波装置の低コスト化の妨げになる。
【００１２】また、文献２に示された高周波多層誘電体
基板１１１上に半導体チップを装荷してマルチチップモ
ジュールを構成し、半導体チップを装荷した領域以外の
高周波多層誘電体基板１１１上に整合用あるいは入出力
用のストリップ線路を設ける場合には、上記の問題が生
じるため、文献１に示された高周波多層誘電体基板１０
１のように、最上層を高誘電率なセラミック層とした場
合にも、セラミック層が複数層必要となるので、誘電体
基板のコストが増大し、高周波装置の低コスト化の妨げ
になる。
基板１１１上に半導体チップを装荷してマルチチップモ
ジュールを構成し、半導体チップを装荷した領域以外の
高周波多層誘電体基板１１１上に整合用あるいは入出力
用のストリップ線路を設ける場合には、上記の問題が生
じるため、文献１に示された高周波多層誘電体基板１０
１のように、最上層を高誘電率なセラミック層とした場
合にも、セラミック層が複数層必要となるので、誘電体
基板のコストが増大し、高周波装置の低コスト化の妨げ
になる。
【００１３】この発明は上記のような課題を解決するた
めになされたもので、高周波装置の小型化および低コス
ト化に有効であり、接続配線の自由度が大きい高周波多
層誘電体基板およびマルチチップモジュールを得ること
を目的とする。
めになされたもので、高周波装置の小型化および低コス
ト化に有効であり、接続配線の自由度が大きい高周波多
層誘電体基板およびマルチチップモジュールを得ること
を目的とする。
【００１４】
【課題を解決するための手段】請求項１記載の発明に係
る高周波多層誘電体基板は、セラミック層と、セラミッ
ク層上に設けられた低誘電率層と、セラミック層の下面
に設けられた下側グランド電極と、低誘電率層の上面に
設けられ下側グランド電極に接続された第１および第２
の上側グランド電極と、セラミック層と低誘電率層との
間に設けられた接続配線とを備えたものである。
る高周波多層誘電体基板は、セラミック層と、セラミッ
ク層上に設けられた低誘電率層と、セラミック層の下面
に設けられた下側グランド電極と、低誘電率層の上面に
設けられ下側グランド電極に接続された第１および第２
の上側グランド電極と、セラミック層と低誘電率層との
間に設けられた接続配線とを備えたものである。
【００１５】請求項２記載の発明に係る高周波多層誘電
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域外部の外部領域に、セラミック層
と低誘電率層との間に設けられた下側金属配線、低誘電
率層の上面に設けられた上側金属配線、下側グランド電
極、セラミック層および低誘電率層から構成されるスト
リップ線路を有する高周波回路を備えたものである。
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域外部の外部領域に、セラミック層
と低誘電率層との間に設けられた下側金属配線、低誘電
率層の上面に設けられた上側金属配線、下側グランド電
極、セラミック層および低誘電率層から構成されるスト
リップ線路を有する高周波回路を備えたものである。
【００１６】請求項３記載の発明に係る高周波多層誘電
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域外部の外部領域に、セラミック層
と低誘電率層との間に設けられた下側金属配線、下側グ
ランド電極およびセラミック層から構成されるストリッ
プ線路を有する高周波回路を備えたものである。
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域外部の外部領域に、セラミック層
と低誘電率層との間に設けられた下側金属配線、下側グ
ランド電極およびセラミック層から構成されるストリッ
プ線路を有する高周波回路を備えたものである。
【００１７】請求項４記載の発明に係る高周波多層誘電
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域外部の外部領域に、低誘電率層の
上面に設けられた上側金属配線、下側グランド電極、セ
ラミック層および低誘電率層から構成されるストリップ
線路を有する高周波回路を備えたものである。
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域外部の外部領域に、低誘電率層の
上面に設けられた上側金属配線、下側グランド電極、セ
ラミック層および低誘電率層から構成されるストリップ
線路を有する高周波回路を備えたものである。
【００１８】請求項５記載の発明に係る高周波多層誘電
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域に、セラミック層と低誘電率層と
の間に設けられた層間金属配線、下側グランド電極、第
１または第２の上側グランド電極、セラミック層および
低誘電率層から構成されるストリップ線路を有する高周
波回路を備えたものである。
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域に、セラミック層と低誘電率層と
の間に設けられた層間金属配線、下側グランド電極、第
１または第２の上側グランド電極、セラミック層および
低誘電率層から構成されるストリップ線路を有する高周
波回路を備えたものである。
【００１９】請求項６記載の発明に係る高周波多層誘電
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域に、セラミック層と低誘電率層と
の間に設けられた層間電極、下側グランド電極、第１ま
たは第２の上側グランド電極、セラミック層および低誘
電率層から構成されるキャパシタを有する高周波回路を
備えたものである。
体基板は、第１および第２の半導体チップが装荷される
半導体チップ装荷領域に、セラミック層と低誘電率層と
の間に設けられた層間電極、下側グランド電極、第１ま
たは第２の上側グランド電極、セラミック層および低誘
電率層から構成されるキャパシタを有する高周波回路を
備えたものである。
【００２０】請求項７記載の発明に係る高周波多層誘電
体基板は、低誘電率層の厚さが、セラミック層の厚さの
２０分の１以下であるものである。
体基板は、低誘電率層の厚さが、セラミック層の厚さの
２０分の１以下であるものである。
【００２１】請求項８記載の発明に係るマルチチップモ
ジュールは、セラミック層と、セラミック層上に設けら
れた低誘電率層と、セラミック層の下面に設けられた下
側グランド電極と、低誘電率層の上面に設けられ下側グ
ランド電極に接続された第１および第２の上側グランド
電極と、セラミック層と低誘電率層との間に設けられた
接続配線と、第１の上側グランド電極上に装荷された第
１の半導体チップと、第２の上側グランド電極上に装荷
された第２の半導体チップとを備え、接続配線と第１の
半導体チップに設けられた第１の接続用パッドとを接続
し、接続配線と第２の半導体チップに設けられた第２の
接続用パッドとを接続したものである。
ジュールは、セラミック層と、セラミック層上に設けら
れた低誘電率層と、セラミック層の下面に設けられた下
側グランド電極と、低誘電率層の上面に設けられ下側グ
ランド電極に接続された第１および第２の上側グランド
電極と、セラミック層と低誘電率層との間に設けられた
接続配線と、第１の上側グランド電極上に装荷された第
１の半導体チップと、第２の上側グランド電極上に装荷
された第２の半導体チップとを備え、接続配線と第１の
半導体チップに設けられた第１の接続用パッドとを接続
し、接続配線と第２の半導体チップに設けられた第２の
接続用パッドとを接続したものである。
【００２２】請求項９記載の発明に係るマルチチップモ
ジュールは、第１および第２の半導体チップが装荷され
た半導体チップ装荷領域外部の外部領域に、セラミック
層と低誘電率層との間に設けられた下側金属配線、低誘
電率層の上面に設けられた上側金属配線、下側グランド
電極、セラミック層および低誘電率層から構成されるス
トリップ線路を有する高周波回路を備え、下側金属配線
と第１の半導体チップに設けられた第１の接続用パッド
とを接続し、上側配線と第１の半導体チップに設けられ
た第１の接続用パッドとを接続したものである。
ジュールは、第１および第２の半導体チップが装荷され
た半導体チップ装荷領域外部の外部領域に、セラミック
層と低誘電率層との間に設けられた下側金属配線、低誘
電率層の上面に設けられた上側金属配線、下側グランド
電極、セラミック層および低誘電率層から構成されるス
トリップ線路を有する高周波回路を備え、下側金属配線
と第１の半導体チップに設けられた第１の接続用パッド
とを接続し、上側配線と第１の半導体チップに設けられ
た第１の接続用パッドとを接続したものである。
【００２３】請求項１０記載の発明に係るマルチチップ
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域外部の外部領域に、セラミッ
ク層と低誘電率層との間に設けられた下側金属配線、下
側グランド電極およびセラミック層から構成されるスト
リップ線路を有する高周波回路を備え、下側金属配線と
第１の半導体チップに設けられた第１の接続用パッドと
を接続したものである。
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域外部の外部領域に、セラミッ
ク層と低誘電率層との間に設けられた下側金属配線、下
側グランド電極およびセラミック層から構成されるスト
リップ線路を有する高周波回路を備え、下側金属配線と
第１の半導体チップに設けられた第１の接続用パッドと
を接続したものである。
【００２４】請求項１１記載の発明に係るマルチチップ
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域外部の外部領域に、低誘電率
層の上面に設けられた上側金属配線、下側グランド電
極、セラミック層および上記低誘電率層から構成される
ストリップ線路を有する高周波回路を備え、上側金属配
線と第１の半導体チップに設けられた第１の接続用パッ
ドとを接続したものである。
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域外部の外部領域に、低誘電率
層の上面に設けられた上側金属配線、下側グランド電
極、セラミック層および上記低誘電率層から構成される
ストリップ線路を有する高周波回路を備え、上側金属配
線と第１の半導体チップに設けられた第１の接続用パッ
ドとを接続したものである。
【００２５】請求項１２記載の発明に係るマルチチップ
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域に、セラミック層と低誘電率
層との間に設けられた層間金属配線、下側グランド電
極、第１または第２の上側グランド電極、セラミック層
および低誘電率層から構成されるストリップ線路を有す
る高周波回路を備え、層間金属配線と第１の半導体チッ
プに設けられた第１の接続用パッドとを接続したもので
ある。
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域に、セラミック層と低誘電率
層との間に設けられた層間金属配線、下側グランド電
極、第１または第２の上側グランド電極、セラミック層
および低誘電率層から構成されるストリップ線路を有す
る高周波回路を備え、層間金属配線と第１の半導体チッ
プに設けられた第１の接続用パッドとを接続したもので
ある。
【００２６】請求項１３記載の発明に係るマルチチップ
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域に、セラミック層と低誘電率
層との間に設けられた層間電極、下側グランド電極、第
１または第２の上側グランド電極、セラミック層および
低誘電率層から構成されるキャパシタを有する高周波回
路を備え、層間電極と第１の半導体チップに設けられた
第１の接続用パッドとを接続したものである。
モジュールは、第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域に、セラミック層と低誘電率
層との間に設けられた層間電極、下側グランド電極、第
１または第２の上側グランド電極、セラミック層および
低誘電率層から構成されるキャパシタを有する高周波回
路を備え、層間電極と第１の半導体チップに設けられた
第１の接続用パッドとを接続したものである。
【００２７】請求項１４記載の発明に係るマルチチップ
モジュールは、低誘電率層の厚さが、セラミック層の厚
さの２０分の１以下であるものである。
モジュールは、低誘電率層の厚さが、セラミック層の厚
さの２０分の１以下であるものである。
【００２８】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１における
高周波多層誘電体基板およびマルチチップモジュールを
示す構成図である。すなわち、図１には、高周波多層誘
電体基板上に、２つの半導体チップを装荷してマルチチ
ップモジュールを構成している場合について示してい
る。図１（Ａ）は側面図であり、図１（Ｂ）は上面図で
ある。図１において、１は高周波多層誘電体基板、２は
高誘電率なセラミック層、３はセラミック層２上に設け
られ、セラミック層２の厚さの１／２０以下の厚さを有
する低誘電率層、４はセラミック層２の下面に設けられ
た下側グランド電極、５は低誘電率層３の上面に設けら
れ、セラミック層２および低誘電率層３に形成されたバ
イアホール８を通して下側グランド電極４に接続された
第１の上側グンド電極、６は低誘電率層３の上面に設け
られ、セラミック層２および低誘電率層３に形成された
バイアホール９を通して下側グランド電極４に接続され
た第２の上側グランド電極、７はセラミック層２と低誘
電率層３との間に設けられ、低誘電率層３に形成された
バイアホールを通して低誘電率層３の上面まで引き出さ
れた接続配線である。セラミック層２としては誘電率が
９以上のものであれば良く、低誘電率層３としては誘電
率が１以上６以下のものであれば良いが、具体的には、
この実施の形態の高周波多層誘電体基板１では、セラミ
ック層２として誘電率１０のものを用い、低誘電率層３
として誘電率２のポリイミド層を用いる。そして、低誘
電率層３の厚さがセラミック層２の厚さの１／２０以下
であるという条件下において、セラミック層２の厚さを
０．１ｍｍ〜３ｍｍとし、低誘電率層３の厚さを数μｍ
〜１００μｍとする。なお、低誘電率層３として、ポリ
イミド層の代わりに、例えばエポキシ樹脂層を用いるこ
ともできる。
説明する。 実施の形態１．図１はこの発明の実施の形態１における
高周波多層誘電体基板およびマルチチップモジュールを
示す構成図である。すなわち、図１には、高周波多層誘
電体基板上に、２つの半導体チップを装荷してマルチチ
ップモジュールを構成している場合について示してい
る。図１（Ａ）は側面図であり、図１（Ｂ）は上面図で
ある。図１において、１は高周波多層誘電体基板、２は
高誘電率なセラミック層、３はセラミック層２上に設け
られ、セラミック層２の厚さの１／２０以下の厚さを有
する低誘電率層、４はセラミック層２の下面に設けられ
た下側グランド電極、５は低誘電率層３の上面に設けら
れ、セラミック層２および低誘電率層３に形成されたバ
イアホール８を通して下側グランド電極４に接続された
第１の上側グンド電極、６は低誘電率層３の上面に設け
られ、セラミック層２および低誘電率層３に形成された
バイアホール９を通して下側グランド電極４に接続され
た第２の上側グランド電極、７はセラミック層２と低誘
電率層３との間に設けられ、低誘電率層３に形成された
バイアホールを通して低誘電率層３の上面まで引き出さ
れた接続配線である。セラミック層２としては誘電率が
９以上のものであれば良く、低誘電率層３としては誘電
率が１以上６以下のものであれば良いが、具体的には、
この実施の形態の高周波多層誘電体基板１では、セラミ
ック層２として誘電率１０のものを用い、低誘電率層３
として誘電率２のポリイミド層を用いる。そして、低誘
電率層３の厚さがセラミック層２の厚さの１／２０以下
であるという条件下において、セラミック層２の厚さを
０．１ｍｍ〜３ｍｍとし、低誘電率層３の厚さを数μｍ
〜１００μｍとする。なお、低誘電率層３として、ポリ
イミド層の代わりに、例えばエポキシ樹脂層を用いるこ
ともできる。
【００２９】また、１１はマルチチップモジュール、１
２は高周波多層誘電体基板１の最上層である低誘電率層
３上に装荷された高周波回路チップ（第１の半導体チッ
プ）、１３は高周波多層誘電体基板１の最上層である低
誘電率層３上に装荷された制御回路チップ（第２の半導
体チップ）、１４は高周波回路チップ１２に設けられた
第１の接続用パッド、１５は制御回路チップ１３に設け
られた第２の接続用パッド、１６は接続配線７と第１の
接続用パッド１４とを接続する金属ワイヤ、１７は接続
配線７と第２の接続用パッド１５とを接続する金属ワイ
ヤである。
２は高周波多層誘電体基板１の最上層である低誘電率層
３上に装荷された高周波回路チップ（第１の半導体チッ
プ）、１３は高周波多層誘電体基板１の最上層である低
誘電率層３上に装荷された制御回路チップ（第２の半導
体チップ）、１４は高周波回路チップ１２に設けられた
第１の接続用パッド、１５は制御回路チップ１３に設け
られた第２の接続用パッド、１６は接続配線７と第１の
接続用パッド１４とを接続する金属ワイヤ、１７は接続
配線７と第２の接続用パッド１５とを接続する金属ワイ
ヤである。
【００３０】このように、この実施の形態における高周
波多層誘電体基板１は、セラミック層２、低誘電率層
３、下側グランド電極４、第１の上側グランド電極５、
第２の上側グランド電極６および接続配線７から構成さ
れている。すなわち、この実施の形態における高周波多
層誘電体基板１は、セラミック層２と低誘電率層３とか
ら構成される２層基板の下面に下側グランド電極４、上
面に第１および第２の上側グランド電極５および６を備
え、２層基板の層間に接続配線７を備えた構造をしてい
る。
波多層誘電体基板１は、セラミック層２、低誘電率層
３、下側グランド電極４、第１の上側グランド電極５、
第２の上側グランド電極６および接続配線７から構成さ
れている。すなわち、この実施の形態における高周波多
層誘電体基板１は、セラミック層２と低誘電率層３とか
ら構成される２層基板の下面に下側グランド電極４、上
面に第１および第２の上側グランド電極５および６を備
え、２層基板の層間に接続配線７を備えた構造をしてい
る。
【００３１】また、この実施の形態におけるマルチチッ
プモジュール１１は、高周波多層誘電体基板１、高周波
回路チップ１２、制御回路チップ１３および金属ワイヤ
１６，１７から構成されている。すなわち、この実施の
形態におけるマルチチップモジュール１１は、高周波多
層誘電体基板１の最上層である低誘電率層３の上面に設
けられた高周波回路チップ用の第１の上側グランド電極
５上に高周波回路チップ１２を装荷し、制御回路チップ
用の第２の上側グランド電極６上に制御回路チップ１３
を装荷し、高周波回路チップ１２に設けられた第１の接
続用パッド１４と接続配線７とを金属ワイヤ１６で接続
し、制御回路チップ１３に設けられた第２の接続用パッ
ド１５と接続配線７とを金属ワイヤ１７で接続すること
により、高周波回路チップ１２に形成されている高周波
回路と制御回路チップ１３に形成されている制御回路と
を接続配線７を介して接続した構造をしている。
プモジュール１１は、高周波多層誘電体基板１、高周波
回路チップ１２、制御回路チップ１３および金属ワイヤ
１６，１７から構成されている。すなわち、この実施の
形態におけるマルチチップモジュール１１は、高周波多
層誘電体基板１の最上層である低誘電率層３の上面に設
けられた高周波回路チップ用の第１の上側グランド電極
５上に高周波回路チップ１２を装荷し、制御回路チップ
用の第２の上側グランド電極６上に制御回路チップ１３
を装荷し、高周波回路チップ１２に設けられた第１の接
続用パッド１４と接続配線７とを金属ワイヤ１６で接続
し、制御回路チップ１３に設けられた第２の接続用パッ
ド１５と接続配線７とを金属ワイヤ１７で接続すること
により、高周波回路チップ１２に形成されている高周波
回路と制御回路チップ１３に形成されている制御回路と
を接続配線７を介して接続した構造をしている。
【００３２】次に動作について説明する。この実施の形
態におけるマルチチップモジュール１１では、制御回路
チップ１３に形成されている制御回路で発生した制御信
号により、高周波回路チップ１２に形成されている高周
波回路が制御される。すなわち、制御回路チップ１３に
形成されている制御回路に制御信号が発生すると、この
制御信号が第２の接続用パッド１５、金属ワイヤ１７、
接続配線７、金属ワイヤ１６、第１の接続用パッド１４
を順に通って高周波回路チップ１２に形成されている高
周波回路に伝達される。そして、この制御信号により高
周波回路が制御される。
態におけるマルチチップモジュール１１では、制御回路
チップ１３に形成されている制御回路で発生した制御信
号により、高周波回路チップ１２に形成されている高周
波回路が制御される。すなわち、制御回路チップ１３に
形成されている制御回路に制御信号が発生すると、この
制御信号が第２の接続用パッド１５、金属ワイヤ１７、
接続配線７、金属ワイヤ１６、第１の接続用パッド１４
を順に通って高周波回路チップ１２に形成されている高
周波回路に伝達される。そして、この制御信号により高
周波回路が制御される。
【００３３】以上のように、この実施の形態１によれ
ば、マルチチップモジュール１１を構成する高周波多層
誘電体基板１はセラミック層２と低誘電率層３とから構
成される２層基板であり、高価なセラミック層を１層だ
け用いた構造をしている。このため、高周波多層誘電体
基板１は低コストで製造される。従って、高周波多層誘
電体基板１およびそれを用いて構成されたマルチチップ
モジュール１１によれば、高周波装置の低コスト化に有
効に寄与することができる効果が得られる。
ば、マルチチップモジュール１１を構成する高周波多層
誘電体基板１はセラミック層２と低誘電率層３とから構
成される２層基板であり、高価なセラミック層を１層だ
け用いた構造をしている。このため、高周波多層誘電体
基板１は低コストで製造される。従って、高周波多層誘
電体基板１およびそれを用いて構成されたマルチチップ
モジュール１１によれば、高周波装置の低コスト化に有
効に寄与することができる効果が得られる。
【００３４】また、マルチチップモジュール１１を構成
する高周波多層誘電体基板１は２層基板の層間に接続配
線７を備えた構造をしている。このため、接続配線を高
周波回路チップ１２や制御回路チップ１３の周辺に設け
る必要がない。従って、高周波多層誘電体基板１および
それを用いて構成されたマルチチップモジュール１１に
よれば、高周波装置の小型化に有効に寄与することがで
きる効果が得られる。また、このような構造をしている
ので、接続配線７の自由度が大きく、高周波回路チップ
１２に設ける第１の接続用パッド１４、および制御回路
チップ１３に設ける第２の接続用パッド１５の配置位置
の自由度も大きいという効果も得られる。
する高周波多層誘電体基板１は２層基板の層間に接続配
線７を備えた構造をしている。このため、接続配線を高
周波回路チップ１２や制御回路チップ１３の周辺に設け
る必要がない。従って、高周波多層誘電体基板１および
それを用いて構成されたマルチチップモジュール１１に
よれば、高周波装置の小型化に有効に寄与することがで
きる効果が得られる。また、このような構造をしている
ので、接続配線７の自由度が大きく、高周波回路チップ
１２に設ける第１の接続用パッド１４、および制御回路
チップ１３に設ける第２の接続用パッド１５の配置位置
の自由度も大きいという効果も得られる。
【００３５】また、マルチチップモジュール１１を構成
する高周波多層誘電体基板１は２層基板の層間に接続配
線７を備え、２層基板の下面に下側グランド電極４、上
面に第１および第２の上側グランド電極５および６を備
え、接続配線７がグランド電極で挟まれた構造をしてい
る。このため、接続配線７を通る制御信号は、雑音の影
響が小さい。従って、高周波多層誘電体基板１およびそ
れを用いて構成されたマルチチップモジュール１１によ
れば、高周波装置の安定な動作に寄与することができる
効果が得られる。
する高周波多層誘電体基板１は２層基板の層間に接続配
線７を備え、２層基板の下面に下側グランド電極４、上
面に第１および第２の上側グランド電極５および６を備
え、接続配線７がグランド電極で挟まれた構造をしてい
る。このため、接続配線７を通る制御信号は、雑音の影
響が小さい。従って、高周波多層誘電体基板１およびそ
れを用いて構成されたマルチチップモジュール１１によ
れば、高周波装置の安定な動作に寄与することができる
効果が得られる。
【００３６】また、マルチチップモジュール１１を構成
する高周波多層誘電体基板１は低誘電率層３がセラミッ
ク層２に比べ十分薄い構造をしている。このため、低誘
電率層３はセラミック層２から剥離しにくい。従って、
高周波多層誘電体基板１およびそれを用いて構成された
マルチチップモジュール１１によれば、高周波装置の高
信頼性に寄与することができる効果が得られる。
する高周波多層誘電体基板１は低誘電率層３がセラミッ
ク層２に比べ十分薄い構造をしている。このため、低誘
電率層３はセラミック層２から剥離しにくい。従って、
高周波多層誘電体基板１およびそれを用いて構成された
マルチチップモジュール１１によれば、高周波装置の高
信頼性に寄与することができる効果が得られる。
【００３７】実施の形態２．図２はこの発明の実施の形
態２における高周波多層誘電体基板およびマルチチップ
モジュールを示す構成図である。すなわち、図２には、
高周波多層誘電体基板上に、２つの半導体チップを装荷
してマルチチップモジュールを構成している場合につい
て示している。図２（Ａ）は側面図であり、図２（Ｂ）
は上面図である。図２において、２１は高周波多層誘電
体基板、２２は高周波回路チップ１２および制御回路チ
ップ１３が装荷される領域（以下、チップ装荷領域とい
う）Ａの外部の領域（以下、外部領域という）Ｂにおい
てセラミック層２と低誘電率層３との間に設けられ、低
誘電率層３に形成されたバイアホールを通して低誘電率
層３の上面まで引き出された下側金属配線、２３は外部
領域Ｂにおいて低誘電率層３の上面に設けられた上側金
属配線、２４は下側金属配線２２、上側金属配線２３、
下側グランド電極４、セラミック層２および低誘電率層
３から構成されるストリップ線路である。また、２６は
マルチチップモジュール、２７は下側金属配線２２と第
１の接続用パッド１４とを接続する金属ワイヤ、２８は
上側金属配線２３と第１の接続用パッド１４とを接続す
る金属ワイヤである。なお、図２において示したその他
の構成要素は、図１において同一符号を付して示したも
のと同一あるいは同等のものであるため、その詳細な説
明は省略する。
態２における高周波多層誘電体基板およびマルチチップ
モジュールを示す構成図である。すなわち、図２には、
高周波多層誘電体基板上に、２つの半導体チップを装荷
してマルチチップモジュールを構成している場合につい
て示している。図２（Ａ）は側面図であり、図２（Ｂ）
は上面図である。図２において、２１は高周波多層誘電
体基板、２２は高周波回路チップ１２および制御回路チ
ップ１３が装荷される領域（以下、チップ装荷領域とい
う）Ａの外部の領域（以下、外部領域という）Ｂにおい
てセラミック層２と低誘電率層３との間に設けられ、低
誘電率層３に形成されたバイアホールを通して低誘電率
層３の上面まで引き出された下側金属配線、２３は外部
領域Ｂにおいて低誘電率層３の上面に設けられた上側金
属配線、２４は下側金属配線２２、上側金属配線２３、
下側グランド電極４、セラミック層２および低誘電率層
３から構成されるストリップ線路である。また、２６は
マルチチップモジュール、２７は下側金属配線２２と第
１の接続用パッド１４とを接続する金属ワイヤ、２８は
上側金属配線２３と第１の接続用パッド１４とを接続す
る金属ワイヤである。なお、図２において示したその他
の構成要素は、図１において同一符号を付して示したも
のと同一あるいは同等のものであるため、その詳細な説
明は省略する。
【００３８】このように、この実施の形態における高周
波多層誘電体基板２１は、セラミック層２、低誘電率層
３、下側グランド電極４、第１の上側グランド電極５、
第２の上側グランド電極６、接続配線７、下側金属配線
２２および上側金属配線２３から構成されている。すな
わち、この実施の形態における高周波多層誘電体基板２
１は、図１に示した高周波多層誘電体基板と同様に、セ
ラミック層２と低誘電率層３とから構成される２層基板
の下面に下側グランド電極４、上面に第１および第２の
上側グランド電極５および６を備え、２層基板の層間に
接続配線７を備えた構造をしている。さらに、下側金属
配線２２、上側金属配線２３、下側グランド電極４、セ
ラミック層２および低誘電率層３から構成されるストリ
ップ線路２４から成る高周波回路を外部領域Ｂに備えた
構造をしている。高周波多層誘電体基板２１を用いてマ
ルチチップモジュールを構成した場合、このストリップ
線路２４から成る高周波回路は、例えば、高周波多層誘
電体基板２１上に装荷される高周波回路チップに形成さ
れている高周波回路の整合用あるいは入出力用の線路と
して用いられる。
波多層誘電体基板２１は、セラミック層２、低誘電率層
３、下側グランド電極４、第１の上側グランド電極５、
第２の上側グランド電極６、接続配線７、下側金属配線
２２および上側金属配線２３から構成されている。すな
わち、この実施の形態における高周波多層誘電体基板２
１は、図１に示した高周波多層誘電体基板と同様に、セ
ラミック層２と低誘電率層３とから構成される２層基板
の下面に下側グランド電極４、上面に第１および第２の
上側グランド電極５および６を備え、２層基板の層間に
接続配線７を備えた構造をしている。さらに、下側金属
配線２２、上側金属配線２３、下側グランド電極４、セ
ラミック層２および低誘電率層３から構成されるストリ
ップ線路２４から成る高周波回路を外部領域Ｂに備えた
構造をしている。高周波多層誘電体基板２１を用いてマ
ルチチップモジュールを構成した場合、このストリップ
線路２４から成る高周波回路は、例えば、高周波多層誘
電体基板２１上に装荷される高周波回路チップに形成さ
れている高周波回路の整合用あるいは入出力用の線路と
して用いられる。
【００３９】また、この実施の形態におけるマルチチッ
プモジュール２６は、高周波多層誘電体基板２１、高周
波回路チップ１２、制御回路チップ１３および金属ワイ
ヤ１６，１７，２７，２８から構成されている。すなわ
ち、この実施の形態におけるマルチチップモジュール２
６は、図１に示したマルチチップモジュールと同様に、
高周波多層誘電体基板２１の最上層である低誘電率層３
の上面に設けられた高周波回路チップ用の第１の上側グ
ランド電極５上に高周波回路チップ１２を装荷し、制御
回路チップ用の第２の上側グランド電極６上に制御回路
チップ１３を装荷し、高周波回路チップ１２に設けられ
た第１の接続用パッド１４と接続配線７とを金属ワイヤ
１６で接続し、制御回路チップ１３に設けられた第２の
接続用パッド１５と接続配線７とを金属ワイヤ１７で接
続することにより、高周波回路チップ１２に形成されて
いる高周波回路と制御回路チップ１３に形成されている
制御回路とを接続配線７を介して接続した構造をしてい
る。さらに、外部領域Ｂにおいてセラミック層２と低誘
電率層３との間に設けられた下側金属配線２２と、高周
波回路チップ１２に設けられた第１の接続用パッド１４
とを金属ワイヤ２７で接続し、外部領域Ｂにおいて低誘
電率層３の上面に設けられた上側金属配線２３と、高周
波回路チップ１２に設けられた第１の接続用パッド１４
とを金属ワイヤ２８で接続することにより、高周波回路
チップ１２に形成されている高周波回路と外部領域Ｂに
おいて設けられたストリップ線路２４から成る高周波回
路とを接続した構造をしている。
プモジュール２６は、高周波多層誘電体基板２１、高周
波回路チップ１２、制御回路チップ１３および金属ワイ
ヤ１６，１７，２７，２８から構成されている。すなわ
ち、この実施の形態におけるマルチチップモジュール２
６は、図１に示したマルチチップモジュールと同様に、
高周波多層誘電体基板２１の最上層である低誘電率層３
の上面に設けられた高周波回路チップ用の第１の上側グ
ランド電極５上に高周波回路チップ１２を装荷し、制御
回路チップ用の第２の上側グランド電極６上に制御回路
チップ１３を装荷し、高周波回路チップ１２に設けられ
た第１の接続用パッド１４と接続配線７とを金属ワイヤ
１６で接続し、制御回路チップ１３に設けられた第２の
接続用パッド１５と接続配線７とを金属ワイヤ１７で接
続することにより、高周波回路チップ１２に形成されて
いる高周波回路と制御回路チップ１３に形成されている
制御回路とを接続配線７を介して接続した構造をしてい
る。さらに、外部領域Ｂにおいてセラミック層２と低誘
電率層３との間に設けられた下側金属配線２２と、高周
波回路チップ１２に設けられた第１の接続用パッド１４
とを金属ワイヤ２７で接続し、外部領域Ｂにおいて低誘
電率層３の上面に設けられた上側金属配線２３と、高周
波回路チップ１２に設けられた第１の接続用パッド１４
とを金属ワイヤ２８で接続することにより、高周波回路
チップ１２に形成されている高周波回路と外部領域Ｂに
おいて設けられたストリップ線路２４から成る高周波回
路とを接続した構造をしている。
【００４０】以上のように、この実施の形態２によれ
ば、実施の形態１と同様の効果が得られる。また、マル
チチップモジュール２６を構成する高周波多層誘電体基
板２１はストリップ線路２４から成る高周波回路を外部
領域Ｂに備えた構造をしている。このため、高周波多層
誘電体基板２１を用いてマルチチップモジュール２６を
構成し、このストリップ線路２４から成る高周波回路
を、例えば、高周波多層誘電体基板２１上に装荷される
高周波回路チップに形成されている高周波回路の整合用
あるいは入出力用の線路として用いた場合、高周波多層
誘電体基板２１の外部に高周波回路チップに形成されて
いる高周波回路の整合用あるいは入出力用の線路を設け
る必要がない。従って、高周波多層誘電体基板２１およ
びそれを用いて構成されたマルチチップモジュール２６
によれば、高周波装置の小型化に寄与することができる
効果が得られる。
ば、実施の形態１と同様の効果が得られる。また、マル
チチップモジュール２６を構成する高周波多層誘電体基
板２１はストリップ線路２４から成る高周波回路を外部
領域Ｂに備えた構造をしている。このため、高周波多層
誘電体基板２１を用いてマルチチップモジュール２６を
構成し、このストリップ線路２４から成る高周波回路
を、例えば、高周波多層誘電体基板２１上に装荷される
高周波回路チップに形成されている高周波回路の整合用
あるいは入出力用の線路として用いた場合、高周波多層
誘電体基板２１の外部に高周波回路チップに形成されて
いる高周波回路の整合用あるいは入出力用の線路を設け
る必要がない。従って、高周波多層誘電体基板２１およ
びそれを用いて構成されたマルチチップモジュール２６
によれば、高周波装置の小型化に寄与することができる
効果が得られる。
【００４１】なお、この実施の形態では、外部領域Ｂに
おいてセラミック層２と低誘電率層３との間に下側金属
配線２２を設け、低誘電率層３の上面に上側金属配線２
３を設けることにより、下側金属配線２２、上側金属配
線２３、下側グランド電極４、セラミック層２および低
誘電率層３から構成されるストリップ線路２４から成る
高周波回路を外部領域Ｂに設け、そして、下側金属配線
２２と高周波回路チップ１２に設けられた第１の接続用
パッド１４とを金属ワイヤ２７で接続し、上側金属配線
２３と高周波回路チップ１２に設けられた第１の接続用
パッド１４とを金属ワイヤ２８で接続することにより、
高周波回路チップ１２に形成されている高周波回路とス
トリップ線路２４から成る高周波回路とを接続する場合
について説明したが、この実施の形態の変形例として、
以下に説明する２つの場合がある。
おいてセラミック層２と低誘電率層３との間に下側金属
配線２２を設け、低誘電率層３の上面に上側金属配線２
３を設けることにより、下側金属配線２２、上側金属配
線２３、下側グランド電極４、セラミック層２および低
誘電率層３から構成されるストリップ線路２４から成る
高周波回路を外部領域Ｂに設け、そして、下側金属配線
２２と高周波回路チップ１２に設けられた第１の接続用
パッド１４とを金属ワイヤ２７で接続し、上側金属配線
２３と高周波回路チップ１２に設けられた第１の接続用
パッド１４とを金属ワイヤ２８で接続することにより、
高周波回路チップ１２に形成されている高周波回路とス
トリップ線路２４から成る高周波回路とを接続する場合
について説明したが、この実施の形態の変形例として、
以下に説明する２つの場合がある。
【００４２】第１の変形例は、外部領域Ｂにおいてセラ
ミック層と低誘電率層との間に下側金属配線を設けるこ
とにより、下側金属配線、下側グランド電極およびセラ
ミック層から構成されるストリップ線路から成る高周波
回路を外部領域Ｂに設け、そして、下側金属配線と高周
波回路チップに設けられた接続用パッドとを金属ワイヤ
で接続することにより、高周波回路チップに形成されて
いる高周波回路とストリップ線路から成る高周波回路と
を接続する場合である。すなわち、図２において、上側
金属配線２３がない場合である。
ミック層と低誘電率層との間に下側金属配線を設けるこ
とにより、下側金属配線、下側グランド電極およびセラ
ミック層から構成されるストリップ線路から成る高周波
回路を外部領域Ｂに設け、そして、下側金属配線と高周
波回路チップに設けられた接続用パッドとを金属ワイヤ
で接続することにより、高周波回路チップに形成されて
いる高周波回路とストリップ線路から成る高周波回路と
を接続する場合である。すなわち、図２において、上側
金属配線２３がない場合である。
【００４３】第２の変形例は、外部領域Ｂにおいて低誘
電率層の上面に上側金属配線を設けることにより、上側
金属配線、下側グランド電極、セラミック層および低誘
電率層から構成されるストリップ線路から成る高周波回
路を外部領域Ｂに設け、そして、上側金属配線と高周波
回路チップに設けられた接続用パッドとを金属ワイヤで
接続することにより、高周波回路チップに形成されてい
る高周波回路とストリップ線路から成る高周波回路とを
接続する場合である。すなわち、図２において、下側金
属電極２２がない場合である。
電率層の上面に上側金属配線を設けることにより、上側
金属配線、下側グランド電極、セラミック層および低誘
電率層から構成されるストリップ線路から成る高周波回
路を外部領域Ｂに設け、そして、上側金属配線と高周波
回路チップに設けられた接続用パッドとを金属ワイヤで
接続することにより、高周波回路チップに形成されてい
る高周波回路とストリップ線路から成る高周波回路とを
接続する場合である。すなわち、図２において、下側金
属電極２２がない場合である。
【００４４】これら第１および第２の変形例の場合に
は、実施の形態２と同様の効果が得られる。また、第１
の変形例の場合、高誘電率なセラミック層がストリップ
線路を構成する誘電体層となる。一方、第２の変形例の
場合、高誘電率なセラミック層および低誘電率層がスト
リップ線路を構成する誘電体層となるが、低誘電率層は
セラミック層に比べて十分薄くその影響を無視すること
ができるので、高誘電率なセラミック層だけをストリッ
プ線路を構成する誘電体層と考えることができる。この
ため、第１および第２の変形例のいずれの場合も、スト
リップ線路を容易に設計することができ、さらに整合用
あるいは入出力用の線路として一般的に用いられる５０
Ω程度の特性インピーダンスを持つものの幅は極端に細
くはなく、ストリップ線路の損失は小さい。具体的に
は、例えば、セラミック層の誘電率が１０、厚さが０．
４ｍｍの場合、５０Ω程度の特性インピーダンスを持つ
ストリップ線路の幅は、０．４ｍｍ程度であるのに対
し、文献２に示された高周波多層誘電体基板の最上層で
ある低誘電率なガラス層上に５０Ω程度の特性インピー
ダンスを持つストリップ線路を設けた場合、低誘電率な
ガラス層の厚さが数μｍ〜１００μｍであるため、その
幅は数μｍ〜１００μｍとなる。
は、実施の形態２と同様の効果が得られる。また、第１
の変形例の場合、高誘電率なセラミック層がストリップ
線路を構成する誘電体層となる。一方、第２の変形例の
場合、高誘電率なセラミック層および低誘電率層がスト
リップ線路を構成する誘電体層となるが、低誘電率層は
セラミック層に比べて十分薄くその影響を無視すること
ができるので、高誘電率なセラミック層だけをストリッ
プ線路を構成する誘電体層と考えることができる。この
ため、第１および第２の変形例のいずれの場合も、スト
リップ線路を容易に設計することができ、さらに整合用
あるいは入出力用の線路として一般的に用いられる５０
Ω程度の特性インピーダンスを持つものの幅は極端に細
くはなく、ストリップ線路の損失は小さい。具体的に
は、例えば、セラミック層の誘電率が１０、厚さが０．
４ｍｍの場合、５０Ω程度の特性インピーダンスを持つ
ストリップ線路の幅は、０．４ｍｍ程度であるのに対
し、文献２に示された高周波多層誘電体基板の最上層で
ある低誘電率なガラス層上に５０Ω程度の特性インピー
ダンスを持つストリップ線路を設けた場合、低誘電率な
ガラス層の厚さが数μｍ〜１００μｍであるため、その
幅は数μｍ〜１００μｍとなる。
【００４５】実施の形態３．図３はこの発明の実施の形
態３における高周波多層誘電体基板およびマルチチップ
モジュールを示す構成図である。すなわち、図３には、
高周波多層誘電体基板上に、２つの半導体チップを装荷
してマルチチップモジュールを構成している場合につい
て示している。図３（Ａ）は側面図であり、図３（Ｂ）
は上面図である。図３において、３１は高周波多層誘電
体基板、３２はチップ装荷領域Ａにおいてセラミック層
２と低誘電率層３との間に設けられ、低誘電率層３に形
成されたバイアホールを通して低誘電率層３の上面まで
引き出された層間金属配線、３３はチップ装荷領域Ａに
おいてセラミック層２と低誘電率層３との間に設けら
れ、低誘電率層３に形成されたバイアホールを通して低
誘電率層３の上面まで引き出された層間電極、３４は層
間金属配線３２、下側グランド電極４、第１の上側グラ
ンド電極５、セラミック層２および低誘電率層３から構
成されるストリップ線路、３５は層間電極３３、下側グ
ランド電極４、第１の上側グランド電極５、セラミック
層２および低誘電率層３から構成されるキャパシタであ
る。また、３８はマルチチップモジュール、３９は層間
金属配線３２と第１の接続用パッド１４とを接続する金
属ワイヤ、４０は層間電極３３と第１の接続用パッド１
４とを接続する金属ワイヤである。なお、図３において
示したその他の構成要素は、図１において同一符号を付
して示したものと同一あるいは同等のものであるため、
その詳細な説明は省略する。
態３における高周波多層誘電体基板およびマルチチップ
モジュールを示す構成図である。すなわち、図３には、
高周波多層誘電体基板上に、２つの半導体チップを装荷
してマルチチップモジュールを構成している場合につい
て示している。図３（Ａ）は側面図であり、図３（Ｂ）
は上面図である。図３において、３１は高周波多層誘電
体基板、３２はチップ装荷領域Ａにおいてセラミック層
２と低誘電率層３との間に設けられ、低誘電率層３に形
成されたバイアホールを通して低誘電率層３の上面まで
引き出された層間金属配線、３３はチップ装荷領域Ａに
おいてセラミック層２と低誘電率層３との間に設けら
れ、低誘電率層３に形成されたバイアホールを通して低
誘電率層３の上面まで引き出された層間電極、３４は層
間金属配線３２、下側グランド電極４、第１の上側グラ
ンド電極５、セラミック層２および低誘電率層３から構
成されるストリップ線路、３５は層間電極３３、下側グ
ランド電極４、第１の上側グランド電極５、セラミック
層２および低誘電率層３から構成されるキャパシタであ
る。また、３８はマルチチップモジュール、３９は層間
金属配線３２と第１の接続用パッド１４とを接続する金
属ワイヤ、４０は層間電極３３と第１の接続用パッド１
４とを接続する金属ワイヤである。なお、図３において
示したその他の構成要素は、図１において同一符号を付
して示したものと同一あるいは同等のものであるため、
その詳細な説明は省略する。
【００４６】このように、この実施の形態における高周
波多層誘電体基板３１は、セラミック層２、低誘電率層
３、下側グランド電極４、第１の上側グランド電極５、
第２の上側グランド電極６、接続配線７、層間金属配線
３２および層間電極３３から構成されている。すなわ
ち、この実施の形態における高周波多層誘電体基板３１
は、図１に示した高周波多層誘電体基板と同様に、セラ
ミック層２と低誘電率層３とから構成される２層基板の
下面に下側グランド電極４、上面に第１および第２の上
側グランド電極５および６を備え、２層基板の層間に接
続配線７を備えた構造をしている。さらに、層間金属配
線３２、下側グランド電極４、第１の上側グランド電極
５、セラミック層２および低誘電率層３から構成される
ストリップ線路３４から成る高周波回路、並びに層間電
極３３、下側グランド電極４、第１の上側グランド電極
５、セラミック層２および低誘電率層３から構成される
キャパシタ３５から成る高周波回路をチップ装荷領域Ａ
に備えた構造をしている。高周波多層誘電体基板３１を
用いてマルチチップモジュール３８を構成した場合、こ
のストリップ線路３４から成る高周波回路は、例えば、
高周波多層誘電体基板３１上に装荷される高周波回路チ
ップ１２に形成されている高周波回路のバイアス用の線
路として用いられ、キャパシタ３５から成る高周波回路
は、例えば、高周波多層誘電体基板３１上に装荷される
高周波回路チップ１２に形成されている高周波回路の接
地用のキャパシタとして用いられる。
波多層誘電体基板３１は、セラミック層２、低誘電率層
３、下側グランド電極４、第１の上側グランド電極５、
第２の上側グランド電極６、接続配線７、層間金属配線
３２および層間電極３３から構成されている。すなわ
ち、この実施の形態における高周波多層誘電体基板３１
は、図１に示した高周波多層誘電体基板と同様に、セラ
ミック層２と低誘電率層３とから構成される２層基板の
下面に下側グランド電極４、上面に第１および第２の上
側グランド電極５および６を備え、２層基板の層間に接
続配線７を備えた構造をしている。さらに、層間金属配
線３２、下側グランド電極４、第１の上側グランド電極
５、セラミック層２および低誘電率層３から構成される
ストリップ線路３４から成る高周波回路、並びに層間電
極３３、下側グランド電極４、第１の上側グランド電極
５、セラミック層２および低誘電率層３から構成される
キャパシタ３５から成る高周波回路をチップ装荷領域Ａ
に備えた構造をしている。高周波多層誘電体基板３１を
用いてマルチチップモジュール３８を構成した場合、こ
のストリップ線路３４から成る高周波回路は、例えば、
高周波多層誘電体基板３１上に装荷される高周波回路チ
ップ１２に形成されている高周波回路のバイアス用の線
路として用いられ、キャパシタ３５から成る高周波回路
は、例えば、高周波多層誘電体基板３１上に装荷される
高周波回路チップ１２に形成されている高周波回路の接
地用のキャパシタとして用いられる。
【００４７】また、この実施の形態におけるマルチチッ
プモジュール３８は、高周波多層誘電体基板３１、高周
波回路チップ１２、制御回路チップ１３および金属ワイ
ヤ１６，１７，３９，４０から構成されている。すなわ
ち、この実施の形態におけるマルチチップモジュール３
８は、図１に示したマルチチップモジュールと同様に、
高周波多層誘電体基板３１の最上層である低誘電率層３
の上面に設けられた高周波回路チップ用の第１の上側グ
ランド電極５上に高周波回路チップ１２を装荷し、制御
回路チップ用の第２の上側グランド電極６上に制御回路
チップ１３を装荷し、高周波回路チップ１２に設けられ
た第１の接続用パッド１４と接続配線７とを金属ワイヤ
１６で接続し、制御回路チップ１３に設けられた第２の
接続用パッド１５と接続配線７とを金属ワイヤ１７で接
続することにより、高周波回路チップ１２に形成されて
いる高周波回路と制御回路チップ１３に形成されている
制御回路とを接続配線７を介して接続した構造をしてい
る。さらに、チップ装荷領域Ａにおいてセラミック層２
と低誘電率層３との間に設けられた層間金属配線３２
と、高周波回路チップ１２に設けられた第１の接続用パ
ッド１４とを金属ワイヤ３９で接続し、チップ装荷領域
Ａにおいてセラミック層２と低誘電率層３との間に設け
られた層間電極３３と、高周波回路チップ１２に設けら
れた第１の接続用パッド１４とを金属ワイヤ４０で接続
することにより、高周波回路チップ１２に形成されてい
る高周波回路とチップ装荷領域Ａにおいて設けられたス
トリップ線路３４から成る高周波回路およびキャパシタ
３５から成る高周波回路とを接続した構造をしている。
プモジュール３８は、高周波多層誘電体基板３１、高周
波回路チップ１２、制御回路チップ１３および金属ワイ
ヤ１６，１７，３９，４０から構成されている。すなわ
ち、この実施の形態におけるマルチチップモジュール３
８は、図１に示したマルチチップモジュールと同様に、
高周波多層誘電体基板３１の最上層である低誘電率層３
の上面に設けられた高周波回路チップ用の第１の上側グ
ランド電極５上に高周波回路チップ１２を装荷し、制御
回路チップ用の第２の上側グランド電極６上に制御回路
チップ１３を装荷し、高周波回路チップ１２に設けられ
た第１の接続用パッド１４と接続配線７とを金属ワイヤ
１６で接続し、制御回路チップ１３に設けられた第２の
接続用パッド１５と接続配線７とを金属ワイヤ１７で接
続することにより、高周波回路チップ１２に形成されて
いる高周波回路と制御回路チップ１３に形成されている
制御回路とを接続配線７を介して接続した構造をしてい
る。さらに、チップ装荷領域Ａにおいてセラミック層２
と低誘電率層３との間に設けられた層間金属配線３２
と、高周波回路チップ１２に設けられた第１の接続用パ
ッド１４とを金属ワイヤ３９で接続し、チップ装荷領域
Ａにおいてセラミック層２と低誘電率層３との間に設け
られた層間電極３３と、高周波回路チップ１２に設けら
れた第１の接続用パッド１４とを金属ワイヤ４０で接続
することにより、高周波回路チップ１２に形成されてい
る高周波回路とチップ装荷領域Ａにおいて設けられたス
トリップ線路３４から成る高周波回路およびキャパシタ
３５から成る高周波回路とを接続した構造をしている。
【００４８】以上のように、この実施の形態３によれ
ば、実施の形態１と同様の効果が得られる。また、マル
チチップモジュール３８を構成する高周波多層誘電体基
板３１はストリップ線路３４から成る高周波回路および
キャパシタ３５から成る高周波回路をチップ装荷領域Ａ
に備えた構造をしている。このため、高周波多層誘電体
基板３１を用いてマルチチップモジュール３８を構成
し、このストリップ線路３４から成る高周波回路を、例
えば、高周波多層誘電体基板３１上に装荷される高周波
回路チップに形成されている高周波回路のバイアス用の
線路として用い、キャパシタ３５から成る高周波回路
を、例えば、高周波多層誘電体基板３１上に装荷される
高周波回路チップに形成されている高周波回路の接地用
のキャパシタとして用いた場合、高周波多層誘電体基板
３１の外部に高周波回路チップに形成されている高周波
回路のバイアス用の線路および接地用のキャパシタを設
ける必要がない。従って、高周波多層誘電体基板３１お
よびそれを用いて構成されたマルチチップモジュール３
８によれば、高周波装置の小型化に寄与することができ
る効果が得られる。
ば、実施の形態１と同様の効果が得られる。また、マル
チチップモジュール３８を構成する高周波多層誘電体基
板３１はストリップ線路３４から成る高周波回路および
キャパシタ３５から成る高周波回路をチップ装荷領域Ａ
に備えた構造をしている。このため、高周波多層誘電体
基板３１を用いてマルチチップモジュール３８を構成
し、このストリップ線路３４から成る高周波回路を、例
えば、高周波多層誘電体基板３１上に装荷される高周波
回路チップに形成されている高周波回路のバイアス用の
線路として用い、キャパシタ３５から成る高周波回路
を、例えば、高周波多層誘電体基板３１上に装荷される
高周波回路チップに形成されている高周波回路の接地用
のキャパシタとして用いた場合、高周波多層誘電体基板
３１の外部に高周波回路チップに形成されている高周波
回路のバイアス用の線路および接地用のキャパシタを設
ける必要がない。従って、高周波多層誘電体基板３１お
よびそれを用いて構成されたマルチチップモジュール３
８によれば、高周波装置の小型化に寄与することができ
る効果が得られる。
【００４９】なお、上述した各実施の形態では、高周波
多層誘電体基板に、半導体チップとして、高周波回路チ
ップと制御回路チップとを装荷してマルチチップモジュ
ールを構成する場合について説明したが、半導体チップ
として、高周波回路チップと周波数変換回路などの高周
波回路によって周波数変換された低周波数の信号を扱う
回路が形成されている半導体チップとを装荷してマルチ
チップモジュールを構成する場合や、半導体チップとし
て、複数の高周波回路チップを装荷してマルチチップモ
ジュールを構成する場合であっても、同様の効果が得ら
れる。
多層誘電体基板に、半導体チップとして、高周波回路チ
ップと制御回路チップとを装荷してマルチチップモジュ
ールを構成する場合について説明したが、半導体チップ
として、高周波回路チップと周波数変換回路などの高周
波回路によって周波数変換された低周波数の信号を扱う
回路が形成されている半導体チップとを装荷してマルチ
チップモジュールを構成する場合や、半導体チップとし
て、複数の高周波回路チップを装荷してマルチチップモ
ジュールを構成する場合であっても、同様の効果が得ら
れる。
【００５０】
【発明の効果】以上のように、この発明によれば、高周
波装置の低コスト化に有効に寄与することができる効果
がある。
波装置の低コスト化に有効に寄与することができる効果
がある。
【００５１】また、この発明によれば、高周波装置の小
型化に有効に寄与することができる効果がある。
型化に有効に寄与することができる効果がある。
【００５２】また、この発明によれば、接続配線の自由
度が大きいという効果がある。
度が大きいという効果がある。
【００５３】また、この発明によれば、高周波装置の安
定な動作に寄与することができる効果がある。
定な動作に寄与することができる効果がある。
【００５４】また、この発明によれば、高周波装置の高
信頼性に寄与することができる効果がある。
信頼性に寄与することができる効果がある。
【図１】 この発明の実施の形態１における高周波多層
誘電体基板およびマルチチップモジュールを示す構成図
である。
誘電体基板およびマルチチップモジュールを示す構成図
である。
【図２】 この発明の実施の形態２における高周波多層
誘電体基板およびマルチチップモジュールを示す構成図
である。
誘電体基板およびマルチチップモジュールを示す構成図
である。
【図３】 この発明の実施の形態３における高周波多層
誘電体基板およびマルチチップモジュールを示す構成図
である。
誘電体基板およびマルチチップモジュールを示す構成図
である。
【図４】 従来の高周波多層誘電体基板を示す構成図で
ある。
ある。
【図５】 従来の他の高周波多層誘電体基板を示す構成
図である。
図である。
１，２１，３１ 高周波多層誘電体基板、２ セラミッ
ク層、３ 低誘電率層、４ 下側グランド層、５ 第１
の上側グランド電極、６ 第２の上側グランド電極、７
接続配線、１１，２６，３８ マルチチップモジュー
ル、１２ 高周波回路チップ（第１の半導体チップ）、
１３ 制御回路チップ（第２の半導体チップ）、１４
第１の接続用パッド、１５ 第２の接続用パッド、２２
下側金属配線、２３ 上側金属配線、２４，３４ ス
トリップ線路、３２ 層間金属配線、３３ 層間電極、
３５ キャパシタ、Ａ チップ装荷領域、Ｂ 外部領
域。
ク層、３ 低誘電率層、４ 下側グランド層、５ 第１
の上側グランド電極、６ 第２の上側グランド電極、７
接続配線、１１，２６，３８ マルチチップモジュー
ル、１２ 高周波回路チップ（第１の半導体チップ）、
１３ 制御回路チップ（第２の半導体チップ）、１４
第１の接続用パッド、１５ 第２の接続用パッド、２２
下側金属配線、２３ 上側金属配線、２４，３４ ス
トリップ線路、３２ 層間金属配線、３３ 層間電極、
３５ キャパシタ、Ａ チップ装荷領域、Ｂ 外部領
域。
Claims (14)
- 【請求項１】 セラミック層と、該セラミック層上に設
けられた低誘電率層と、上記セラミック層の下面に設け
られた下側グランド電極と、上記低誘電率層の上面に設
けられ上記下側グランド電極に接続された第１および第
２の上側グランド電極と、上記セラミック層と上記低誘
電率層との間に設けられた接続配線とを備えたことを特
徴とする高周波多層誘電体基板。 - 【請求項２】 第１および第２の半導体チップが装荷さ
れる半導体チップ装荷領域外部の外部領域に、セラミッ
ク層と低誘電率層との間に設けられた下側金属配線、上
記低誘電率層の上面に設けられた上側金属配線、下側グ
ランド電極、上記セラミック層および上記低誘電率層か
ら構成されるストリップ線路を有する高周波回路を備え
たことを特徴とする請求項１記載の高周波多層誘電体基
板。 - 【請求項３】 第１および第２の半導体チップが装荷さ
れる半導体チップ装荷領域外部の外部領域に、セラミッ
ク層と低誘電率層との間に設けられた下側金属配線、下
側グランド電極および上記セラミック層から構成される
ストリップ線路を有する高周波回路を備えたことを特徴
とする請求項１記載の高周波多層誘電体基板。 - 【請求項４】 第１および第２の半導体チップが装荷さ
れる半導体チップ装荷領域外部の外部領域に、低誘電率
層の上面に設けられた上側金属配線、下側グランド電
極、セラミック層および上記低誘電率層から構成される
ストリップ線路を有する高周波回路を備えたことを特徴
とする請求項１記載の高周波多層誘電体基板。 - 【請求項５】 第１および第２の半導体チップが装荷さ
れる半導体チップ装荷領域に、セラミック層と低誘電率
層との間に設けられた層間金属配線、下側グランド電
極、第１または第２の上側グランド電極、上記セラミッ
ク層および上記低誘電率層から構成されるストリップ線
路を有する高周波回路を備えたことを特徴とする請求項
１記載の高周波多層誘電体基板。 - 【請求項６】 第１および第２の半導体チップが装荷さ
れる半導体チップ装荷領域に、セラミック層と低誘電率
層との間に設けられた層間電極、下側グランド電極、第
１または第２の上側グランド電極、上記セラミック層お
よび上記低誘電率層から構成されるキャパシタを有する
高周波回路を備えたことを特徴とする請求項１記載の高
周波多層誘電体基板。 - 【請求項７】 低誘電率層の厚さが、セラミック層の厚
さの２０分の１以下であることを特徴とする請求項１か
ら請求項６のうちのいずれか１項記載の高周波多層誘電
体基板。 - 【請求項８】 セラミック層と、該セラミック層上に設
けられた低誘電率層と、上記セラミック層の下面に設け
られた下側グランド電極と、上記低誘電率層の上面に設
けられ上記下側グランド電極に接続された第１および第
２の上側グランド電極と、上記セラミック層と上記低誘
電率層との間に設けられた接続配線と、上記第１の上側
グランド電極上に装荷された第１の半導体チップと、上
記第２の上側グランド電極上に装荷された第２の半導体
チップとを備え、 上記接続配線と上記第１の半導体チップに設けられた第
１の接続用パッドとを接続し、上記接続配線と上記第２
の半導体チップに設けられた第２の接続用パッドとを接
続したことを特徴とするマルチチップモジュール。 - 【請求項９】 第１および第２の半導体チップが装荷さ
れた半導体チップ装荷領域外部の外部領域に、セラミッ
ク層と低誘電率層との間に設けられた下側金属配線、上
記低誘電率層の上面に設けられた上側金属配線、下側グ
ランド電極、上記セラミック層および上記低誘電率層か
ら構成されるストリップ線路を有する高周波回路を備
え、 上記下側金属配線と上記第１の半導体チップに設けられ
た第１の接続用パッドとを接続し、上記上側配線と上記
第１の半導体チップに設けられた第１の接続用パッドと
を接続したことを特徴とする請求項８記載のマルチチッ
プモジュール。 - 【請求項１０】 第１および第２の半導体チップが装荷
された半導体チップ装荷領域外部の外部領域に、セラミ
ック層と低誘電率層との間に設けられた下側金属配線、
下側グランド電極および上記セラミック層から構成され
るストリップ線路を有する高周波回路を備え、 上記下側金属配線と上記第１の半導体チップに設けられ
た第１の接続用パッドとを接続したことを特徴とする請
求項８記載のマルチチップモジュール。 - 【請求項１１】 第１および第２の半導体チップが装荷
された半導体チップ装荷領域外部の外部領域に、低誘電
率層の上面に設けられた上側金属配線、下側グランド電
極、セラミック層および上記低誘電率層から構成される
ストリップ線路を有する高周波回路を備え、 上記上側金属配線と上記第１の半導体チップに設けられ
た第１の接続用パッドとを接続したことを特徴とする請
求項８記載のマルチチップモジュール。 - 【請求項１２】 第１および第２の半導体チップが装荷
された半導体チップ装荷領域に、セラミック層と低誘電
率層との間に設けられた層間金属配線、下側グランド電
極、第１または第２の上側グランド電極、上記セラミッ
ク層および上記低誘電率層から構成されるストリップ線
路を有する高周波回路を備え、 上記層間金属配線と上記第１の半導体チップに設けられ
た第１の接続用パッドとを接続したことを特徴とする請
求項８記載のマルチチップモジュール。 - 【請求項１３】 第１および第２の半導体チップが装荷
された半導体チップ装荷領域に、セラミック層と低誘電
率層との間に設けられた層間電極、下側グランド電極、
第１または第２の上側グランド電極、上記セラミック層
および上記低誘電率層から構成されるキャパシタを有す
る高周波回路を備え、 上記層間電極と上記第１の半導体チップに設けられた第
１の接続用パッドとを接続したことを特徴とする請求項
８記載のマルチチップモジュール。 - 【請求項１４】 低誘電率層の厚さが、セラミック層の
厚さの２０分の１以下であることを特徴とする請求項８
から請求項１３のうちのいずれか１項記載のマルチチッ
プモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9208160A JPH1154696A (ja) | 1997-08-01 | 1997-08-01 | 高周波多層誘電体基板およびマルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9208160A JPH1154696A (ja) | 1997-08-01 | 1997-08-01 | 高周波多層誘電体基板およびマルチチップモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154696A true JPH1154696A (ja) | 1999-02-26 |
Family
ID=16551655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9208160A Abandoned JPH1154696A (ja) | 1997-08-01 | 1997-08-01 | 高周波多層誘電体基板およびマルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10216841A1 (de) * | 2002-04-16 | 2003-11-13 | Infineon Technologies Ag | Einlagiges Multichip-Modul |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182966U (ja) * | 1983-05-20 | 1984-12-06 | ソニー株式会社 | セラミツク多層回路基板 |
| JPS60136294A (ja) * | 1983-12-23 | 1985-07-19 | 株式会社日立製作所 | セラミック多層配線回路板 |
| JPS61276398A (ja) * | 1985-05-31 | 1986-12-06 | 日本電気株式会社 | 多層回路基板 |
| JPS63250193A (ja) * | 1987-04-07 | 1988-10-18 | 富士通株式会社 | 混成集積回路 |
| JPH01214196A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | 混成集積回路 |
| JPH03166787A (ja) * | 1989-11-27 | 1991-07-18 | Hitachi Ltd | 配線基板 |
| JPH0410591A (ja) * | 1990-04-27 | 1992-01-14 | Hitachi Ltd | セラミック多層回路板および半導体モジュール |
| JPH0774468A (ja) * | 1993-09-03 | 1995-03-17 | Fujitsu Ltd | 薄膜多層回路基板の製造方法 |
| JPH08148832A (ja) * | 1994-11-24 | 1996-06-07 | Canon Inc | 多層プリント基板 |
| JPH0935997A (ja) * | 1995-07-24 | 1997-02-07 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
| JPH0950936A (ja) * | 1995-08-09 | 1997-02-18 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
| JPH09172258A (ja) * | 1995-12-19 | 1997-06-30 | Sumitomo Metal Ind Ltd | ガラスセラミックス多層配線基板およびその製造方法 |
-
1997
- 1997-08-01 JP JP9208160A patent/JPH1154696A/ja not_active Abandoned
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182966U (ja) * | 1983-05-20 | 1984-12-06 | ソニー株式会社 | セラミツク多層回路基板 |
| JPS60136294A (ja) * | 1983-12-23 | 1985-07-19 | 株式会社日立製作所 | セラミック多層配線回路板 |
| JPS61276398A (ja) * | 1985-05-31 | 1986-12-06 | 日本電気株式会社 | 多層回路基板 |
| JPS63250193A (ja) * | 1987-04-07 | 1988-10-18 | 富士通株式会社 | 混成集積回路 |
| JPH01214196A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | 混成集積回路 |
| JPH03166787A (ja) * | 1989-11-27 | 1991-07-18 | Hitachi Ltd | 配線基板 |
| JPH0410591A (ja) * | 1990-04-27 | 1992-01-14 | Hitachi Ltd | セラミック多層回路板および半導体モジュール |
| JPH0774468A (ja) * | 1993-09-03 | 1995-03-17 | Fujitsu Ltd | 薄膜多層回路基板の製造方法 |
| JPH08148832A (ja) * | 1994-11-24 | 1996-06-07 | Canon Inc | 多層プリント基板 |
| JPH0935997A (ja) * | 1995-07-24 | 1997-02-07 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
| JPH0950936A (ja) * | 1995-08-09 | 1997-02-18 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
| JPH09172258A (ja) * | 1995-12-19 | 1997-06-30 | Sumitomo Metal Ind Ltd | ガラスセラミックス多層配線基板およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10216841A1 (de) * | 2002-04-16 | 2003-11-13 | Infineon Technologies Ag | Einlagiges Multichip-Modul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2905736B2 (ja) | 半導体装置 | |
| US5717249A (en) | RF power amplifying circuit device | |
| US5752182A (en) | Hybrid IC | |
| US8299572B2 (en) | Semiconductor die with backside passive device integration | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| TW200417134A (en) | RF power transistor with internal bias feed | |
| US6281756B1 (en) | Transistor with internal matching circuit | |
| JPH10242377A (ja) | 高周波電力増幅器モジュール | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| JP3515854B2 (ja) | 高周波電力増幅回路装置 | |
| JP4015746B2 (ja) | 半導体装置 | |
| WO2011104774A1 (ja) | 半導体装置 | |
| JP3983456B2 (ja) | 多層基板モジュール | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JPH1154696A (ja) | 高周波多層誘電体基板およびマルチチップモジュール | |
| JP2755250B2 (ja) | 半導体集積回路 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| WO1999054935A1 (fr) | Dispositif portable de telecommunications | |
| JP4530322B2 (ja) | 高周波パワーアンプモジュール | |
| JP3992862B2 (ja) | 高周波マルチチップモジュール | |
| JPH06169064A (ja) | 半導体装置 | |
| JP2002184900A (ja) | 多層高周波パッケージ基板 | |
| JPH07202053A (ja) | 半導体装置 | |
| JPH0997818A (ja) | フリップチップ構造及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050118 |