JPH07249710A - 薄膜回路用セラミック基板及びその製造方法 - Google Patents

薄膜回路用セラミック基板及びその製造方法

Info

Publication number
JPH07249710A
JPH07249710A JP6039690A JP3969094A JPH07249710A JP H07249710 A JPH07249710 A JP H07249710A JP 6039690 A JP6039690 A JP 6039690A JP 3969094 A JP3969094 A JP 3969094A JP H07249710 A JPH07249710 A JP H07249710A
Authority
JP
Japan
Prior art keywords
ceramic substrate
thin film
ceramic
cavity
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6039690A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Yoichi Harayama
洋一 原山
Katsuhiko Yamamoto
勝彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6039690A priority Critical patent/JPH07249710A/ja
Publication of JPH07249710A publication Critical patent/JPH07249710A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 高密度微細薄膜回路の形成用として好適に利
用でき、電気的特性にすぐれるとともに、アセンブリプ
ロセスを容易にできる製品として提供する。 【構成】 セラミックグリーンシートの積層体を焼成し
て少なくとも一方の表面にキャビティ１２を有するセラ
ミック基板１０を形成し、前記キャビティ１２内にガラ
ス粉末またはガラス粉末サスペンジョンを充填し、前記
ガラス粉末あるいはガラス粉末サスペンジョンを溶融
し、固化させて前記キャビティ１２内にガラス層１８を
形成した後、前記キャビティ１２が形成された側のセラ
ミック基板表面とガラス層表面とを研磨して、前記セラ
ミック基板表面とガラス層表面とを同一平面に平坦化す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は薄膜回路用セラミック基
板及びその製造方法に関する。
【０００２】
【従来の技術】近年の半導体素子の高密度化にともな
い、これら半導体素子を実装する基板にはより高密度に
導体回路を形成することが必要になっている。セラミッ
ク基板は導体回路を同時焼成することで容易に高密度に
導体回路を多層形成することができることから、半導体
素子搭載用基板として多用されている。この場合、導体
回路を形成する方法としては同時焼成メタライズ法やポ
スト焼成メタライズ法、さらに高密度に表面導体回路を
形成する方法として薄膜メタライズ法がある。
【０００３】特に、近年はＴＡＢテープやフリップチッ
プによる高密度実装法に対応するため、薄膜メタライズ
法によるきわめて微細な導体回路の形成が必要になって
いる。このような高密度で微細な導体回路を形成するた
めの基板表面はきわめて平坦で、かつ欠陥のない高密度
なものである必要がある。このため、薄膜メタライズ法
によって導体回路を形成する基板はほとんどの場合、基
板表面を研磨して平滑な面を形成してから使用される。
【０００４】しかし、通常のセラミック基板、たとえば
原料粉の平均粒径が２〜４μｍで９０〜９２重量％純度
のアルミナセラミック基板では一般に気孔の数が多過ぎ
る上にそれらの気孔が大き過ぎるために薄膜導体回路が
断線してしまい、薄膜回路用の基板としては適当でな
い。基板の気孔率を下げるためには粒径の小さい原料粉
で純度の高いセラミックを使用すればよく、薄膜回路用
としては９９重量％程度の純度のアルミナセラミック基
板が使用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、セラミ
ックの原料粉の純度を上げると同時焼成によって形成す
る導体回路のメタライズの接着強度が低下するから、薄
膜回路用として使用されるセラミック基板では多層配線
構造を形成することが困難である。このため、粉末粒径
を制御してメタライズ接着強度を実用域に保ちつつ薄膜
導体回路の形成に対応できる各種の基板が開発されてい
る。しかし、気孔を皆無にすることは技術的にも経済的
にも難しい。
【０００６】従来、気孔のない平滑な面を有する基板と
してセラミック基板の表面にガラス層をコートしたグレ
ーズ基板が用いられている。しかし、この基板ではガラ
ス層表面上の薄膜導体回路と基板内部の導体回路とがガ
ラス層により電気的に接続できないため多層配線構造を
利用することができないという問題がある。また、ビア
端面等の内部導体回路が露出したセラミック基板表面に
部分的にガラス層を形成し、ガラス層表面からセラミッ
ク基板表面のビア端面に接続する薄膜導体回路を形成し
ようとしても、ガラス層表面とセラミック基板表面の境
界部分の段差で薄膜導体回路が断線してしまい、内部導
体回路を利用することができない。
【０００７】また、気孔のない平滑な面を経済的に得る
ことができ、かつセラミック多層配線構造を利用できる
方法として、シリコン基板上に薄膜導体回路を形成し、
この基板をセラミック多層配線基板上に接合した構造
（ＳＯＳタイプ）の製品がある。図４はこのような基板
をＭＣＭ（マルチチップモジュール）に使用した例を示
す。同図で２が薄膜プロセスを経て表面に薄膜導体回路
を形成したシリコン基板、４がセラミック基板であり、
セラミック基板４の上面に設けた収納凹部５に接着剤６
を介してシリコン基板２を接合している。７が内部導体
回路、８が薄膜導体回路、９が半導体素子である。図示
例では半導体素子９と薄膜導体回路８とをワイヤボンデ
ィングによって接続し、シリコン基板２とセラミック基
板４の薄膜導体回路８をワイヤボンディングして接続し
ている。
【０００８】上記の薄膜回路形成用の基板はＭＣＭに多
用されるようになってきたが、この基板の場合はシリコ
ンが脆いことからその取扱いが問題になる。たとえば、
シリコン基板２が大形の場合にはセラミック基板４上で
均一に接着することが難しく、またセラミック基板との
間で熱応力が発生することが問題になる。また、上記例
のようにシリコン基板２からセラミック基板４へワイヤ
ボンディングによって接続すると配線長が長くなりイン
ピーダンスの不連続部ができるという問題点がある。な
お、この問題はワイヤボンディングのかわりにＴＡＢテ
ープによって接続する場合も同様で、高速信号の伝送特
性上で問題になる。
【０００９】本発明はこれら問題点に鑑みてなされたも
のであり、気孔率の小さな基板を容易に得ることができ
て薄膜導体回路の形成が容易な基板を容易に提供できる
とともに、これによって優れた電気的特性を有する基板
として提供できる薄膜回路用セラミック基板及びその製
造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、セラミック基板
の少なくとも一方の表面にキャビティが形成されてお
り、該キャビティ内に、該キャビティが形成された側の
セラミック基板表面と同一平面に平坦化されたガラス層
が形成されていることを特徴とする。また、キャビティ
底面にメタライズ層が形成されていることは、ガラス層
表面に形成された薄膜導体回路の電気的特性を改善でき
る点で好ましい。また、セラミック基板に内部導体回路
が形成されており、該セラミック基板表面に内部導体回
路の一部が露出していることを特徴とする。また、ガラ
ス層表面からセラミック基板表面にかけて連続的に薄膜
導体回路が形成されており、該薄膜導体回路がセラミッ
ク回路基板表面に露出した内部導体回路に接続している
ことを特徴とする。また、セラミック基板とガラス層と
の熱膨張係数の差が４×１０-6／℃以下であることは、
セラミック基板およびガラス層にクラックが発生するこ
とを防止できる点で好ましい。また、セラミック基板が
アルミナセラミック、ムライトセラミック、窒化アルミ
ニウムセラミックまたは低温焼成セラミックの内のいず
れかであることを特徴とする。また、ガラス層の誘電率
がセラミック基板の誘電率よりも小さいことは基板の電
気的特性を向上させることができる点で好ましい。
【００１１】また、セラミックグリーンシートの積層体
を焼成して少なくとも一方の表面にキャビティを有する
セラミック基板を形成し、前記キャビティ内にガラス粉
末あるいはガラス粉末サスペンジョンを充填し、前記ガ
ラス粉末あるいはガラス粉末サスペンジョンを溶融し、
固化させて前記キャビティ内にガラス層を形成した後、
前記キャビティが形成された側のセラミック基板表面と
ガラス層表面とを研磨して、前記セラミック基板表面と
ガラス層表面とを同一平面に平坦化することを特徴とす
る。また、前記セラミックグリーンシートとしてアルミ
ナセラミック、ムライトセラミックまたは窒化アルミニ
ウムセラミックを用いることを特徴とする。また、少な
くとも一方の表面にキャビティを有するセラミックグリ
ーンシートの積層体を形成し、前記キャビティ内にガラ
ス粉末あるいはガラス粉末サスペンジョンを充填した
後、前記セラミックグリーンシートの積層体を焼成し
て、少なくとも一方の外面にキャビティを有するセラミ
ック基板を形成するとともに、前記ガラス粉末またはガ
ラス粉末サスペンジョンを溶融し、固化させて前記キャ
ビティ内にガラス層を形成した後、前記キャビティが形
成された側のセラミック基板表面とガラス層表面とを研
磨して、前記セラミック基板表面とガラス層表面とを同
一平面に平坦化することを特徴とする。また、前記セラ
ミックグリーンシートとして低温焼成セラミックを用い
ることを特徴とする。また、底面にメタライズ層を形成
したキャビティ内に、ガラス粉末またはガラス粉末サス
ペンジョンを充填することを特徴とする。また、内部導
体回路となる導体回路が形成されたグリーンシートを用
いることを特徴とする。また、セラミック基板表面とガ
ラス層表面とを同一平面に平坦化した後、該ガラス層表
面からセラミック基板表面にかけて連続的に薄膜導体回
路を形成し、該薄膜導体回路をセラミック基板表面に露
出した内部導体回路に接続することを特徴とする。
【００１２】
【発明の概要】本発明に係る薄膜回路用セラミック基板
はセラミック基板を支持基板とし、基板の少なくとも一
方の面に部分的にガラスによって形成したガラス層を有
する構成としたことを特徴とする。前記ガラス層の厚さ
は１．０ｍｍ以下が好適であり、０．１〜０．８ｍｍが
更に好適である。ガラス層は薄い方が層内に残留する気
孔を減少できる点で好ましい。しかし、平坦化に伴う研
磨代を考慮しなければならないので、ある程度の厚さが
必要になる。また、ガラス層上の導体回路のインピーダ
ンスを特定値に設定する場合もガラス層の厚さが問題に
なる。セラミック基板全体の反りやガラス層自体の誘電
率により上記の各要素における好適なガラス層の厚さは
変わるので、決定的なガラス層の厚さは特定できない
が、これらの要素を総合的に考慮すると０．１〜０．８
ｍｍの厚さが好ましい範囲である。なお、ガラス層とセ
ラミック基板との界面に生じる熱応力を回避するためガ
ラス層とセラミック基板は熱膨張係数の差が４×１０-6
／℃以下となるようにするのが好ましい。
【００１３】セラミック基板に用いるセラミック材料と
してはアルミナセラミック、ムライトセラミック、低温
焼成セラミック、窒化アルミニウムセラミックのいずれ
かが用いられる。セラミック基板については内部導体回
路を多層に形成することができ、たとえば、セラミック
基板に形成したビアと基板の表面に形成した薄膜導体回
路とを接続するように構成することができる。
【００１４】前記ガラス層に使用するガラスとしては電
気的特性を改善できるという点からセラミック基板のセ
ラミックよりも誘電率の小さなガラスが好適に用いられ
る。また、必要に応じて、ガラス層とセラミック基板の
界面にメタライズ層を設けることができる。このメタラ
イズ層を接地電位とすることによって信号配線となる薄
膜導体回路周囲の容量を低減し、信号伝送特性を向上さ
せることができる。
【００１５】本発明に係る薄膜回路用セラミック基板の
製造方法はセラミック基板とガラス層とを同時焼成によ
って形成する方法、あるいはあらかじめ焼成して形成し
たセラミック基板にガラスを配して加熱処理することに
よって形成する方法である。なお、セラミック基板とガ
ラス層とを同時焼成によって形成する方法はセラミック
基板としてガラス粉末とセラミック粉末からなる低温焼
成セラミックを使用する場合に適用できる。これは、低
温焼成セラミック以外のアルミナセラミックやムライト
セラミックの場合には焼成工程中にガラスとの相互作用
が生じ、良好な焼結体が得られないからである。
【００１６】ガラス層を形成する場合には、使用するガ
ラスの軟化点あるいは流動点よりもなるべく高い温度で
処理して溶融体の粘度を下げ、気孔を除去しやすくする
のがよい。なお、製造工程上から高温処理ができない場
合にはガラスの軟化点近傍の温度で一定時間保持するこ
とによって、気孔率は減少できないが気孔のサイズを小
さくすることができる。こうして、気孔のサイズを平均
１〜２μｍ、最大５μｍ程度に制御することが可能にな
る。通常使用されているセラミック基板の気孔サイズは
２５〜５０μｍかあるいはそれ以上であり、本製造方法
によって得られる基板はこれらにくらべてはるかに気孔
率が小さくなる。これによって、本製造方法によって得
られる基板は薄膜回路用セラミックとして好適に使用す
ることができる。
【００１７】ガラス層形成用として使用できるガラスと
しては、ＺｎＯ・Ｂ2 Ｏ3 、ＳｉＯ 2 系、ＰｂＯ・Ｂ2
Ｏ3 ・ＳｉＯ2 系、ＰｂＯ・ＳｉＯ2 系、ＰｂＯ・Ｂ2
Ｏ3系、ＣａＯ・ＢａＯ・ＳｉＯ2 系、ＭｇＯ・Ｂ2 Ｏ
3 ・ＳｉＯ2 系、ＣａＯ・Ａｌ2 Ｏ3 ・ＳｉＯ2 系等の
無アルカリガラスが用いられる。また、結晶化ガラスと
非結晶化ガラスをくらべると、高温処理による気孔除去
を目的とする場合には非結晶性ガラスを用いる方が効率
が良い。ガラス層内部に存在する気孔を除くためには、
高温処理によりガラスを軟化点以上に加熱し、十分に流
動化した状態にしなければならない。結晶化ガラスでは
上記軟化点以上の結晶化点で結晶化がおこり、ガラスは
流動的でなくなる。この軟化点と結晶化点の温度差はガ
ラス組成によりほとんど差がないものから大きな温度差
があるものまで多種多様である。しかし、いずれにしろ
結晶化ガラスではガラスの流動状態を安定的に得難い傾
向があり、気孔除去には不利である。
【００１８】セラミック基板とガラス層とを一体化した
後、基板の表面を研磨する。ガラス層はセラミックにく
らべて研磨抵抗が小さいこと、脱粒といった問題がない
ことから研磨は容易である。このようにして得られた薄
膜回路用セラミック基板はガラス層の表面の気孔が皆無
に近いから、５０〜７５μｍあるいはそれ以下の線幅の
薄膜導体回路の形成が可能である。セラミック基板にビ
アを設けておくことにより、ガラス層の表面に形成した
薄膜導体回路をビアを介してプリント基板等の実装基板
と接続することができる。なお、ビア径は１００〜３６
０μｍ程度であり、ガラス層からセラミック基板まで連
続的に薄膜導体回路を形成する場合にはセラミック基板
に設ける薄膜導体回路の線幅を７５〜１００μｍあるい
はそれ以上にまで広げてセラミック基板で気孔の影響を
うけないようにすることができる。
【００１９】上記のようにガラス層からセラミック基板
へ連続的に薄膜導体回路を形成するようにすれば、図４
に示すように基板間でワイヤボンディングやＴＡＢによ
って接続する必要がなく、これによって配線長を短くで
き、配線部分のインダクタンスを低減することができ
る。また、インピーダンスの不連続部分をなくすことに
よって信号伝送特性を向上させることが可能になる。
【００２０】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。 （実施例１）図１は薄膜回路用セラミック基板の製造方
法を示す説明図である。本実施例はあらかじめ焼成して
形成したセラミック基板にガラスを配することによって
セラミック基板とガラス層とを一体化して薄膜回路用セ
ラミック基板を形成するものである。セラミック基板を
形成するため、まず、平均粒径約２μｍの酸化アルミニ
ウム粉末とホウケイ酸ガラス粉末を体積比約５０対５０
となるようにボールミル混合して低温焼成セラミックの
グリーンシートを作製し、このグリーンシートに３６ｍ
ｍ角の穴を設けた。また、この穴の周囲にビア形成用と
して０．２４ｍｍ径のスルーホールをあけ、これらスル
ーホールに銅ぺーストを充填した。
【００２１】また、上記グリーンシートとは別にビア形
成用として銅ぺーストを充填したスルーホールと平面導
体回路を設けたグリーンシートを作製し、上記グリーン
シートと積層し、加熱・加圧して一体化した。この積層
体を湿潤窒素ガス雰囲気中で脱バインダー及び焼成し、
深さ約０．４ｍｍのキャビティを有するセラミック基板
を得た。図１(a) はこうして得られたセラミック基板の
断面図を示す。１０はセラミック基板、１２はキャビテ
ィである。１４および１６は内部導体回路としてのビア
および平面導体回路である。キャビティ１２はセラミッ
ク基板の上面に角穴状の収納凹部として形成される。
【００２２】次に、上記キャビティ１２内に平均粒径約
６μｍ、軟化点６１５℃、流動点６６６℃、熱膨張係数
約４．３×１０-6／℃のガラス粉末のエタノールサスペ
ンジョンを充填して乾燥させた。次いで、これを乾燥窒
素ガス雰囲気中で８５０℃、１０分間加熱処理し、ガラ
スを融解させた。図１(b) はこうしてガラス１８を融解
した後の様子を示す。次いで、セラミック基板とガラス
層の上面を研磨し、基板の上面を平坦面に形成した。図
１(c) はこうして得た薄膜回路用セラミック基板の断面
図である。１０がセラミック基板、２０がガラス層であ
り、セラミック基板１０およびガラス層２０の上面が平
面研磨されて同一高さ平面に形成されている。
【００２３】得られた基板のガラス層２０の表面にカー
ボン蒸着を行い、走査型電子顕微鏡でガラス層２０の表
面を観察したところ、１０００倍の視野で気孔を認める
ことができなかった。このように、実施例の方法によっ
て気孔率の小さい基板を得ることができ、薄膜回路用セ
ラミックとして好適に利用できる基板を提供できること
を確かめることができた。
【００２４】（実施例２）本実施例の薄膜回路用セラミ
ック基板の製造方法は、セラミック基板とガラス層とを
同時焼成によって形成する方法である。実施例１と同一
組成の低温焼成セラミックのグリーンシートを実施例１
と同様に加工してグリーンシートの積層体を形成した。
次に、この積層体のキャビティ内に平均粒径約６μｍ、
軟化点６２７℃、流動点６７６℃、熱膨張係数約４．３
×１０-6／℃のガラスぺーストを充填し、これを湿潤窒
素ガス雰囲気中で脱バインダー処理した後、乾燥窒素ガ
ス雰囲気中で９５０℃、１時間焼成した。得られた基板
を９μｍの移動砥粒を使用して研磨することによって、
ガラス層の表面を好適に平坦化することができ、薄膜導
体回路を形成可能とすることができた。
【００２５】（実施例３）本実施例の製造方法はあらか
じめ焼成して得たセラミック基板にガラスを配して一体
化する方法による。実施例１と同一組成の低温焼成セラ
ミックのグリーンシートを実施例１と同様に加工してグ
リーンシートの積層体を形成し、焼成してセラミック基
板を得た。このセラミック基板のキャビティ内に平均粒
径約６μｍ、軟化点６０７℃、流動点６５３℃、熱膨張
係数約３．５×１０-6／℃のガラス粉末のエタノールサ
スペンジョンを充填し、これを乾燥窒素ガス雰囲気中で
８５０℃、１０分間加熱処理し、ガラスを融解させた。
得られた基板を研磨してガラス層およびセラミック基板
部を平坦面とした基板を得た。ガラス層は表面に気孔お
よびクラックがない製品として得られた。
【００２６】（実施例４）本実施例の製造方法はあらか
じめ焼成して得たセラミック基板にガラスを配して一体
化する方法による。まず、平均粒径約２μｍの酸化アル
ミニウム粉末にＭｇＯ、ＳｉＯ2 、ＣａＣＯ3 を混合し
て得られた９２重量％アルミナセラミックグリーンシー
トを実施例１と同様に加工し、スルーホールにタングス
テンぺーストを充填してグリーンシートの積層体を形成
した。次いで、このグリーンシートの積層体を湿潤窒素
ガス雰囲気中で脱バインダーした後、アンモニア分解ガ
スと窒素ガスの混合雰囲気中で１５７０℃、２時間焼成
してセラミック基板を得た。
【００２７】得られたセラミック基板のキャビティ内に
平均粒径約６μｍ、軟化点８５０℃熱膨張係数約６．５
×１０-6／℃のガラス粉末のエタノールサスペンジョン
を充填し、これを乾燥窒素ガス雰囲気中で１２５０℃、
２０分間加熱処理した。次に、ガラス層とセラミック基
板とを研磨した。ガラス層の研磨面には気孔は認められ
ず、クラックも認められなかった。
【００２８】（比較例）実施例４の製造方法において、
上記ガラスにかえて、実施例１で使用した熱膨張係数約
４．３×１０-6／℃のガラス、実施例２で使用した熱膨
張係数約４．３×１０-6／℃のガラス、実施例３で使用
した熱膨張係数約３．５×１０-6／℃のガラス、転移点
６３０℃、熱膨張係数約１１．７×１０-6／℃のガラス
を各々使用し、乾燥窒素ガス雰囲気中で８５０℃、１０
分加熱処理を行った。
【００２９】実施例３で使用した熱膨張係数約３．５×
１０-6／℃のガラスではセラミック基板とガラス層を通
じて対角線に沿ってクラックが生じ、熱膨張係数約１
１．７×１０-6／℃のガラスの場合には、セラミック基
板にはクラックが生じなかったがガラス層に微小なクラ
ックが多数生じた。また、実施例１及び実施例２で用い
た熱膨張係数約４．３×１０-6／℃のガラスの場合には
焼成後にはクラックは生じなかったが、研磨工程中にい
ずれの場合もセラミック基板とガラス層とを通じて長い
クラックが生じた。
【００３０】（実施例５）本実施例の製造方法はあらか
じめ焼成して得たセラミック基板にガラスを配して一体
化する方法による。酸化イットリウム２重量％を含む平
均粒径２μｍのムライト粉からなるグリーンシートを実
施例１と同様に加工してグリーンシートの積層体を形成
し、焼成してセラミック基板を得た。この実施例では約
５０ｍｍ角のキャビティを有するセラミック基板を形成
した。次いで、セラミック基板のキャビティ内に実施例
１で使用したものと同じ熱膨張係数約４．３×１０-6／
℃のガラス粉末のエタノールサスペンジョンを充填し、
大気中で８５０℃、１０分間加熱処理した。得られた基
板を研磨してガラス層およびセラミック基板部の表面を
平坦面に形成した。ガラス層は気孔やクラックのない良
好なガラス面を有するものとして得ることができた。
【００３１】上記各実施例の方法によって得られた薄膜
回路用セラミック基板はセラミック基板１０の上面に一
体にガラス層２０を設けたものである。図２は薄膜回路
用セラミック基板の他の実施例として、セラミック基板
１０のキャビティ１２の底面にメタライズ層２４を設け
てガラス層２０を一体形成した例である。この基板は、
グリーンシートの積層体のキャビティ底面にメタライズ
を施してセラミック基板を焼成した後、キャビティにガ
ラスを充填することによって得られる。
【００３２】このようにメタライズ層２４を設けた基板
の場合にはメタライズ層を接地電位にすることによって
ガラス層２０に形成する薄膜導体回路をマイクロストリ
ップライン構造にでき、これによって信号の伝送特性を
向上させることができる。なお、キャビティ底面の全面
をメタライズ層にするかわりにガラス層２０の表面に形
成する薄膜導体回路に合わせて電気的特性を改善する目
的で特定の導体パターンに形成することも可能である。
【００３３】図３は上記薄膜回路用セラミック基板をＭ
ＣＭに応用した例を示す。この場合はガラス層２０の表
面に薄膜プロセスによって薄膜導体回路２６を形成し、
同時にセラミック基板１０の表面にも薄膜導体回路２８
を形成した後、半導体素子３０を搭載する。実施例の基
板はセラミック基板１０の内部にビア１４が形成されて
おり、セラミック基板１０の上面にビア１４の端面が露
出しているから、薄膜プロセスによって基板表面に導体
回路を形成する際にビア１４と薄膜導体回路２８とを接
続して基板表面の導体回路とビア１４とを電気的に接続
することができる。
【００３４】半導体素子３０とガラス層２０上の薄膜導
体回路２６とはワイヤボンディングによって接続され
る。こうして、基板上に複数の半導体素子３０を搭載し
たＭＣＭタイプの半導体装置を得ることができる。な
お、半導体素子３０と薄膜導体回路２６との間はワイヤ
ボンディングのかわりにＴＡＢを使用してもよく、また
フリップチップ法によって接続してもよい。
【００３５】本実施例の薄膜回路用セラミック基板は気
孔のないガラス層２０の上面に薄膜導体回路を形成する
から、ＭＣＭ等の高密度配線が必要な半導体装置用にと
くに好適に利用できる。また、本実施例の基板はガラス
層２０とセラミック基板１０との間を薄膜導体回路で連
続的に接続できるから、図４に示すようないわゆるバス
タブパッケージに実装する場合にくらべてアセンブリプ
ロセスを簡素化でき、アセンブリコストを下げることが
できる。
【００３６】
【発明の効果】本発明に係る薄膜回路用セラミック基板
によれば、ガラス層の表面をほとんど無気孔面とするこ
とができ高密度微細薄膜回路の形成用として好適に利用
することが可能になる。また、ガラス面と同一面に内部
導体回路の端面を露出することによって、シコン単結晶
等の無欠陥面を用いて薄膜プロセスを経た基板をいわゆ
るバスタブパッケージに実装する場合に比較してアセン
ブリプロセスを短くし、アセンブリコストを低減させる
ことができる。また、薄膜プロセスを経た基板とバスタ
ブパッケージ間の熱膨張係数差に起因する熱ストレスの
問題をなくすことができる。さらに、基板とバスタブパ
ッケージ間を電気的に接続するためのワイヤボンドやＴ
ＡＢを不要とするので配線長を短縮でき、インピーダン
スの不連続部を減少させることができて電気的特性を有
効に向上させることが可能になる。また、使用するガラ
スの種類を選ぶことによって薄膜配線下の電気容量を下
げることができる。また、キャビティ底面に形成したメ
タライズ層を接地電位にすることにより、ガラス層表面
の薄膜導体回路をマイクロストリップライン構造とし、
伝送特性を向上させることもできる。また、薄膜回路用
セラミック基板の製造にあたっては粒度や粒形状等に特
別の制御を行っていない従来と同様の比較的安価なセラ
ミック粉末を用いて製造することができる等の著効を奏
する。
【図面の簡単な説明】
【図１】薄膜回路用セラミック基板の製造方法を示す説
明図である。
【図２】薄膜回路用セラミック基板の実施例を示す説明
図である。
【図３】薄膜回路用セラミック基板をＭＣＭタイプの半
導体装置に利用した例を示す説明図である。
【図４】薄膜回路用セラミック基板をＭＣＭタイプの半
導体装置に利用した従来例を示す説明図である。
【符号の説明】
１０ セラミック基板 １２ キャビティ １４ ビア １６ 平面導体回路 １８ ガラス ２０ ガラス層 ２４ メタライズ層 ２６、２８ 薄膜導体回路 ３０ 半導体素子

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 セラミック基板の少なくとも一方の表面
    にキャビティが形成されており、 該キャビティ内に、該キャビティが形成された側のセラ
    ミック基板表面と同一平面に平坦化されたガラス層が形
    成されていることを特徴とする薄膜回路用セラミック基
    板。
  2. 【請求項２】 キャビティ底面にメタライズ層が形成さ
    れていることを特徴とする請求項１記載の薄膜回路用セ
    ラミック基板。
  3. 【請求項３】 セラミック基板に内部導体回路が形成さ
    れており、該セラミック基板表面に内部導体回路の一部
    が露出していることを特徴とする請求項１記載の薄膜回
    路用セラミック基板。
  4. 【請求項４】 ガラス層表面からセラミック基板表面に
    かけて連続的に薄膜導体回路が形成されており、該薄膜
    導体回路がセラミック基板表面に露出した内部導体回路
    に接続していることを特徴とする請求項１または請求項
    ３記載の薄膜回路用セラミック基板。
  5. 【請求項５】 セラミック基板とガラス層との熱膨張係
    数の差が４×１０-6／℃以下であることを特徴とする請
    求項１記載の薄膜回路用セラミック基板。
  6. 【請求項６】 セラミック基板がアルミナセラミック、
    ムライトセラミック、窒化アルミニウムセラミックまた
    は低温焼成セラミックの内のいずれかであることを特徴
    とする請求項１記載の薄膜回路用セラミック基板。
  7. 【請求項７】 ガラス層の誘電率がセラミック基板の誘
    電率よりも小さいことを特徴とする請求項１記載の薄膜
    回路用セラミック基板。
  8. 【請求項８】 セラミックグリーンシートの積層体を焼
    成して少なくとも一方の表面にキャビティを有するセラ
    ミック基板を形成し、 前記キャビティ内にガラス粉末またはガラス粉末サスペ
    ンジョンを充填し、 前記ガラス粉末あるいはガラス粉末サスペンジョンを溶
    融し、固化させて前記キャビティ内にガラス層を形成し
    た後、 前記キャビティが形成された側のセラミック基板表面と
    ガラス層表面とを研磨して、前記セラミック基板表面と
    ガラス層表面とを同一平面に平坦化することを特徴とす
    る薄膜回路用セラミック基板の製造方法。
  9. 【請求項９】 セラミックグリーンシートとしてアルミ
    ナセラミック、ムライトセラミックまたは窒化アルミニ
    ウムセラミックを用いることを特徴とする請求項８記載
    の薄膜回路用セラミック基板の製造方法。
  10. 【請求項１０】 少なくとも一方の表面にキャビティを
    有するセラミックグリーンシートの積層体を形成し、 前記キャビティ内にガラス粉末あるいはガラス粉末粉サ
    スペンジョンを充填した後、 前記セラミックグリーンシートの積層体を焼成して、少
    なくとも一方の表面にキャビティを有するセラミック基
    板を形成するとともに、前記ガラス粉末またはガラス粉
    末サスペンジョンを溶融し、固化させて前記キャビティ
    内にガラス層を形成した後、 前記キャビティが形成された側のセラミック基板表面と
    ガラス層表面とを研磨して、前記セラミック基板表面と
    ガラス層表面とを同一平面に平坦化することを特徴とす
    る薄膜回路用セラミック基板の製造方法。
  11. 【請求項１１】 セラミックグリーンシートとして低温
    焼成セラミックを用いることを特徴とする請求項１０記
    載の薄膜回路用セラミック基板の製造方法。
  12. 【請求項１２】 底面にメタライズ層を形成したキャビ
    ティ内に、ガラス粉末またはガラス粉末サスペンジョン
    を充填することを特徴とする請求項８または請求項１０
    記載の薄膜回路用セラミック基板の製造方法。
  13. 【請求項１３】 内部導体回路となる導体回路が形成さ
    れたグリーンシートを用いることを特徴とする請求項８
    または請求項１０記載の薄膜回路用セラミック基板の製
    造方法。
  14. 【請求項１４】 セラミック基板表面とガラス層表面と
    を同一平面に平坦化した後、 該ガラス層表面からセラミック基板表面にかけて連続的
    に薄膜導体回路を形成し、 該薄膜導体回路をセラミック基板表面に露出した内部導
    体回路に接続することを特徴とする請求項８または請求
    項１０記載の薄膜回路用セラミック基板の製造方法。
JP6039690A 1994-03-10 1994-03-10 薄膜回路用セラミック基板及びその製造方法 Pending JPH07249710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6039690A JPH07249710A (ja) 1994-03-10 1994-03-10 薄膜回路用セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6039690A JPH07249710A (ja) 1994-03-10 1994-03-10 薄膜回路用セラミック基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH07249710A true JPH07249710A (ja) 1995-09-26

Family

ID=12560053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6039690A Pending JPH07249710A (ja) 1994-03-10 1994-03-10 薄膜回路用セラミック基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH07249710A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136396A (ja) * 2003-10-06 2005-05-26 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2011153907A (ja) * 2010-01-27 2011-08-11 Kyocera Corp プローブカード用配線基板およびこれを用いたプローブカード
JP5697813B1 (ja) * 2013-07-18 2015-04-08 日本碍子株式会社 半導体用複合基板のハンドル基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136396A (ja) * 2003-10-06 2005-05-26 Ngk Spark Plug Co Ltd 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP4668577B2 (ja) * 2003-10-06 2011-04-13 日本特殊陶業株式会社 薄膜電子部品用セラミック基板及びその製造方法並びにこれを用いた薄膜電子部品
JP2011153907A (ja) * 2010-01-27 2011-08-11 Kyocera Corp プローブカード用配線基板およびこれを用いたプローブカード
JP5697813B1 (ja) * 2013-07-18 2015-04-08 日本碍子株式会社 半導体用複合基板のハンドル基板

Similar Documents

Publication Publication Date Title
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
US6036798A (en) Process for producing electronic part with laminated substrates
US5635301A (en) Multilayered glass substrate
JP2001351827A (ja) 複合積層電子部品
JPS60136294A (ja) セラミック多層配線回路板
JPH04314394A (ja) ガラスセラミック回路基板とその製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP2002111210A (ja) 配線基板およびその製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
JPH07249710A (ja) 薄膜回路用セラミック基板及びその製造方法
JP2001135933A (ja) 多層セラミック基板
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2003224338A (ja) ガラスセラミック配線基板
JPH0226798B2 (ja)
JPH08186195A (ja) 電子部品用パッケージ
JPH02230798A (ja) 複合積層セラミック部品
JP2817553B2 (ja) 半導体パッケージ構造及びその製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP4610066B2 (ja) 多層配線基板およびその製造方法
JP4422452B2 (ja) 配線基板
JPH07297322A (ja) 複合セラミック基板及びその製造方法
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP3314131B2 (ja) 配線基板
JP2001244408A (ja) 半導体装置