JP2004256346A - ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造 - Google Patents

ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造 Download PDF

Info

Publication number
JP2004256346A
JP2004256346A JP2003048239A JP2003048239A JP2004256346A JP 2004256346 A JP2004256346 A JP 2004256346A JP 2003048239 A JP2003048239 A JP 2003048239A JP 2003048239 A JP2003048239 A JP 2003048239A JP 2004256346 A JP2004256346 A JP 2004256346A
Authority
JP
Japan
Prior art keywords
glass
mass
sintered body
wiring board
cao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003048239A
Other languages
English (en)
Other versions
JP4549028B2 (ja
Inventor
Shinya Kawai
信也 川井
Toshifumi Azuma
登志文 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003048239A priority Critical patent/JP4549028B2/ja
Publication of JP2004256346A publication Critical patent/JP2004256346A/ja
Application granted granted Critical
Publication of JP4549028B2 publication Critical patent/JP4549028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】1050℃以下で焼成可能で、低抵抗金属を含有する配線層を同時焼成にて形成することができ、実装信頼性の高い配線基板を提供する。
【解決手段】絶縁基板と配線層とを具備する配線基板において、該絶縁基板として少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末60〜94.5質量%と、アルミナ粉末5〜35質量%と、少なくともCaOを含有するフィラー粉末を0.5〜15質量%とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成して、少なくともSiO、Al、MgO、ZnO、B、CaOを構成成分として含有し、かつ少なくともアルミナを結晶相として含有し、誘電率が7以下、ヤング率が150GPa以下、1質量%HF水溶液中に1分間浸漬した際の重量減少が3μg/mm以下、であることを特徴とするガラスセラミックを得る。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子収納用パッケージ、多層配線基板等に適用される配線基板等に最適なガラスセラミック組成物およびガラスセラミック焼結体とその製造方法に関するものであり、また、これを絶縁基板として用いた配線基板とその実装構造に関するものである。
【0002】
【従来技術】
近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴い、半導体素子等の高速化、大型化が図られ、配線層においても、信号の伝送損失を低減する上で配線層の低抵抗化と絶縁基板の低誘電率化が求められている。そこで、1000℃以下での焼成によって緻密化でき、銅、銀または金等の低抵抗金属を主成分とする配線層との同時焼成が可能で、かつ誘電率の低いガラスセラミックスを絶縁層とする配線基板が提案されている。
【0003】
例えば、特許文献1では、ムライト、石英ガラス、ほう珪酸ガラスからなるガラスセラミック焼結体を絶縁材料とすることで、低誘電率、低熱膨張係数の多層セラミック回路基板が得られることが記載されている。
【0004】
例えば、特許文献2では、SiO、B、KO、Alからなる硼珪酸ガラスとアルミナ、コージェライト、石英ガラスとを組み合わせることにより、低抵抗配線が可能な低誘電率、低熱膨張係数のセラミック基板が得られることが記載されている。
【0005】
〔特許文献1〕
特公平4−58198号公報
〔特許文献2〕
特開平5−254923号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述したような従来のガラスセラミック焼結体は、低い熱膨張係数を実現していることによってシリコンを主体とする半導体素子の実装(以下、一次実装と称す。)信頼性を確保できるが、逆に、熱膨張係数が15〜20×10−6/℃程度と非常に大きいプリント配線基板で構成されるマザーボード上に実装(以下、二次実装と称す。)する際には、熱膨張係数のミスマッチが非常に大きくなるため、二次実装信頼性を確保することが困難となる問題があった。
【0007】
さらに、ほう珪酸ガラスを用いていることから、半田等を用いて実装する際に必須となる、Ni−AuめっきやCu−Auめっきを施す際の薬品処理、特に配線層上に形成されるガラス層を除去するためのHF処理に対する耐性が悪く、めっき後に磁器の変色や、しみ、配線層の接着強度の低下等が発生する恐れがあった。
【0008】
従って、本発明は、銀、銅、金等の低抵抗金属との同時焼成が可能であり、低い誘電率と低いヤング率とを有しつつ、さらに優れた耐薬品性を示す焼結体を形成するガラスセラミック組成物、およびガラスセラミック焼結体とその製造方法、かかる焼結体を用い、低い熱膨張係数を有しつつも高い二次実装信頼性を確保できる配線基板とその実装構造を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明者等は、上記課題に対して検討した結果、少なくともSiO、Al、MgO、ZnO、Bを所定の比率で含むガラス粉末に対して、フィラー粉末としてアルミナ粉末と、少なくともCaOを含有するフィラー粉末とを所定の比率で添加し、混合し、成形後、1050℃以下で焼成することによって得られた焼結体が、低誘電率化とともに、低ヤング率化を図ることができ、しかも優れた耐薬品性とを同時に達成できること、また低誘電率、低ヤング率とともに、優れた耐薬品性を有する焼結体を絶縁基板とする配線基板が、低い熱膨脹係数を有しつつも二次実装信頼性を高めることができることを見出し、本発明に至った。
【0010】
すなわち、本発明のガラスセラミック組成物は、少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末60〜94.5質量%と、アルミナ粉末5〜35質量%と、少なくともCaOを含有するフィラー粉末0.5〜15質量%とを含有することを特徴とするものである。
【0011】
なお、該組成物全量中におけるCaOとBの含有量が、質量比(CaO/B)で0.03以上とすることにより、該組成物を焼成してなるガラスセラミック焼結体の耐薬品性を向上させることができるため望ましい。
【0012】
また、前記ガラス粉末は、1050℃以下の熱処理を行うことにより、少なくともコーディエライトを結晶相として析出することが前記ガラスセラミック焼結体の誘電率とヤング率とを低下させ、かつ耐薬品性を向上させるうえで望ましく、さらにコーディエライトとともに、ガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出することによって、耐薬品性の向上を図ると同時に、抗折強度を向上させることができるため望ましい。
【0013】
また、かかる組成物は、PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1質量%以下に抑制されていることが耐環境負荷を低減させ、かつ耐薬品性、絶縁性を向上させる上で望ましい。
【0014】
また、本発明のガラスセラミック焼結体は、少なくともSiO、Al、MgO、ZnO、B、CaOを構成成分として含有し、かつ少なくともアルミナを結晶相として含有し、誘電率が7以下、ヤング率が150GPa以下、1質量%HF水溶液中に1分間浸漬した際の重量減少が3μg/mm以下であることを特徴とするものである。
【0015】
ここで、かかる焼結体は、抗折強度が200MPa以上であることが望ましく、結晶相として、アルミナ結晶相以外に、さらに、コーディエライト、ガーナイト、スピネル、ムライト、アノーサイト、スラウソナイト、セルジアンの群から選ばれる少なくとも1種を含有することが望ましく、また、CaOが少なくとも残留ガラス中に存在していることが望ましく、さらに、PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1重量%以下であることが耐環境負荷を低減させ、かつ耐薬品性、絶縁性を向上させる上で望ましいものである。
【0016】
また、かかるガラスセラミック焼結体の製造方法は、少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%を含有するガラス粉末60〜94.5質量%と、アルミナ粉末5〜35質量%と、少なくともCaOを含有するフィラー粉末を0.5〜15質量%とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成することを特徴とするものである。
【0017】
ここで、かかる製造方法において、焼結体全量中におけるCaOとBの含有量が、質量比(CaO/B)で0.01以上であることが望ましく、さらに、ムライト、アノーサイト、スラウソナイト、セルジアン石英ガラスの群から選ばれる少なくとも1種をフィラー粉末として20質量%以下含有することが望ましい。
【0018】
また、本発明の配線基板は、絶縁基板の表面および/または内部に、低抵抗金属を含有する配線層を配設してなり、前記絶縁基板が、上記のガラスセラミック焼結体からなることを特徴とするものであり、かかる配線基板の表面および/または表面に設けた凹部内にSiを主体とする半導体素子を載置してなることが望ましい。
【0019】
また、上記の配線基板を、有機樹脂を含有する絶縁基板を具備するプリント配線基板の表面に実装することによって、二次実装信頼性に優れた実装構造を提供できる。
【0020】
【発明の実施の形態】
本発明のガラスセラミック組成物は、構成成分として、少なくとも、SiO30〜55質量%、特に35〜50質量%、Al 15〜40質量%、特に20〜35質量%、MgO 3〜25質量%、特に5〜20質量%、ZnO2〜15質量%、特に4〜12質量%、B 2〜15質量%、特に4〜12質量%を含有するガラス粉末60〜94.5質量%、特に63〜91質量%、最適には65〜88.5質量%と、アルミナ粉末5〜35質量%、特に8〜33質量%、最適には10〜30質量%と、少なくともCaOを含有するフィラー粉末を0.5〜15質量%、特に1〜12質量%、最適には1.5〜10質量%とを含有することを特徴とするものである。
【0021】
ここで、上記ガラス粉末は、該組成物を銅、あるいは銀、金といった低抵抗導体と同時焼成可能な温度である1050℃以下の低温で焼結させるために必要であり、ガラス粉末の軟化流動により該組成物を低温で焼結可能とせしめるものである。ガラス粉末の量が、前記範囲よりも少ない場合には、該組成物を1050℃以下で焼結させることが困難となり、逆に前記範囲よりも多い場合には、該組成物を焼成した場合に、その原型を保つことが困難となる。
【0022】
さらに、SiOはガラスのネットワークフォーマーであり、かつコーディエライト、ムライト等のSiOを構成成分として含有する結晶相、特にコーディエライトをガラスから析出せしめるための必須成分である。SiOが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記ガラスセラミック焼結体の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、ガラスの軟化温度が上昇し1050℃以下の低温焼成が困難となる。
【0023】
また、Alは、ガラスのヤング率や耐薬品性を向上させる成分であると同時に、コーディエライト、ガーナイト、スピネル、ムライト等のAlを構成成分として含有する結晶相、特にコーディエライトをガラスから析出せしめるための必須成分である。Alが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記ガラスセラミック焼結体の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、ガラスの軟化温度が上昇し1050℃以下の低温焼成が困難となると同時に、前記ガラスセラミック焼結体のヤング率が上昇し、高い二次実装信頼性を確保することが困難となる。
【0024】
また、MgOは、コーディエライト、スピネル等のMgOを構成成分として含有する結晶相、特にコーディエライトをガラスから析出せしめるための必須成分である。MgOが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記ガラスセラミック焼結体の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、前記ガラスセラミック焼結体のヤング率が上昇し、高い二次実装信頼性を確保することが困難となる。
【0025】
また、ZnOは、ガラスの軟化温度を低下せしめると同時にガーナイト等のZnOを構成成分として含有する結晶相をガラスから析出せしめるための必須成分である。ZnOが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記ガラスセラミック焼結体の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、ガラスの軟化温度が低下し前記ガラスセラミック焼結体の原型を保つことが困難となると同時に、前記ガラスセラミック焼結体の耐薬品性が著しく低下する。
【0026】
さらに、Bは、ガラスのネットワークフォーマーであると同時に、軟化温度、溶解温度を低下せしめる働きがあり、Bが前記範囲よりも少ないと、ガラスの溶解温度が上昇しすぎて、工業的に安価に製造することが困難となると同時にガラスの軟化温度が上昇し1050℃以下の低温焼成が困難となる。逆に前記範囲よりも多い場合には、ガラスの軟化温度が低下し前記ガラスセラミック焼結体の原型を保つことが困難となると同時に、前記ガラスセラミック焼結体の耐薬品性が著しく低下する。
【0027】
なお、前記ガラス粉末中には、本発明を逸脱しない範囲で、CaO、SrO、BaO、ZrO、SnO、希土類酸化物等の他の成分を10質量%以下、特に7質量%以下、さらには5質量%以下の範囲で含有してもよく、これにより、前記ガラスセラミック焼結体の焼結性や特性を微調整することが可能となる。
【0028】
但し、PbOおよびAO(A:アルカリ金属)は、環境への負荷が大きく、また耐薬品性や絶縁性が低下することから、これらの成分量は、全量中、それぞれ0.1質量%以下に抑制されていることが望ましい。
【0029】
さらに、本発明においては、前記ガラス粉末が、1050℃以下の熱処理を行うことにより少なくともコーディエライトを結晶相として析出することが、前記ガラスセラミック焼結体の、誘電率、ヤング率、さらには熱膨脹係数を低下せしめると同時に、耐薬品性を向上させることが可能となるため望ましい。
【0030】
また、本発明においては、ガラス粉末から、さらにガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出することが、特に前記ガラスセラミック焼結体の耐薬品性を向上させると同時に抗折強度を向上させるために望ましい。
【0031】
一方、フィラーとしてアルミナ粉末を必須成分とするものであるが、該アルミナ粉末は、該組成物を焼成してなるガラスセラミック焼結体の抗折強度と耐薬品性を同時に向上させる効果がある。該アルミナ粉末の量が前記範囲よりも少ない場合には、前記ガラスセラミック焼結体の抗折強度の低下、および耐薬品性、特にHF水溶液に対する溶出量を望ましい値にまで低下させることが困難となり、逆に前記範囲よりも多い場合には、該組成物を1050℃以下で焼結せしめることが困難となる。
【0032】
さらに、フィラーとして少なくともCaOを含有するフィラー粉末を必須成分とするものであるが、該CaOを含有するフィラー粉末は、該組成物を焼成してなるガラスセラミック焼結体の耐薬品性を著しく向上させる効果がある。
【0033】
このとき、CaOを含有するフィラー粉末は焼成中にその全量あるいは一部が分解することによりCaO成分がガラス中に溶解する。ガラス中に溶解したCaOは、特に耐薬品性の悪いBの三配位ネットワーク中に優先的に侵入し、Bのネットワークを耐薬品性に優れる四配位へとその構造を変化させる。従って、上記少なくともCaOを含有するフィラー粉末により、残留ガラスの耐薬品性が著しく向上する結果、該ガラスセラミック焼結体の耐薬品性が向上する。
【0034】
なお、上記残留ガラスとは、結晶化ガラスである前記ガラス粉末の結晶化が終了した後に焼結体中に存在するガラス相を指し、前記ガラス粉末とは異なった組成、性質を有するものである。
【0035】
ここで、該少なくともCaOを含有するフィラー粉末の量が前記範囲よりも少ない場合には、耐薬品性を向上させる効果が不充分となり、逆に前記範囲よりも多い場合には、前記ガラスセラミック焼結体の特性を望ましい範囲内とすることが困難となる。
【0036】
なお、前記少なくともCaOを含有するフィラー粉末としては、特に焼成中にその全量あるいは一部が分解してガラス中に溶解することが望ましく、そのようなフィラー粉末としては、酸化物粉末、ハロゲン化物粉末、さらには水酸化物、炭酸塩、蓚酸塩等の無機塩粉末を用いることができるが、特にCaSiO、CaZrO、CaSiO、CaAl、CaAl、CaAlSiOの群から選ばれる少なくとも1種の酸化物粉末、なかでもCaSiOおよび/またはCaZrOが望ましい。
【0037】
また、該組成物全量中におけるCaOとBの含有量が、質量比(CaO/B)で0.01以上、特に0.03以上、最適には0.05以上であることが、該組成物を焼成してなるガラスセラミック焼結体の耐薬品性を向上させるために望ましい。CaOは上述のように、該ガラスセラミック焼結体の耐薬品性を向上させる効果があり、CaOとBの含有量の質量比が前述の範囲よりも少ないと、耐薬品性の向上効果が不十分となる。
【0038】
さらに、他のフィラーとして、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種の粉末は、該組成物を焼成してなるガラスセラミック焼結体の誘電率を低くするために特に有効な成分であり、なかでもムライト、アノーサイト、スラウソナイト、セルジアンの群から選ばれる少なくとも1種は、抗折強度の向上にも効果的であり、石英ガラスは誘電率、ヤング率を低下させる効果が特に著しいものであり、これらの粉末が前記範囲よりも多い場合には、該組成物を1050℃以下で焼結せしめることが困難となる。
【0039】
なお、前記ガラスセラミック組成物中には、本発明を逸脱しない範囲で、SiO、CaMgSi、SrMgSi、BaMgSi、ZrO、ZnO、MgSiO、MgSiO、ZnSiO、ZrSiO、CaMgSi、ZnAlSi18、SrSiO、BaSiOの群から選ばれる少なくとも1種のフィラー粉末を、総量が15質量%以下、特に10質量%以下、最適には5質量%以下の範囲で含有してもよく、これにより、前記ガラスセラミック焼結体の焼結性や特性を制御することが可能となる。
【0040】
<ガラスセラミック>
本発明のガラスセラミック焼結体は、少なくともSiO、Al、MgO、ZnO、B、CaOを構成成分として含有し、かつ少なくともアルミナを結晶相として含有し、誘電率が7以下、特に6.5以下、最適には6以下、ヤング率が150MPa以下、特に145GPa以下、最適には140GPa以下、1質量%HF水溶液中に1分間浸漬した際の重量減少が3μg/mm以下、特に2.5μg/mm以下、最適には2μg/mm以下であることを特徴とするものである。
【0041】
ここで、SiO、Al、MgO、ZnO、Bの各成分は前記ガラス粉末中に含有される必須成分であり、これらの成分を含有することにより、所望の結晶相を析出させ、所望の特性を有するガラスセラミック焼結体を得ることができる。また、CaOは該ガラスセラミック焼結体の耐薬品性を向上させる効果がある。
【0042】
ここで、上記アルミナ結晶相は、前記ガラスセラミック焼結体の抗折強度および耐薬品性を向上させるための必須成分である。
【0043】
また、誘電率は、信号遅延時間を短縮するために低いことが望ましく、前記範囲よりも大きいと、前記配線基板の遅延時間が長くなり性能が低下する。
【0044】
また、ヤング率が低いということは、該ガラスセラミック焼結体が応力により変形しやすいことを意味する。従って、焼結体の熱膨張係数を半導体素子に整合させるために低熱膨張化することによって、プリント配線基板への二次実装における熱膨張差が大きくなっても、二次実装部において発生する熱応力を焼結体の変形により緩和することができ、二次実装信頼性を向上させることができる。従って、ヤング率が前記範囲よりも大きいと、二次実装信頼性が著しく低下する。
【0045】
さらに、1質量%HF水溶液中に1分間浸漬した際の重量減少は、Ni−AuめっきやCu−Auめっきを施す際の薬品処理において、最も焼結体表面へのダメージが大きい工程、即ち、配線層上に形成されるガラス層を除去するためのHF処理に対する耐性を表わしており、該重量減少が上記範囲よりも大きいと、めっき後に磁器の変色や、しみ、配線層の接着強度の低下等が発生する恐れがある。
【0046】
また、このガラスセラミック焼結体の熱膨張係数は、40〜400℃における熱膨張係数が6×10−6/℃以下の特性を有するが、Si(シリコン)を主体とする半導体素子を、前記ガラスセラミック焼結体を絶縁基板として用いた配線基板上に一次実装する際に絶縁基板と半導体素子との熱膨張係数のミスマッチにより生じる熱応力を低減するために、シリコンの熱膨張係数の値に近いものであることが望ましい。
【0047】
また、本発明においては抗折強度が200MPa以上であることが望ましく、抗折強度の値が上記範囲よりも小さい場合には、該ガラスセラミック焼結体を用いた配線基板を作製した場合に、配線基板の割れや、欠け等が生じる恐れがあり、前記配線基板の機械的な信頼性が著しく低下し、実用に耐えなくなる。抗折強度の値のさらに望ましい範囲は220MPa以上である。
【0048】
また、本発明においては、結晶相として、さらに、コーディエライト、ガーナイト、スピネル、ムライト、アノーサイト、スラウソナイト、セルジアンの群から選ばれる少なくとも1種を含有が望ましい。
【0049】
ここで、コーディエライト結晶相は、前記ガラスセラミックより析出させることが望ましい結晶相であり、該ガラスセラミック焼結体の誘電率、ヤング率を低下させる効果がある。また、ムライト、アノーサイト、スラウソナイト、セルジアンの群から選ばれる少なくとも1種は、該組成物を焼成してなるガラスセラミック焼結体の熱膨張係数、誘電率を低くするために特に有効な成分であり、さらに、ガーナイト、スピネル、ムライト、アノーサイト、スラウソナイト、セルジアンの群から選ばれる少なくとも1種は、抗折強度の向上に効果的である。
【0050】
また、本発明においては、CaOが少なくとも残留ガラス中に存在していることが望ましい。これは、前述のように、CaO成分が残留ガラス中に存在することにより、前記ガラスセラミック焼結体の耐薬品性を向上させることができるためである。
【0051】
さらに、本発明においては、PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1重量%以下に抑制されていることが、対環境負荷、耐薬品性、絶縁性の観点から望ましい。
【0052】
また、上記焼結体中には、本発明を逸脱しない範囲で、SiO、CaMgSi、SrMgSi、BaMgSi、ZrO、ZnO、MgSiO、MgSiO、ZnSiO、ZrSiO、CaMgSi、ZnAlSi18、SrSiO、BaSiOの群から選ばれる他の結晶相を、総量が15質量%以下、特に10質量%以下、さらには5質量%以下の範囲で含有してもよく、これにより、前記ガラスセラミック焼結体の焼結性や特性を制御することが可能となる。
【0053】
上記のガラスセラミック焼結体を製造するには、まず、構成成分として、少なくとも、SiO 30〜55質量%、特に35〜50質量%、Al 15〜40質量%、特に20〜35質量%、MgO 3〜25質量%、特に5〜20質量%、ZnO 2〜15質量%、特に4〜12質量%、B 2〜15質量%、特に4〜12質量%を含有するガラス粉末60〜94.5質量%、特に63〜91質量%、最適には65〜88.5質量%と、アルミナ粉末5〜35質量%、特に8〜33質量%、最適には10〜30質量%と、少なくともCaOを含有するフィラー粉末を0.5〜15質量%、特に1〜12質量%、最適には1.5〜10質量%とを混合する。
【0054】
そして、この混合物に、有機バインダ、溶媒、必要に応じて可塑剤を添加、混合し、プレス成形、押出形成、射出成形、鋳込み成形、テープ成形の群から選ばれる少なくとも1種の成形方法によって所定形状に成形する。
【0055】
そして、該成形体を、450〜750℃で脱バインダ処理した後、酸化性雰囲気あるいは窒素雰囲気中、1050℃以下、特に700〜1000℃、さらに800〜950℃の温度で焼成することにより、本発明のガラスセラミック焼結体を作製することができる。
【0056】
ガラスセラミック焼結体を後述する配線基板の絶縁基板として用いる際に、導体材料として、銀、金を用いる場合は、導体は酸化しないため、大気雰囲気中で焼成することが望ましく、銅を用いる場合には、銅の酸化を抑制する為に窒素雰囲気中にて焼成することが望ましい。
【0057】
なお、前記ガラスセラミック焼結体は、還元雰囲気下でも焼成することは可能であるが、コスト、安全性の面から、望ましくは酸化性雰囲気あるいは窒素雰囲気中での焼成が望ましい。
【0058】
なお、焼結体中に上述した特定の結晶相の析出を促進するためには、脱バインダ処理後の昇温速度を50℃/時間以上、特に100℃/時間以上とすることが望ましく、また、焼成温度での保持時間を0.02〜10時間、特に0.2〜2時間とすることが望ましい。
【0059】
また、本発明の配線基板は、絶縁基板の表面および/または内部に低抵抗金属を含有する配線層が配設されたものであり、前記絶縁基板が、上記のガラスセラミック焼結体からなるものである。
【0060】
上記ガラスセラミック焼結体を絶縁基板とすることによって、銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有する配線層との同時焼成が可能となる。
【0061】
また、この配線基板の表面には、本発明においては、前記配線基板の表面および/または表面に設けた凹部に、Siを主体とする半導体素子を載置してなることが、一次実装信頼性を確保する上で望ましい。
【0062】
上述したガラスセラミック焼結体を絶縁基板として用いた本発明の配線基板について、その好適例であるシリコンを主体とする半導体素子等の電気素子をフリップチップ実装によって搭載したBGA(ボールグリッドアレイ)型の電気素子収納用パッケージと、該パッケージをプリント配線基板上に実装した場合の概略断面図である図1をもとに説明する。
【0063】
図1によれば、電気素子収納用パッケージAは、複数の絶縁層1a〜1dからなる絶縁基板1の表面および/あるいは内部に配線層2が形成されている。また、図1によれば、絶縁層1a〜1d間に形成される銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有する配線層2、および配線層2同士を電気的に接続する銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有するビアホール導体3が形成されている。
【0064】
さらに、パッケージAの下面には複数の接続用電極4Aが配列されており、絶縁基板1の上面中央部には、半導体素子等の電気素子5が半田ボール6や半田を介して絶縁基板1上にフリップチップ実装により接着固定されると同時に、パッケージAと電気的に接続される。
【0065】
また、電気素子5とパッケージAとの間は、一次実装信頼性を高める為に熱硬化性樹脂を含有するアンダーフィル7が注入され、硬化されている。さらに、電気素子5と、絶縁基板1の下面に形成された複数の接続用電極4Aとは、半田ボール6、配線層2およびビアホール導体3を介して電気的に接続されている。
【0066】
一方、プリント配線基板Bは、熱膨張係数が15〜20×10−6/℃の絶縁基板の上面に、接続用電極4Bが接続用電極4Aと対を成すように形成されている。そして、接続用電極4A、4B間は、共晶半田9、高温半田ボール8を介して電気的に接続される。
【0067】
本発明によれば、絶縁基板1を、前述したような、少なくともSiO、Al、MgO、ZnO、B、CaOを構成成分として含有し、かつ少なくともアルミナを結晶相として含有し、誘電率が7以下、ヤング率が150GPa以下、1質量%HF水溶液中に1分間浸漬した際の重量減少が5μg/mm以下のガラスセラミック焼結体によって形成することが大きな特徴であり、これによって、絶縁基板1の誘電率、およびヤング率を低下させることができ、さらに耐薬品性と抗折強度とを向上させることができる。その結果、パッケージAの二次実装信頼性をも高めることができる。
【0068】
また、絶縁基板1の誘電率を低下させるとともに、配線層2やビアホール導体3として、銅、銀または金のうちの少なくとも一種の低抵抗金属を主成分として含有するために、配線層を低抵抗化でき、信号の遅延を小さくできる。
【0069】
なお、上記図1の例では、電気素子としてシリコン系半導体素子を例示したが、本発明の配線基板によれば、その他の電気素子であってもよい。また、図1のパッケージにおいては、電気素子5は半田ボール6などを介して配線層2と接続される場合に好適であるが、電気素子5と配線層2とはワイヤボンディング等によって接続されたものであってもよい。また、電気素子5は、その上にさらに封止樹脂にて覆う形態であってもよい。また、絶縁基板1にキャビティを形成して電気素子5を収納し、蓋体によってキャビティを気密封止するものであってもよい。
【0070】
また、図1においては、パッケージAとプリント配線基板Bとは、高温半田ボール8を介して相互に接続されるBGA型のパッケージ構造について説明したが、本発明は、リードピンなどを用いずに、パッケージAとプリント配線基板Bとが、半田を介して接続される前記BGA、LGA、LCC型などのタイプの場合において発生する応力が大きく二次実装信頼性が求められることから、この種のパッケージに特に好適に用いられる。その他、樹脂を含有するボール、柱状の半田カラム、樹脂を含有するカラム、さらにはピンにて接続される形態であってももちろん有用性を有する。
【0071】
次に、本発明の配線基板を製造する方法について、上記パッケージAを例にすると、前述したようなガラス粉末と、フィラー粉末との混合粉末に対して、適当な有機バインダ、溶媒、必要に応じて可塑剤を添加、混合してスラリーを調製し、これを従来周知のドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法により、シート状に成形する。そして、このシート状成形体に所望によりスルーホールを形成した後、スルーホール内に、銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有する導体ペーストを充填する。そして、シート状成形体表面には、前記導体ペーストを用いてスクリーン印刷法、グラビア印刷法などの公知の印刷手法を用いて配線層の厚みが5〜30μmとなるように配線パターンを印刷塗布する。
【0072】
そして、複数のシート状成形体を位置合わせして積層圧着した後、大気中、または窒素雰囲気中にて脱バインダ処理した後、1050℃以下の大気中または窒素雰囲気で焼成することにより、配線基板を作製することができる。
【0073】
なお、焼成雰囲気については、導体材料として、銀、金を用いる場合は、導体は酸化しないため、大気雰囲気中で焼成することが望ましく、銅を用いる場合には、銅の酸化を抑制する為に窒素雰囲気中にて焼成することが望ましい。
【0074】
そして、この配線基板の表面に、半導体素子等の電気素子5を搭載し、配線層2と信号の伝達が可能なように接続される。接続方法としては、前述したように、半田を用いたフリップチップ実装や、ワイヤボンディング、さらには配線層上に直接搭載させて接続させる形態が好適である。
【0075】
さらに、電気素子5とパッケージAとの間隙にアンダーフィル剤7を充填、硬化させたり、電気素子5上にポッティング樹脂を被覆し、硬化させるか、絶縁基板Aと同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなる蓋体をガラス、樹脂、ロウ材等の接着剤により接合することにより、電気素子収納用パッケージを作製することができる。
【0076】
また、パッケージAの下面に、低融点ハンダによって高融点半田からなるボール8を接続する。そして、このパッケージAをプリント配線基板Bに実装する場合には、プリント配線基板Bの表面に、前記パッケージAの半田ボール8を低融点半田を介してプリント配線基板Bの接続用電極4B上に載置し、半田リフロー処理することによって、パッケージAをプリント配線基板B上に二次実装することができる。
【0077】
【実施例】
(実施例1)
表1に示した組成からなる本発明の4種の平均粒径が2μmのガラスA、B、C、Dの粉末を準備し、これらのガラス粉末に対して、平均粒径が1〜2μmの表2、3に示すフィラー粉末を用いて、表2、3の組成に従い混合した。
【0078】
なお、各ガラスA〜Dについては、ガラス単体での焼成温度で焼成した時のコーディエライト結晶相の析出量をリートベルト法によって測定し、その結果を表1に示した。
【0079】
そして、この混合物に有機バインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により厚さ300μmのグリーンシートを作製した。さらに、このグリーンシートを所望の厚さになるように複数枚積層し、60℃の温度で10MPaの圧力を加えて熱圧着した。
【0080】
得られた積層体を窒素雰囲気中、750℃で脱バインダ処理した後、200℃/時間で昇温して、大気中で表2、3の条件にて焼成してガラスセラミック焼結体を得た。
【0081】
得られた焼結体について、5mm□、長さ18mmに加工し、10℃/分の速度で焼温しながらレーザー測距計にて寸法変化を測定することにより、40〜400℃における熱膨張係数を測定した。また、焼結体を50mm□、厚さ1.0mmに加工し、空洞共振器法にて2GHzにおける誘電率を測定した。また、約20mm×約20mm×約1mmとなるように成形体を加工、焼成した後、加工を施さず焼き上げ面そのままの状態で表面積と重量を測定した後、1質量%HF水溶液中に1分間ン浸漬し、水洗、乾燥後の重量を測定し、重量減少を表面積で除した値をHF水溶液中への溶出量として算出した。
【0082】
さらに、焼結体を3mm×4mm×40mmに加工し、超音波パルス法にてヤング率を測定した。また、同様のサンプルを用いて、オートグラフを用いJISR−1601に基づく3点曲げ強度を測定した。また、焼結体中における結晶相をX線回折測定から同定し、リードベルト法により焼結体中の各結晶相の析出量を算出し多い順に並べた。
【0083】
以上の測定結果を表2、3に示す。
【0084】
一方、上記4種類のガラスに代わり、表1に示す2種類のガラスE、Fを用いて同様に評価を行った。また、フィラー粉末として、ZrO、TiOを用いて同様の評価を行った。結果を表2、3に示す。
【0085】
【表1】
Figure 2004256346
【0086】
【表2】
Figure 2004256346
【0087】
【表3】
Figure 2004256346
【0088】
表1〜3の結果から明らかなように、本発明に基づき、アルミナ結晶相を含む特定の結晶相が析出した試料No.4〜10、12、13、10、15〜29、36〜41では、誘電率が7以下、ヤング率が150GPa以下、1%HF水溶液中に1分間浸漬した際の重量減少が3μg/mm以下となり、さらに抗折強度も200MPa以上と良好な値を示した。
【0089】
それに対して、ガラス粉末の量が60質量%よりも少ない試料No.11、14、アルミナ粉末の量が35質量%よりも多い試料No.11、少なくともCaOを含有するフィラー粉末の量が15質量%よりも多い試料No.14では、1050℃以下の焼成にて緻密な焼結体を得ることができなかった。
【0090】
また、フィラー粉末として、本発明の範囲外であるZrO、TiOを用いた試料No.30〜35では、誘電率が7より高くなった。
【0091】
また、アルミナ粉末の量が本発明の範囲該である5質量%よりも少ない試料No.1、2においては、抗折強度が200MPaよりも低くなった。
【0092】
また、少なくともCaOを含有するフィラー粉末が0.5質量%よりも少なく、全量中における(CaO/B)比が0.01よりも小さい試料No.1、3においては、HF水溶液中への溶出量が3.0μg/mmよりも多くなった。
【0093】
さらに、本発明の範囲外のガラス粉末E、Fを用いた試料No.38〜41では、いずれの試料もコーディエライト結晶相はガラスから析出せず、誘電率が7よりも高くなった。
【0094】
(実施例2)
実施例1の本発明の試料について、原料粉末に対して、アクリル系バインダと可塑剤とトルエンを添加、混合し、ドクターブレード法によって厚み250μmのグリーンシートを作製した。次に、該グリーンシートの所定位置にビアホールを形成し、銅を主成分とする導体ペーストを充填した後、スクリーン印刷法により前記導体ペーストを用いてグリーンシート表面に配線層を形成した。
【0095】
そして、前記配線層を形成したグリーンシートを位置合わせしながら4枚積層、熱圧着した。この積層体を水蒸気含有窒素中、750℃で脱バインダ処理し、さらに200℃/時間で昇温した後、窒素中、表2、3に示す条件にて焼成した結果、銅を主成分とする配線層を具備する多層配線基板を作製した。
【0096】
得られた配線基板について、配線層の導通を確認したところ、断線等がなく、低抵抗で良好な導通特性を示した。さらに、HF水溶液処理を含むNi−Auめっき処理を施した場合でも、磁器の変色や、しみ、配線層の接着強度の低下等がない良好な配線基板を得ることが出来た。
【0097】
(実施例3)
さらに、実施例2で作製した上記グリーンシートの表面に、銅を主体とした導体ペーストをスクリーン印刷法にて、パッケージAの表面には、0.12mmφのパッドをマトリックス状に配設したフリップチップパッドを形成し、裏面には1mmφのパッドをマトリックス状に配設したボールパッドを形成した。焼成後の形状が30mm□、厚み1.5mmとなるようにグリーンシートを積層、切断後、表2、3に示す条件にて焼成した。得られた配線基板にNi−Auめっきを施した後、上記ボールパッド上に共晶半田ペーストを印刷し、1.2mmφの高温半田ボールを位置合わせして載置し、リフロー処理を行うことにより、高温半田ボールを搭載したパッケージAを作製した。
【0098】
次に、シリコンを主体とする熱膨張係数が3×10−6/℃の半導体素子をパッケージAの表面に、0.1mm厚の半田を介して位置合わせして載置し、リフロー処理を行った後、アンダーフィルを半導体素子とパッケージAとの間隙に注入し、硬化させることにより半導体素子をフリップチップ実装した。
【0099】
さらに、パッケージAの裏面と同様の配線パターンを形成した熱膨張係数が15×10−6/℃のプリント基板Bを用意し、その上にパッケージAを位置合わせして載置し、再度リフロー処理を行うことによりパッケージAをプリント基板上に実装した二次実装サンプルをそれぞれ20個作製した。
【0100】
上記二次実装サンプルを、0〜100℃の温度範囲で温度サイクル試験を行い、100サイクル終了毎に二次実装側の抵抗値を測定し、抵抗値の変化や断線の有無を確認し、抵抗が初期値に対して10%以上変化した時のサイクル数を表2、3に示した。ここで、1000サイクルまで断線のなきものを合格(OK)とした。
【0101】
さらに、比較例として熱膨張係数が4.7×10−6/℃、ヤング率が310GPaのAlNセラミックスを絶縁基板とし、タングステンによって配線層、ビア導体を形成し、1600℃で同時焼成してパッケージを作製し、同様の温度サイクル試験を行った。
【0102】
表1〜3の結果から明らかなように、本発明に基づき、特定の結晶相が析出したヤング率が150GPa以下の試料では、二次実装において1000サイクルの温度サイクル試験において断線が見られず、高い実装信頼性を示すことが確認できる。
【0103】
一方、ヤング率が310GPaと高い値を示すAlNを用いた試料No.42においては、温度サイクル試験の結果、ヤング率が高く熱応力の緩和効果が不充分なため、二次実装側で1000サイクルよりも短いサイクル数にて断線が生じ、実装信頼性が確保できなかった。
【0104】
【発明の効果】
以上詳述した通り、本発明のガラスセラミック組成物および焼結体は、1050℃以下の焼成にて、銅、銀、金などの低抵抗金属を主成分とする導体材料を用いて配線層を形成することができ、低誘電率、低ヤング率、高い対薬品性とを有し、さらに高い抗折強度とを兼ね備えることにより、高熱膨張のプリント配線基板への二次実装に対して高い実装信頼性を示す配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の配線基板を用いたBGA型の半導体素子収納用パッケージの一例を説明するための概略断面図である。
【符号の説明】
A 素子収納用パッケージ
1 絶縁基板
2 配線層
3 ビアホール導体
4 接続用電極
5 素子
6 半田ボール
7 アンダーフィル
8 高温半田ボール
9 共晶半田

Claims (17)

  1. 少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末60〜94.5質量%と、アルミナ粉末5〜35質量%と、少なくともCaOを含有するフィラー粉末を0.5〜15質量%含有することを特徴とするガラスセラミック組成物。
  2. 全量中におけるCaOとBの含有量が、質量比(CaO/B)で0.01以上であることを特徴とする請求項1に記載のガラスセラミック組成物。
  3. さらに、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種をフィラー粉末として20質量%以下含有することを特徴とする請求項1または請求項2のいずれかに記載のガラスセラミック組成物。
  4. 前記ガラス粉末が、1050℃以下の熱処理を行うことにより、少なくともコーディエライトを結晶相として析出することを特徴とする請求項1乃至請求項3のいずれかに記載のガラスセラミック組成物。
  5. 前記ガラス粉末が、1050℃以下の熱処理を行うことにより、さらにガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出することを特徴とする請求項4に記載のガラスセラミック組成物。
  6. PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1質量%以下であることを特徴とする請求項1乃至請求項5のいずれかに記載のガラスセラミック組成物。
  7. 少なくともSiO、Al、MgO、ZnO、B、CaOを構成成分として含有し、かつ少なくともアルミナを結晶相として含有し、誘電率が7以下、ヤング率が150GPa以下、1質量%HF水溶液中に1分間浸漬した際の重量減少が3μg/mm以下、であることを特徴とするガラスセラミック焼結体。
  8. 抗折強度が200MPa以上であることを特徴とする請求項5あるいは請求項7または請求項8のいずれかに記載のガラスセラミック焼結体。
  9. 結晶相として、さらに、コーディエライト、ガーナイト、スピネル、ムライト、アノーサイト、スラウソナイト、セルジアンの群から選ばれる少なくとも1種を含有することを特徴とする請求項7または請求項8のいずれかに記載のガラスセラミック焼結体。
  10. 残留ガラス中にCaOが存在していることを特徴とする請求項7乃至請求項9いずれかに記載のガラスセラミック焼結体。
  11. PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1質量%以下であることを特徴とする請求項7乃至請求項10のいずれかに記載のガラスセラミック焼結体。
  12. 少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%を含有するガラス粉末60〜94.5質量%と、アルミナ粉末1〜35質量%と、少なくともCaOを含有するフィラー粉末を0.5〜15質量%とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成して得られることを特徴とするガラスセラミック焼結体の製造方法。
  13. 全量中におけるCaOとBの含有量が、質量比(CaO/B)で0.01以上であることを特徴とする請求項12に記載のガラスセラミック焼結体の製造方法。
  14. さらに、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種をフィラー粉末として20質量%以下含有することを特徴とする請求項12または請求項13のいずれかに記載のガラスセラミック焼結体の製造方法。
  15. 絶縁基板の表面および/または内部に配設された低抵抗金属を含有する配線層を具備してなる配線基板において、前記絶縁基板が、請求項7乃至請求項11のいずれか記載のガラスセラミック焼結体からなることを特徴とする配線基板。
  16. 前記配線基板の表面および/または表面に設けた凹部に、Siを主体とする半導体素子を載置してなることを特徴とする請求項15に記載の配線基板。
  17. 請求項15または請求項16のいずれかに記載の配線基板を、有機樹脂を含有する絶縁基板を具備するプリント配線基板の表面に実装してなることを特徴とする配線基板の実装構造。
JP2003048239A 2003-02-25 2003-02-25 ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板 Expired - Fee Related JP4549028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003048239A JP4549028B2 (ja) 2003-02-25 2003-02-25 ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003048239A JP4549028B2 (ja) 2003-02-25 2003-02-25 ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板

Publications (2)

Publication Number Publication Date
JP2004256346A true JP2004256346A (ja) 2004-09-16
JP4549028B2 JP4549028B2 (ja) 2010-09-22

Family

ID=33114235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003048239A Expired - Fee Related JP4549028B2 (ja) 2003-02-25 2003-02-25 ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板

Country Status (1)

Country Link
JP (1) JP4549028B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093197A (ja) * 2008-10-10 2010-04-22 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
JP2010098049A (ja) * 2008-10-15 2010-04-30 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
WO2012036219A1 (ja) * 2010-09-17 2012-03-22 旭硝子株式会社 発光素子用基板および発光装置
CN111747650A (zh) * 2019-03-29 2020-10-09 Tdk株式会社 黑色标记组合物和使用其的电子部件
CN112194373A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194374A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137895A (ja) * 1985-12-12 1987-06-20 旭硝子株式会社 セラミツク基板用組成物
JP2000026162A (ja) * 1998-07-09 2000-01-25 Kyocera Corp 高周波用磁器組成物および高周波用磁器の製造方法
JP2000264719A (ja) * 1999-03-15 2000-09-26 Kyocera Corp 磁器組成物および磁器並びにそれを用いた配線基板
JP2001102756A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 多層配線基板及びその製造方法
JP2002016165A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 素子収納用パッケージ
JP2003040668A (ja) * 2000-08-28 2003-02-13 Kyocera Corp 低温焼成セラミック焼結体およびその製造方法、並びに配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137895A (ja) * 1985-12-12 1987-06-20 旭硝子株式会社 セラミツク基板用組成物
JP2000026162A (ja) * 1998-07-09 2000-01-25 Kyocera Corp 高周波用磁器組成物および高周波用磁器の製造方法
JP2000264719A (ja) * 1999-03-15 2000-09-26 Kyocera Corp 磁器組成物および磁器並びにそれを用いた配線基板
JP2001102756A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 多層配線基板及びその製造方法
JP2002016165A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 素子収納用パッケージ
JP2003040668A (ja) * 2000-08-28 2003-02-13 Kyocera Corp 低温焼成セラミック焼結体およびその製造方法、並びに配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093197A (ja) * 2008-10-10 2010-04-22 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
JP2010098049A (ja) * 2008-10-15 2010-04-30 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
WO2012036219A1 (ja) * 2010-09-17 2012-03-22 旭硝子株式会社 発光素子用基板および発光装置
JPWO2012036219A1 (ja) * 2010-09-17 2014-02-03 旭硝子株式会社 発光素子用基板および発光装置
CN111747650A (zh) * 2019-03-29 2020-10-09 Tdk株式会社 黑色标记组合物和使用其的电子部件
CN111747650B (zh) * 2019-03-29 2022-09-27 Tdk株式会社 黑色标记组合物和使用其的电子部件
CN112194373A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194374A (zh) * 2019-07-08 2021-01-08 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194374B (zh) * 2019-07-08 2022-10-21 Tdk株式会社 玻璃陶瓷烧结体及配线基板
CN112194373B (zh) * 2019-07-08 2022-10-21 Tdk株式会社 玻璃陶瓷烧结体及配线基板
US11780767B2 (en) 2019-07-08 2023-10-10 Tdk Corporation Glass ceramic sintered body and wiring substrate

Also Published As

Publication number Publication date
JP4549028B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP2012167008A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
JP4703207B2 (ja) 配線基板
JP2002362937A (ja) ガラス組成物、ガラス焼結体およびそれを用いた配線基板
JP2002290043A (ja) セラミック配線基板の製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP5383962B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP2004168557A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2004143010A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP2004083373A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP2004323308A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100706

R150 Certificate of patent or registration of utility model

Ref document number: 4549028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees