JP2004323308A - 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造 - Google Patents

低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造 Download PDF

Info

Publication number
JP2004323308A
JP2004323308A JP2003120774A JP2003120774A JP2004323308A JP 2004323308 A JP2004323308 A JP 2004323308A JP 2003120774 A JP2003120774 A JP 2003120774A JP 2003120774 A JP2003120774 A JP 2003120774A JP 2004323308 A JP2004323308 A JP 2004323308A
Authority
JP
Japan
Prior art keywords
low
mass
temperature
cordierite
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003120774A
Other languages
English (en)
Inventor
Toshifumi Azuma
登志文 東
Shinya Kawai
信也 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003120774A priority Critical patent/JP2004323308A/ja
Priority to US10/692,406 priority patent/US6953756B2/en
Publication of JP2004323308A publication Critical patent/JP2004323308A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

【課題】銀、銅、金等の低抵抗金属との同時焼成が可能であり、低い熱膨張係数、低い誘電率を有しつつ低ヤング率の焼結体を形成する低温焼成磁器組成物、および低温焼成磁器とその製造方法、かかる低温焼成磁器を用い、一次実装信頼性とともに、高い二次実装信頼性を確保できる配線基板とその実装構造を提供する。
【解決手段】少なくとも、それぞれ所定の組成範囲のSiO、Al、MgO、ZnO、Bを含有するガラス粉末 59.5〜94.5質量%に、コーディエライト粉末 0.5〜20質量%と、エンスタタイトおよび/またはフォルステライト粉末 5〜40質量%とを含有した低温焼成磁器組成物を1050℃以下で焼成して、ガラス粉末からコーディエライト結晶相を析出させることにより、40〜400℃における熱膨張係数が5×10−6/℃以下、誘電率が7以下、ヤング率が150GPa以下の低温焼成磁器を得ることができる。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子収納用パッケージ等に最適な低温焼成磁器組成物および低温焼成磁器とその製造方法に関するものであり、また、これを絶縁基板として用いた配線基板とその実装構造に関するものである。
【0002】
【従来技術】
近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴い、半導体素子等の高速化、大型化が図られ、配線層においても、信号の伝送損失を低減する上で配線層の低抵抗化と絶縁基板の低誘電率化が求められている。
【0003】
そこで、1000℃以下での焼成によって緻密化でき、銅、銀または金等の低抵抗金属を主成分とする配線層との同時焼成が可能で、かつ誘電率の低い低温焼成磁器を絶縁層とする配線基板が提案されている。
【0004】
特に、シリコンを主体とする半導体素子の高速、高周波化に対して、素子内部のトランジスタ間を接続する配線回路の微細化に伴い、配線回路の低抵抗化及び半導体素子を構成する絶縁膜の低誘電率化が進められている。
【0005】
そして、半導体素子の絶縁膜としては、従来よりSiOが用いられているが、この絶縁膜を多孔質化するなどの低誘電率化を図ると、その機械的特性が低下することが知られている。
【0006】
そして、このような低誘電率の絶縁膜を使用した半導体素子を半導体素子収納用パッケージ上に実装(以下、一次実装と称す)する場合、アンダーフィル剤を硬化させる(キュア工程)際の熱処理や、半導体素子のON/OFFに伴う発熱/冷却の繰り返しにより、半導体素子とそれを搭載する半導体素子収納用パッケージとの熱膨張係数のミスマッチにより熱応力が発生し、半導体素子が破壊してしまうといった問題があった。そして、半導体素子が大型化するほど熱応力が増大し破壊しやすくなっていた。
【0007】
そのため、一次実装に関わる熱応力を低減するために、半導体素子収納用パッケージを構成する絶縁層の熱膨張係数を半導体素子の熱膨張係数(2〜4×10−6/℃:40−400℃)に合致させることが求められている。
【0008】
そこで、上記の問題点を解決するために種々の検討がなされているが、例えば、下記の特許文献1では、少なくともSiO、Al、MgO、ZnOおよびBを含むガラス粉末と、セラミックフィラーとして、フォルステライトとを特定の割合で混合して焼成し、焼成後に得られる磁器中に、ガーナイト、コーディエライト、フォルステライトおよびエンスタタイト等の結晶相を析出させることにより低誘電率かつ高い機械的強度を有する磁器が得られている。
【0009】
一方、特許文献2では、ほう珪酸ガラス粉末とともに、アルミナやコーディエライトをセラミックフィラーとして混合することにより、誘電率が5.3以下、熱膨張係数が4.0×10−6/℃以下の低温焼成磁器が得られることが記載されている。
【0010】
【特許文献1】
特公平9−175855号公報
【0011】
【特許文献2】
特開平5−254923号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上述の特許文献1に記載された従来の低温焼成磁器では、磁器の低誘電率化および高強度化に関しては改善が図られているものの、低誘電率かつ高強度を得るためのコーディエライト結晶相を析出させる場合に、析出する結晶相と同種の種結晶を用いることなく、配合したガラス粉末から種々の結晶相を直接析出させているために、コーディエライトとともにガーナイト、フォルステライトおよびエンスタタイトなど多くの結晶相が共存して析出することから、所望とするコーディエライトの析出量が少ないために、焼成後に得られる低温焼成磁器は高いヤング率のものしか得られないという問題があった。
【0013】
そして、このような高ヤング率の低温焼成磁器を用いて形成した半導体素子収納用パッケージを、熱膨張係数が15〜20×10−6/℃のプリント配線基板上にハンダボールを介して実装して上記のような熱サイクルを負荷した場合、熱サイクル時に接続部であるハンダボールが破壊されやすくなり、二次実装信頼性を確保することが困難になるという問題があった。
【0014】
また、特許文献2に記載された低温焼成磁器では、コーディエライトをセラミックフィラーとして予め混合する手法を用いているが、この場合には、用いているガラス粉末から析出するコーディエライト結晶相の量が少なく、このためセラミックフィラーとガラス成分との化合が十分でなく機械的強度が低くなりやすいという問題があった。
【0015】
従って、本発明は、銀、銅、金等の低抵抗金属との同時焼成が可能であり、低い熱膨張係数、低い誘電率を有しつつ低ヤング率の焼結体を形成する低温焼成磁器組成物、および低温焼成磁器焼結体とその製造方法、かかる焼結体を用い、一次実装信頼性とともに、高い二次実装信頼性を確保できる配線基板とその実装構造を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明者等は、上記課題に対して検討した結果、少なくともSiO、Al、MgO、ZnO、Bを所定の比率で含むガラス粉末に対して、フィラーとしてコーディエライトと、エンスタタイトおよび/またはフォルステライトを所定の比率で添加し、混合し、成形後、1050℃以下で焼成し、所定の結晶相を析出または分散させることによって得られた低温焼成磁器が、低熱膨張率化、低誘電率化とともに、低ヤング率化を同時に達成できること、また低熱膨張係数、低誘電率とともに低ヤング率を有する低温焼成磁器を絶縁基板とする配線基板が、一次実装信頼性とともに、二次実装信頼性を高めることができることを見出し、本発明に至った。
【0017】
すなわち、本発明の低温焼成磁器組成物は、少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末 59.5〜94.5質量%と、コーディエライト粉末 0.5〜20質量%、エンスタタイトおよび/あるいはフォルステライト粉末 5〜40質量%とを含有することを特徴とする。
【0018】
また、上記低温焼成磁器組成物では、この組成物中に、さらに、さらに、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末20質量%以下を含有することが望ましく、また、この低温焼成磁器組成物中に含まれる、ガラス粉末は、1050℃以下の熱処理を行うことにより、少なくともコーディエライトを結晶相として析出することが望ましい。
【0019】
さらに、上記低温焼成磁器組成物では、前記ガラス粉末が、同温度以下の熱処理を行うことにより、コーディエライト以外に、ガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出することが望ましい。
【0020】
そして、かかる組成物は、PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1質量%以下に抑制されていることが望ましい。
【0021】
即ち、本発明の低温焼成磁器は、上記の低温焼成磁器組成物を焼成して得られる低温焼成磁器中に、結晶相として、コーディエライトを20質量%以上含有するとともに、エンスタタイトおよび/またはフォルステライトと合せて、40質量%以上含有することを特徴とするものである。
【0022】
上記低温焼成磁器では、結晶相として、さらに、アルミナ、ガーナイト、スピネル、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種を含有することが好ましい。
【0023】
このような構成によれば、磁器中に、結晶相として、コーディエライトを析出させる場合に、析出する結晶相と同種の種結晶を用いることにより、配合したガラス粉末から種々の結晶相を直接析出させる従来の手法に比較して、コーディエライトを多く析出させることができ、このため焼成後に得られる低温焼成磁器は、低誘電率、低熱膨張かつ高強度を有するとともに、低ヤング率の低温焼成磁器を得ることができる。
【0024】
そして、このような低ヤング率の低温焼成磁器を用いて形成した半導体素子収納用パッケージを、熱膨張係数が15〜20×10−6/℃のプリント配線基板上にハンダボールを介して実装して熱サイクルを負荷した場合、熱サイクル時に接続部であるハンダボールの破壊が抑制され、二次実装信頼性を高めることができる。
【0025】
そして、上記低温焼成磁器では、40〜400℃における熱膨張係数が5×10−6/℃以下、誘電率が7以下、ヤング率が150GPa以下であることが望ましく、さらには、抗折強度が200MPa以上であることが望ましい。
【0026】
また、上記低温焼成磁器では、耐環境負荷、耐薬品性および絶縁性を向上させる上で、PbOおよびAO(A:アルカリ金属)の含有量をそれぞれ0.1質量%以下とすることが好ましい。
【0027】
そして、こうした本発明の低温焼成磁器の製造方法は、少なくとも、SiO30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末59.5〜94.5質量%と、コーディエライト粉末 0.5〜20質量%と、エンスタタイトおよび/あるいはフォルステライト粉末 5〜40質量%とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成することを特徴とするものであり、また、前記混合物に、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末20質量%以下を添加することが望ましく、こうした上記低温焼成磁器の製造方法では、前記コーディエライト結晶相の一部が、前記コーディエライト粉末を核としてガラスから析出することが望ましい。特に、抗折強度を高めるという点で、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアンが好ましい。
【0028】
そして、上記低温焼成磁器の製造方法では、前記ガラス粉末を単独で熱処理した際に析出するコーディエライトの量をX質量%、前記コーディエライト粉末の量をY質量%とし、さらに、前記ガラス粉末とコーディエライト粉末とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成して得られる焼結体中に含まれるコーディエライトの量をZ質量%とした際に、Z>(X+Y)の関係が成り立つことが望ましい。
【0029】
即ち、このような製造方法によれば、磁器中に析出させるべき結晶相と同種の種結晶を予め適当量配合させておくことにより、所望の結晶相を容易に多く析出させることができる。
【0030】
こうして製造させる低温焼成磁器を用いて形成される本発明の配線基板は、絶縁基板の表面および/または内部に配設された低抵抗金属を含有する配線層を具備してなる配線基板において、前記絶縁基板が、上記の低温焼成磁器からなることを特徴とし、また、上記配線基板は、その表面および/または前記表面に設けた凹部に、シリコンを主体とする半導体素子を載置してなることが好ましい。
【0031】
さらに、このような配線基板を、有機樹脂を含有する絶縁層を具備するプリント配線基板の表面に実装することによって、一次実装および二次実装信頼性に優れた実装構造を提供できる。
【0032】
【発明の実施の形態】
(組成物、磁器)
本発明の低温焼成磁器組成物は、構成成分として、少なくとも、SiO 30〜55質量%、特に35〜50質量%、Al 15〜40質量%、特に20〜35質量%、MgO 3〜25質量%、特に5〜20質量%、ZnO 2〜15質量%、特に4〜12質量%、B 2〜15質量%、特に4〜12質量%を含有するガラス粉末 59.5〜94.5質量%、特に60〜89.5質量%と、コーディエライト粉末 0.5〜20質量%、特に1〜18質量%と、エンスタタイトおよび/あるいはフォルステライト粉末 5〜40質量%、特に7〜35質量%とを含有することを特徴とするものである。
【0033】
さらに、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末20質量%以下、特に17質量%以下、最適には15質量%以下とを含有することが望ましい。
【0034】
ここで、上記ガラス粉末は、該組成物を銅、あるいは銀、金といった低抵抗導体と同時焼成可能な温度である1050℃以下の低温で焼結させるために必要であり、ガラス粉末の軟化流動により該組成物を低温で焼結可能とせしめるものである。ガラス粉末の量が、前記範囲よりも少ない場合には、該組成物を1050℃以下で焼結させることが困難となり、逆に前記範囲よりも多い場合には、該組成物を焼成した場合に、その原型を保つことが困難となる。
【0035】
さらに、SiOはガラスのネットワークフォーマーであり、かつコーディエライト、ムライト等のSiOを構成成分として含有する結晶相、特にコーディエライトをガラスから析出せしめるための必須成分である。SiOが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記低温焼成磁器の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、ガラスの軟化温度が上昇し1050℃以下の低温焼成が困難となる。
【0036】
また、Alは、ガラスのヤング率や耐薬品性を向上させる成分であると同時に、コーディエライト、ガーナイト、スピネル、ムライト等のAlを構成成分として含有する結晶相、特にコーディエライトをガラスから析出せしめるための必須成分である。Alが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記低温焼成磁器の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、ガラスの軟化温度が上昇し1050℃以下の低温焼成が困難となると同時に、前記低温焼成磁器のヤング率が上昇し、高い二次実装信頼性を確保することが困難となる。
【0037】
また、MgOは、コーディエライト、スピネル等のMgOを構成成分として含有する結晶相、特にコーディエライトをガラスから析出せしめるための必須成分である。MgOが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記低温焼成磁器の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、前記低温焼成磁器のヤング率が上昇し、高い二次実装信頼性を確保することが困難となる。
【0038】
また、ZnOは、ガラスの軟化温度を低下せしめると同時にガーナイト等のZnOを構成成分として含有する結晶相をガラスから析出せしめるための必須成分である。ZnOが前記範囲よりも少ない場合には、前記結晶相の析出量が不十分となり、前記低温焼成磁器の特性を望ましい範囲内とすることが困難となり、逆に前記範囲よりも多い場合には、ガラスの軟化温度が低下し前記低温焼成磁器の原型を保つことが困難となると同時に、前記低温焼成磁器焼結体の耐薬品性が著しく低下する。
【0039】
さらに、Bは、ガラスのネットワークフォーマーであると同時に、軟化温度、溶解温度を低下せしめる働きがあり、Bが前記範囲よりも少ないと、ガラスの溶解温度が上昇しすぎて、工業的に安価に製造することが困難となると同時にガラスの軟化温度が上昇し1050℃以下の低温焼成が困難となる。逆に前記範囲よりも多い場合には、ガラスの軟化温度が低下し前記低温焼成磁器の原型を保つことが困難となると同時に、前記低温焼成磁器の耐薬品性が著しく低下する。
【0040】
なお、前記ガラス粉末中には、本発明を逸脱しない範囲で、CaO、SrO、BaO、ZrO、SnO、希土類酸化物等の他の成分を10質量%以下、特に7質量%以下、さらには5質量%以下の範囲で含有してもよく、これにより、前記低温焼成磁器の焼結性や特性を微調整することが可能となる。
【0041】
但し、PbOおよびAO(A:アルカリ金属)は、環境への負荷が大きく、また耐薬品性や絶縁性が低下することから、これらの成分量は、全量中、それぞれ0.1質量%以下に抑制されていることが望ましい。
【0042】
さらに、本発明においては、前記ガラス粉末が、1050℃以下の熱処理を行うことにより少なくともコーディエライトを結晶相として析出することが、前記低温焼成磁器の熱膨張係数、誘電率、ヤング率を低下せしめることが可能となるため望ましい。さらには、コーディエライト結晶相を粉末としてではなくガラス中から析出せしめることにより、焼結性を向上させる効果もあるため、前記低温焼成磁器のヤング率を低下させつつも、抗折強度を向上せしめることが可能となる。
【0043】
また、本発明においては、さらにガラス粉末からガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出することが、特に前記低温焼成磁器の抗折強度を向上させるために望ましい。
【0044】
一方、フィラーとしてコーディエライト粉末を必須成分とするものであるが、フィラーとしてのコーディエライト粉末は、該組成物を焼成してなる低温焼成磁器の熱膨張係数と誘電率を同時に低下させる効果があり、さらには、前記組成を有するガラス粉末と混合、焼成することにより、該コーディエライト粉末を核として前記ガラス粉末からより多くのコーディエライト結晶相を析出させ、前記低温焼成磁器の熱膨張係数、誘電率をさらに低下せしめることが可能となるため、微量の添加にて熱膨張係数、誘電率を低下させることができる。
【0045】
コーディエライト粉末の量が前記範囲よりも少ない場合には、前記低温焼成磁器の熱膨張係数、誘電率を望ましい値にまで低下させることが困難となり、逆に前記範囲よりも多い場合には、コーディエライト粉末は難焼結性であるため、該組成物を1050℃以下で焼結せしめることが困難となる。
【0046】
また、フィラーとしてエンスタタイトおよび/あるいはフォルステライト粉末を必須成分とするものであるが、フィラーとしてのエンスタタイトおよび/またはフォルステライト粉末は、該組成物を焼成してなる低温焼成磁器の抗折強度を向上させる効果がある。
【0047】
これらエンスタタイトおよび/あるいはフォルステライト粉末の量が前記範囲よりも少ない場合には、前記低温焼成磁器の抗折強度を望ましい値にまで向上させることが困難となり、逆に前記範囲よりも多い場合には、該組成物を1050℃以下で焼結せしめることが困難となる。
【0048】
なお、前記低温焼成磁器組成物中には、本発明を逸脱しない範囲で、SiO、CaMgSi、SrMgSi、BaMgSi、ZrO、ZnO、ZnSiO、ZrSiO、CaMgSi、ZnAlSi18、CaSiO、SrSiO、BaSiOの群から選ばれる少なくとも1種のフィラー粉末を、総量が15重量%以下の範囲で含有してもよく、これにより、前記低温焼成磁器の焼結性や特性を制御することが可能となる。
【0049】
本発明の低温焼成磁器は、少なくとも結晶相として、コーディエライトを全量中20質量%以上含有するとともに、エンスタタイトおよび/またはフォルステライトと合せて全量中40質量%以上含有することが重要であり、この磁器は、40〜400℃における熱膨張係数が5×10−6/℃以下、特に4.4×10−6/℃以下、誘電率が7以下、特に6以下、ヤング率が150GPa以下、特に140GPa以下であることが望ましい。
【0050】
また、抗折強度は200MPa以上、特に、240MPa以上であることが望ましい。
【0051】
以下、本文における熱膨張係数の値は、すべて40〜400℃における熱膨張係数を意味するものである。
【0052】
また、この低温焼成磁器の熱膨張係数は、Si(シリコン)を主体とする半導体素子を、前記低温焼成磁器を絶縁基板として用いた配線基板上に一次実装する際に絶縁基板と半導体素子との熱膨張係数のミスマッチにより生じる熱応力を低減するために、シリコンの熱膨張係数の値に近いものでなくてはならず、前記範囲よりもその値が大きい場合には、一次実装の信頼性を確保することが困難となる。
【0053】
さらに、誘電率は、信号遅延時間を短縮するために低いことが望ましく、前記範囲よりも大きいと、前記配線基板の遅延時間が長くなり性能が低下する。
【0054】
また、ヤング率が低いということは、この低温焼成磁器が応力により変形しやすいことを意味する。従って、この低温焼成磁器の熱膨張係数を半導体素子に整合させるために低熱膨張化することによって、プリント配線基板への二次実装における熱膨張差が大きくなっても、二次実装部において発生する熱応力を焼結体の変形により緩和することができ、二次実装信頼性を向上させることができる。
【0055】
従って、ヤング率が前記範囲よりも大きいと、二次実装信頼性が著しく低下する。
【0056】
また、本発明においては、前記ガラス粉末を単独で熱処理した際に析出するコーディエライトの量をX質量%、前記コーディエライト粉末の量をY質量%とし、さらに、前記ガラス粉末とコーディエライト粉末とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成して得られる焼結体中に含まれるコーディエライトの量をZ質量%とした際に、Z>X+Yの関係が成り立つことが望ましく、特に、Z>2(X+Y)の関係を満足することが望ましい。
【0057】
即ち、前記コーディエライト粉末が核剤として働くことにより、ガラス粉末単体から析出するコーディエライトよりもさらに多くのコーディエライトをガラスから析出せしめることが、コーディエライト粉末の量を抑制しつつ、かつ焼結性の低下を招くことなく、該低温焼成磁器中のコーディエライト結晶相の含有量を増加させることができるため望ましい。
【0058】
このとき、前記磁器中に含まれるコーディエライトと、エンスタタイトおよび/あるいはフォルステライト結晶相の量が、30質量%以上、特に35質量%以上、最適には40質量%以上であることが、低い熱膨張係数と低い誘電率と低いヤング率を達成しつつ高い抗折強度を得るために必須となる。前記結晶相の値が前記範囲よりも少ない場合には、これらの磁器特性が望ましい範囲からはずれてしまう。
【0059】
また、上記磁器中には、本発明を逸脱しない範囲で、SiO、CaMgSi、SrMgSi、BaMgSi、ZrO、ZnO、ZnSiO、ZrSiO、CaMgSi、ZnAlSi18、CaSiO、SrSiO、BaSiOの群から選ばれる他の結晶相を、総量が15質量%以下、特に10質量%以下、さらには5質量%以下の範囲で含有してもよく、これにより、低温焼成磁器の焼結性や特性を制御することが可能となる。
【0060】
(製法)
上記の低温焼成磁器を製造するには、まず、構成成分として、少なくとも、SiO 30〜55質量%、特に35〜50質量%、Al 15〜40質量%、特に20〜35質量%、MgO 3〜25質量%、特に5〜20質量%、ZnO 2〜15質量%、特に4〜12質量%、B 2〜15質量%、特に4〜12質量%を含有するガラス粉末 59.5〜94.5質量%、特に65〜92質量%、最適には70〜88質量%と、コーディエライト粉末 0.5〜20質量%、特に1〜18質量%、最適には2〜15質量%と、エンスタタイトおよび/あるいはフォルステライト粉末 5〜40質量%、特に7〜35質量%、最適には10〜30質量とを混合する。
【0061】
さらに、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末20質量%以下、特に17質量%以下、最適には15質量%以下とを混合する。
【0062】
そして、この混合物に、有機バインダ、溶媒、必要に応じて可塑剤を添加、混合し、プレス成形、押出形成、射出成形、鋳込み成形、テープ成形の群から選ばれる少なくとも1種の成形方法によって所定形状に成形する。
【0063】
そして、該成形体を、450〜750℃で脱バインダ処理した後、酸化性雰囲気あるいは窒素雰囲気中、1050℃以下、特に700〜1000℃、さらに800〜950℃の温度で焼成することにより、本発明の低温焼成磁器を作製することができる。
【0064】
低温焼成磁器を後述する配線基板の絶縁基板として用いる際に、導体材料として、銀、金を用いる場合は、導体は酸化しないため、大気雰囲気中で焼成することが望ましく、銅を用いる場合には、銅の酸化を抑制する為に窒素雰囲気中にて焼成することが望ましい。
【0065】
なお、前記低温焼成磁器は、還元雰囲気下でも焼成することは可能であるが、コスト、安全性の面から、望ましくは酸化性雰囲気あるいは窒素雰囲気中での焼成が望ましい。
【0066】
なお、本発明の低温焼成磁器中に上述した特定の結晶相の析出を促進するためには、脱バインダ処理後の昇温速度を50℃/時間以上、特に100℃/時間以上とすることが望ましく、また、焼成温度での保持時間を0.02〜10時間、特に0.2〜2時間とすることが望ましい。
【0067】
(配線基板)
また、本発明の配線基板は、絶縁基板の表面および/または内部に低抵抗金属を含有する配線層が配設されたものであり、前記絶縁基板が、上記の低温焼成磁器からなるものである。
【0068】
また、このような低温焼成磁器を絶縁基板とすることによって、銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有する配線層との同時焼成が可能となる。
【0069】
また、この配線基板の表面には、この配線基板の表面および/または表面に設けた凹部に、シリコンを主体とする半導体素子を載置してなることが、一次実装信頼性を確保する上で望ましい。
【0070】
上述した低温焼成磁器を絶縁基板として用いた本発明の配線基板について、その好適例であるシリコンを主体とする半導体素子等の電気素子をフリップチップ実装によって搭載したBGA(ボールグリッドアレイ)型の電気素子収納用パッケージと、該パッケージをプリント配線基板上に実装した場合の概略断面図である図1をもとに説明する。
【0071】
図1によれば、電気素子収納用パッケージAは、複数の絶縁層1a〜1dからなる絶縁基板1の表面および/あるいは内部に配線層2が形成されている。また、図1によれば、絶縁層1a〜1d間に形成される銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有する配線層2、および配線層2同士を電気的に接続する銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有するビアホール導体3が形成されている。
【0072】
さらに、パッケージAの下面には複数の接続用電極4Aが配列されており、絶縁基板1の上面中央部には、半導体素子等の電気素子5が半田ボール6や半田を介して絶縁基板1上にフリップチップ実装により接着固定されると同時に、パッケージAと電気的に接続される。
【0073】
また、電気素子5とパッケージAとの間は、一次実装信頼性を高める為に熱硬化性樹脂を含有するアンダーフィル7が注入され、硬化されている。さらに、電気素子5と、絶縁基板1の下面に形成された複数の接続用電極4Aとは、半田ボール6、配線層2およびビアホール導体3を介して電気的に接続されている。
【0074】
一方、プリント配線基板Bは、熱膨張係数が15〜20×10−6/℃の絶縁基板の上面に、接続用電極4Bが接続用電極4Aと対を成すように形成されている。そして、接続用電極4A、4B間は、共晶半田9、高温半田ボール8を介して電気的に接続される。
【0075】
本発明によれば、絶縁基板1を、前述したような、結晶相として、少なくともコーディエライトと、エンスタタイトおよび/あるいはフォルステライトとを全量中50質量%以上含有し、40〜400℃における熱膨張係数が5×10−6/℃以下、誘電率が7以下、ヤング率が150GPa以下であることを特徴とする低温焼成磁器によって形成することが大きな特徴であり、これによって、絶縁基板1の熱膨張係数およびヤング率を低下させることができ、パッケージAの一次実装信頼性とともに、二次実装信頼性を高めることができる。
【0076】
また、絶縁基板1の誘電率を低下させるとともに、配線層2やビアホール導体3として、銅、銀または金のうちの少なくとも一種の低抵抗金属を主成分として含有するために、配線層を低抵抗化でき、信号の遅延を小さくできる。
【0077】
なお、上記図1の例では、電気素子としてシリコン系半導体素子を例示したが、本発明の配線基板によれば、熱膨張係数が5×10−6/℃以下のその他の電気素子であってもよい。また、図1のパッケージにおいては、電気素子5は半田ボール6などを介して配線層2と接続される場合に好適であるが、電気素子5と配線層2とはワイヤボンディング等によって接続されたものであってもよい。また、電気素子5は、その上にさらに封止樹脂にて覆う形態であってもよい。また、絶縁基板1にキャビティを形成して電気素子5を収納し、蓋体によってキャビティを気密封止するものであってもよい。
【0078】
また、図1においては、パッケージAとプリント配線基板Bとは、高温半田ボール8を介して相互に接続されるBGA型のパッケージ構造について説明したが、本発明は、リードピンなどを用いずに、パッケージAとプリント配線基板Bとが、半田を介して接続される前記BGA、LGA、LCC型などのタイプの場合において発生する応力が大きく二次実装信頼性が求められることから、この種のパッケージに特に好適に用いられる。その他、樹脂を含有するボール、柱状の半田カラム、樹脂を含有するカラム、さらにはピンにて接続される形態であってももちろん有用性を有する。
【0079】
次に、本発明の配線基板を製造する方法について、上記パッケージAを例にすると、前述したようなガラス粉末と、フィラー粉末との混合粉末に対して、適当な有機バインダ、溶媒、必要に応じて可塑剤を添加、混合してスラリーを調製し、これを従来周知のドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法により、シート状に成形する。そして、このシート状成形体に所望によりスルーホールを形成した後、スルーホール内に、銅、銀、金の群から選ばれる少なくとも1種の低抵抗金属を含有する導体ペーストを充填する。そして、シート状成形体表面には、前記導体ペーストを用いてスクリーン印刷法、グラビア印刷法などの公知の印刷手法を用いて配線層の厚みが5〜30μmとなるように配線パターンを印刷塗布する。
【0080】
そして、複数のシート状成形体を位置合わせして積層圧着した後、大気中、または窒素雰囲気中にて脱バインダ処理した後、1050℃以下の大気中または窒素雰囲気で焼成することにより、配線基板を作製することができる。
【0081】
なお、焼成雰囲気については、導体材料として、銀、金を用いる場合は、導体は酸化しないため、大気雰囲気中で焼成することが望ましく、銅を用いる場合には、銅の酸化を抑制する為に窒素雰囲気中にて焼成することが望ましい。
【0082】
そして、この配線基板の表面に、半導体素子等の電気素子5を搭載し、配線層2と信号の伝達が可能なように接続される。接続方法としては、前述したように、半田を用いたフリップチップ実装や、ワイヤボンディング、さらには配線層上に直接搭載させて接続させる形態が好適である。
【0083】
さらに、電気素子5とパッケージAとの間隙にアンダーフィル材7を充填、硬化したり、電気素子5上にポッティング樹脂を被覆し、硬化させるか、絶縁基板Aと同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなる蓋体をガラス、樹脂、ロウ材等の接着剤により接合することにより、電気素子収納用パッケージを作製することができる。
【0084】
また、パッケージAの下面に、低融点ハンダによって高融点半田からなるボール8を接続する。そして、このパッケージAをプリント配線基板Bに実装する場合には、プリント配線基板Bの表面に、前記パッケージAの半田ボール8を低融点半田を介してプリント配線基板Bの接続用電極4B上に載置し、半田リフロー処理することによって、パッケージAをプリント配線基板B上に二次実装することができる。
【0085】
【実施例】
(実施例1)
表1に示した組成からなる本発明の4種の平均粒径が2μmのガラスA、B、C、Dの粉末を準備し、これらのガラス粉末に対して、平均粒径が1〜2μmの表2、3に示すフィラー粉末を用いて、表2、3の組成に従い混合した。
【0086】
なお、各ガラス粉末A〜Dについては、ガラス粉末単体での焼成温度で焼成した時のコーディエライト結晶相の析出量をリートベルト法によって測定し、その結果を表1に示した。
【0087】
そして、この混合物に有機バインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により厚さ300μmのグリーンシートを作製した。さらに、このグリーンシートを所望の厚さになるように複数枚積層し、60℃の温度で10MPaの圧力を加えて熱圧着した。
【0088】
得られた積層体を窒素雰囲気中、750℃で脱バインダ処理した後、200℃/時間で昇温して、大気中で表2、3の条件にて焼成して低温焼成磁器焼結体を得た。
【0089】
得られた焼結体について、焼結体を2mm□、長さ18mmに加工し、10℃/分の速度で焼温しながらレーザー測距計にて寸法変化を測定することにより、40〜400℃における熱膨張係数を測定した。また、50mm□、厚さ1.0mmに加工し、空洞共振器法にて2GHzにおける誘電率を測定した。
【0090】
さらに、焼結体を3mm×4mm×40mmに加工し、超音波パルス法にてヤング率を測定した。また、同様のサンプルを用いて、オートグラフを用いJISR−1601に基づく3点曲げ強度を測定した。また、焼結体中における結晶相をX線回折測定から同定し、リードベルト法により磁器中の各結晶相の析出量を算出し多い順に並べた。
【0091】
コーディエライト結晶相については、ガラス粉末の添加量に応じたガラス粉末の溶融物単体から析出するコーディエライト結晶相の析出量X、コーディエライト粉末の添加量Y、さらには、作製された磁器に対してリートベルト法により、この磁器中のコーディエライト結晶相の含有量Zを算出した。
【0092】
同様に、この磁器中のコーディエライトとエンスタタイト及びフォルステライトの含有量を算出した。以上の測定結果を表2、3に示す。
【0093】
一方、上記4種類のガラス粉末に代わり、表1に示す2種類のガラス粉末E、Fを用いて同様に評価を行った。また、フィラー粉末として、ZrO、TiOを用いて同様の評価を行った。結果を表2、3に示す。
【0094】
【表1】
Figure 2004323308
【0095】
【表2】
Figure 2004323308
【0096】
【表3】
Figure 2004323308
【0097】
表1〜3の結果から明らかなように、本発明に基づき、コーディエライトと、エンスタタイトおよび/またはフォルステライト結晶相を含む特定の結晶相が析出した試料No.2〜11、15〜28、31〜40では、熱膨張係数が5×10−6/℃以下、誘電率が7以下、ヤング率が150GPa以下となり、さらに抗折強度も200MPa以上と良好な値を示した。
【0098】
特に、ガラス粉末量を60〜89.5質量%、コーディエライト粉末量を1〜18質量%、エンスタタイト粉末および/またはフォルステライト粉末を9.5〜35質量%に限定した試料No.3〜8、10、15〜28、31〜40では、熱膨張係数が4.4×10−6/℃以下、誘電率が6以下、ヤング率が140GPa以下となり、さらに抗折強度も240MPa以上となった。
【0099】
また、フィラー粉末として、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアンを含有させた試料No.23〜27では、抗折強度が290MPa以上であっても、ヤング率を140MPa以下にできた。
【0100】
これに対して、ガラス粉末の量が94.5重量%よりも多い試料No.1、14では、ガラスの軟化流動が著しく焼結体の原型を保つことができず、評価可能な試料を得ることができなかった。また、ガラス粉末の量が59.5重量%よりも少ない試料No.12、コーディエライト粉末が20質量%よりも多い試料No.13では、1050℃以下の焼成にて緻密な焼結体を得ることができなかった。
【0101】
また、本発明の範囲外であるZrO、TiOを用いた試料No.29、30では、いずれも熱膨張係数が5×10−6/℃よりも高く、かつ誘電率が7より高くなった。
【0102】
さらに、本発明の範囲外のガラス粉末E、Fを用いた試料No.41〜44では、いずれの試料もコーディエライト結晶相はガラスから析出せず、熱膨張係数が5×10−6/℃よりも大きくなった。
【0103】
(実施例2)
実施例1の本発明の試料No.2〜11、15〜28、31〜40について、原料粉末に対して、アクリル系バインダと可塑剤とトルエンを添加、混合し、ドクターブレード法によって厚み250μmのグリーンシートを作製した。次に、該グリーンシートの所定位置にビアホールを形成し、銅を主成分とする導体ペーストを充填した後、スクリーン印刷法により前記導体ペーストを用いてグリーンシート表面に配線層を形成した。
【0104】
そして、前記配線層を形成したグリーンシートを位置合わせしながら4枚積層、熱圧着した。この積層体を水蒸気含有窒素中、750℃で脱バインダ処理し、さらに200℃/時間で昇温した後、窒素中、表2、3に示す条件にて焼成した結果、銅を主成分とする配線層を具備する配線基板を作製した。
【0105】
得られた配線基板について、配線層の導通を確認したところ、断線等がなく、低抵抗で良好な導通特性を示した。
【0106】
(実施例3)
さらに、上記実施例2で採用した絶縁基板を用いたパッケージAの表面に、0.12mmφのパッドをマトリックス状に配設したフリップチップパッドを形成し、裏面には1mmφのパッドをマトリックス状に配設したボールパッドを形成した。焼成後の形状が30mm□、厚み1.5mmとなるようにグリーンシートを積層、切断後、表2、3に示す条件にて焼成した。得られた配線基板にNi−Auめっきを施した後、上記ボールパッド上に共晶半田ペーストを印刷し、1.2mmφの高温半田ボールを位置合わせして載置し、リフロー処理を行うことにより、高温半田ボールを搭載したパッケージAを作製した。
【0107】
次に、シリコンを主体とする熱膨張係数が3×10−6/℃の半導体素子をパッケージAの表面に、0.1mm厚の半田を介して位置合わせして載置し、リフロー処理を行った後、アンダーフィルを半導体素子とパッケージAとの間隙に注入し、硬化させることにより半導体素子をフリップチップ実装した。
【0108】
さらに、パッケージAの裏面と同様の配線パターンを形成した熱膨張係数が15×10−6/℃のプリント基板Bを用意し、その上にパッケージAを位置合わせして載置し、再度リフロー処理を行うことによりパッケージAをプリント基板上に実装した二次実装サンプルをそれぞれ20個作製した。
【0109】
上記二次実装サンプルを、0〜100℃の温度範囲で温度サイクル試験を行い、100サイクル終了毎に一次実装側、二次実装側の双方に関して抵抗値を測定し、抵抗値の変化や断線の有無を確認し、抵抗が初期値に対して10%以上変化した時のサイクル数を表2、3に示した。ここで、1000サイクルまで断線のなきものを合格(OK)とした。
【0110】
さらに、比較例として熱膨張係数が4.7×10−6/℃、ヤング率が310GPaのAlNセラミックスを絶縁基板とし、タングステンによって配線層、ビア導体を形成し、1600℃で同時焼成してパッケージを作製し、同様の温度サイクル試験を行った。
【0111】
表1〜3の結果から明らかなように、本発明に基づき、特定の結晶相が析出した熱膨張係数が5×10−6/℃以下、ヤング率が150GPa以下の試料では、一次実装、および二次実装の双方において1000サイクルの温度サイクル試験において断線が見られず、高い実装信頼性が得られた。
【0112】
一方、本発明の範囲外であり、熱膨張係数が5×10−6/℃よりも大きい試料においては、温度サイクル試験において、半導体素子と絶縁基板間の熱膨張係数のミスマッチが大きく、いずれの試料も1000サイクルよりも短いサイクル数にて断線が生じ、一次実装信頼性が確保できなかった。
【0113】
また、熱膨張係数が4.7×10−6/℃と低いものの、ヤング率が310GPaと高い値を示すAlNを用いた試料No.45においては、温度サイクル試験の結果、一次実装側は1000サイクルにて断線が見られないものの、ヤング率が高く熱応力の緩和効果が不充分なため、二次実装側で1000サイクルよりも短いサイクル数にて断線が生じ、実装信頼性が確保できなかった。
【0114】
【発明の効果】
以上詳述した通り、本発明によれば、磁器中に、結晶相として、コーディエライトを析出させる場合に、析出する結晶相と同種の種結晶を用いることにより、配合したガラス粉末から種々の結晶相を直接析出させる従来の手法に比較して、コーディエライトを多く析出させることができ、このため焼成後に得られる低温焼成磁器は、低誘電率、低熱膨張かつ高強度を有するとともに、低ヤング率の低温焼成磁器を得ることができる。
【0115】
そして、このような低ヤング率の低温焼成磁器を用いて形成した半導体素子収納用パッケージを、熱膨張係数が15〜20×10−6/℃のプリント配線基板上にハンダボールを介して実装して熱サイクルを負荷した場合、熱サイクル時に接続部であるハンダボールの破壊が抑制され、二次実装信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の配線基板を用いたBGA型の半導体素子収納用パッケージの一例を説明するための概略断面図である。
【符号の説明】
A 素子収納用パッケージ
1 絶縁基板
2 配線層
3 ビアホール導体
4 接続用電極
5 素子
6 半田ボール
7 アンダーフィル
8 高温半田ボール
9 共晶半田

Claims (17)

  1. 少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末 59.5〜94.5質量%と、コーディエライト粉末 0.5〜20質量%と、エンスタタイトおよび/またはフォルステライト粉末 5〜40質量%とを含有することを特徴とする低温焼成磁器組成物。
  2. 前記低温焼成磁器組成物中に、さらに、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末20質量%以下を含有することを特徴とする請求項1に記載の低温焼成磁器組成物。
  3. 前記ガラス粉末が、1050℃以下の熱処理を行うことにより、少なくともコーディエライトを結晶相として析出することを特徴とする請求項1または請求項2に記載の低温焼成磁器組成物。
  4. 前記ガラス粉末が、1050℃以下の熱処理を行うことにより、さらにガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出することを特徴とする請求項1乃至請求項3のうちいずれか記載の低温焼成磁器組成物。
  5. PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1質量%以下であることを特徴とする請求項1乃至請求項4のうちいずれか記載の低温焼成磁器組成物。
  6. 請求項1乃至5のうちいずれか記載の低温焼成磁器組成物を焼成して得られる低温焼成磁器中に、結晶相として、コーディエライトを20質量%以上含有するとともに、エンスタタイトおよび/またはフォルステライトと合せて、40質量%以上含有することを特徴とする低温焼成磁器。
  7. 結晶相として、さらに、アルミナ、ガーナイト、スピネル、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種を含有することを特徴とする請求項6に記載の低温焼成磁器。
  8. 40〜400℃における熱膨張係数が5×10−6/℃以下、誘電率が7以下、ヤング率が150GPa以下であることを特徴とする請求項6または7に記載の低温焼成磁器。
  9. 抗折強度が200MPa以上であることを特徴とする請求項6乃至請求項8のうちいずれか記載の低温焼成磁器。
  10. PbOおよびAO(A:アルカリ金属)の含有量がそれぞれ0.1質量%以下であることを特徴とする請求項6乃至請求項9のうちいずれか記載の低温焼成磁器。
  11. 少なくとも、SiO 30〜55質量%、Al 15〜40質量%、MgO 3〜25質量%、ZnO 2〜15質量%、B 2〜15質量%、を含有するガラス粉末 59.5〜94.5質量%と、コーディエライト粉末 0.5〜20質量%と、エンスタタイトおよび/あるいはフォルステライト粉末 5〜40質量%とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成することを特徴とする低温焼成磁器の製造方法。
  12. さらに、前記混合物に、アルミナ、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末20質量%以下を添加することを特徴とする請求項11に記載の低温焼成磁器の製造方法。
  13. 前記コーディエライト結晶相の一部が、前記コーディエライト粉末を核としてガラスから析出することを特徴とする請求項11または請求項12に記載の低温焼成磁器の製造方法。
  14. 前記ガラス粉末を単独で熱処理した際に析出するコーディエライトの量をX質量%、前記コーディエライト粉末の量をY質量%とし、さらに、前記ガラス粉末とコーディエライト粉末とを混合、成形し、大気中あるいは窒素雰囲気中で1050℃以下の温度にて焼成して得られる焼結体中に含まれるコーディエライトの量をZ質量%とした際に、Z>(X+Y)の関係が成り立つことを特徴とする請求項11乃至請求項13のうちいずれか記載の低温焼成磁器の製造方法。
  15. 絶縁基板の表面および/または内部に配設された低抵抗金属を含有する配線層を具備してなる配線基板において、前記絶縁基板が、請求項6乃至請求項10のうちいずれか記載の低温焼成磁器からなることを特徴とする配線基板。
  16. 前記配線基板の表面および/または前記表面に設けた凹部に、シリコンを主体とする半導体素子を載置してなることを特徴とする請求項16に記載の配線基板。
  17. 請求項15または請求項16に記載の配線基板を、有機樹脂を含有する絶縁層を具備するプリント配線基板の表面に実装してなることを特徴とする配線基板の実装構造。
JP2003120774A 2002-10-25 2003-04-24 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造 Pending JP2004323308A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003120774A JP2004323308A (ja) 2003-04-24 2003-04-24 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造
US10/692,406 US6953756B2 (en) 2002-10-25 2003-10-22 Glass ceramic sintered body and wiring board using the sintered body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003120774A JP2004323308A (ja) 2003-04-24 2003-04-24 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造

Publications (1)

Publication Number Publication Date
JP2004323308A true JP2004323308A (ja) 2004-11-18

Family

ID=33499515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003120774A Pending JP2004323308A (ja) 2002-10-25 2003-04-24 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造

Country Status (1)

Country Link
JP (1) JP2004323308A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200083383A1 (en) * 2012-11-30 2020-03-12 Ricoh Company, Ltd. Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200083383A1 (en) * 2012-11-30 2020-03-12 Ricoh Company, Ltd. Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor
US11876137B2 (en) * 2012-11-30 2024-01-16 Ricoh Company, Ltd. Field-effect transistor including a metal oxide composite protective layer, and display element, image display device, and system including the field-effect transistor

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3793560B2 (ja) 低温焼成磁器およびその製造方法
JP5057620B2 (ja) 低温焼成セラミック焼結体、並びに配線基板
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
JP2012167008A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4703207B2 (ja) 配線基板
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP3523590B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びにそれを用いた配線基板
JP2001261432A (ja) 高周波用磁器組成物および高周波用磁器
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP3559407B2 (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2004168557A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2004323308A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその実装構造
JP5383962B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP4383113B2 (ja) 積層型配線基板の製造方法
JP2004143010A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2002167265A (ja) 低温焼成磁器組成物および低温焼成磁器並びにそれを用いた配線基板
JP4632472B2 (ja) 銅導体組成物及びこれを用いた配線基板
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP2005015284A (ja) 低温焼成磁器およびその製造方法、並びに配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224