JP5383962B2 - ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 - Google Patents

ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 Download PDF

Info

Publication number
JP5383962B2
JP5383962B2 JP2005053494A JP2005053494A JP5383962B2 JP 5383962 B2 JP5383962 B2 JP 5383962B2 JP 2005053494 A JP2005053494 A JP 2005053494A JP 2005053494 A JP2005053494 A JP 2005053494A JP 5383962 B2 JP5383962 B2 JP 5383962B2
Authority
JP
Japan
Prior art keywords
wiring board
glass
sintered body
mass
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005053494A
Other languages
English (en)
Other versions
JP2006232645A (ja
Inventor
伸起 堀内
信也 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005053494A priority Critical patent/JP5383962B2/ja
Publication of JP2006232645A publication Critical patent/JP2006232645A/ja
Application granted granted Critical
Publication of JP5383962B2 publication Critical patent/JP5383962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子収納用パッケージ、多層配線基板等の配線基板に好適に適用されるガラスセラミック組成物およびガラスセラミック焼結体に関するものであり、また、これを絶縁基板として用いた配線基板とその実装構造に関するものである。
近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴い、半導体素子等の高速化、高度集積化が図られ、配線層においても、信号の伝送損失を低減する上で配線層の低抵抗化と絶縁基板の低誘電率化が求められている。
そこで、１０００℃以下での焼成によって緻密化でき、銅、銀または金等の低抵抗金属を主成分とする配線層との同時焼成が可能で、かつ誘電率の低いガラスセラミックスを絶縁層とする配線基板が提案されている。
特に、シリコンを主体とする半導体素子に関しては、近年、微細配線化、高速化が急速に進行し、素子内部のトランジスタ間を接続する配線の微細化に伴い、配線の低抵抗化及び絶縁膜の低誘電率化が進められている。
半導体素子の絶縁膜として、従来はＳｉＯ２が用いられてきたが、この絶縁膜をさらに低誘電率化すると、その機械的特性が低下することが良く知られている。
特に、非常に低い誘電率が得られる多孔質の絶縁膜において、機械的特性の低下が著しいものとなる。
そこで、このような低誘電率の絶縁膜を使用した半導体素子を、半導体素子収納用パッケージ上に実装（以下一次実装と称す）する際のアンダーフィル剤硬化（キュア）工程で必要な熱処理や、素子のＯＮ／ＯＦＦに伴う発熱／冷却に伴って、素子とパッケージ間の熱膨張係数のミスマッチにより熱応力が発生し、半導体素子が破壊してしまうといった問題が懸念されている。
さらに、素子が大型化すると熱応力がそれに伴い大きくなるため、素子が破壊する危険性が増大する。
そこで、一次実装に関わる熱応力を低減するために、パッケージの熱膨張係数をシリコンの熱膨張係数（２〜４×１０-6／℃：４０−４００℃）に合わせることが求められている。
例えば、特許文献１では、アルミナ、ムライト、コージェライトのうち少なくとも１種類のセラミック粉末と、焼成によって主としてコージェライト結晶相が析出するマトリックスとからなることにより、低誘電率、低熱膨張係数のセラミック基板が得られることが記載されている。
又、特許文献２には、ガラス組成粉末に、高強度粉末と低熱膨張粉末とを添加、焼成してなるとともに、ガラス組成粉末の焼成後の結晶構造における主結晶がαーコージェライトであることにより、高強度、低熱膨張係数の多層配線用のガラスセラミック焼結体基板が得られることが記載されている。
更に、特許文献３には、ホウケイ酸ガラスに誘電率が低いムライトを特定範囲量配合して燒結することにより、焼成中にホウケイ酸ガラスから熱膨張係数が高いクリストバライトが析出することを防止し、これにより低熱膨張係数化と低誘電率化を図った多層セラミック回路基板の発明が開示されている。
又更に、特許文献４には、ホウケイ酸ガラスにフィラーとしてアルミナ、コージェライト、石英ガラスを配合してなるセラミック組成物が開示され、該組成物は１０００℃以下で焼結できると共に得られる燒結体は高強度、低誘電率、低熱膨張係数であることが記載されている。
特開昭６２−２１９９９４号公報 特開平２−２２５３３９号公報 特公平４−５８１９８号公報 特開平５−２５４９２３号公報
しかしながら、上述したような従来のガラスセラミック焼結体は、低い熱膨張係数を実現していることによって一次実装の信頼性を向上できるが、逆に、熱膨張係数が１５〜２０×１０−６／℃程度と非常に大きいプリント配線基板で構成されるマザーボード上に実装（以下、二次実装と称す。）する際には、熱膨張係数のミスマッチが逆に大きくなるため、二次実装信頼性を確保することが困難となると云う問題があった。
また、上述したような従来のガラスセラミックでは、焼成時に反り変形が発生する。この反り変形を抑制するためには、基板上に重石を乗せる荷重焼成が有効である。しかしながら、基板が変形し、寸法ばらつきが大きくなるという問題があった。
従って、本発明は、銀、銅、金等の低抵抗金属との同時焼成が可能であり、低い熱膨張係数、低い誘電率を有しつつ低いヤング率の焼結体を形成し、寸法バラツキの増大を抑制し、良好な寸法精度が確保出来るガラスセラミック組成物、および該組成物を焼成してなる焼結体と、かかる焼結体を用い、一次実装信頼性とともに、高い二次実装信頼性を確保できる配線基板とその実装構造を提供することを目的とする。
本発明者は、上記課題に対して検討した結果、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３ならびに、アルカリ土類金属酸化物のうち少なくとも１種を含有し、かつ１０００℃以下の熱処理を施した際においても結晶化しない非晶質ガラス粉末に対して、コーディエライトを主成分として含むフィラー粉末を所定比率添加し、混合し、成形後、１０００℃以下で焼成することにより、低熱膨張率化、低誘電率化とともに、低ヤング率化を同時に達成できること、また概焼結体を絶縁基板とする配線基板が基板反りと、寸法ばらつきの両方を抑制することができ、さらに、一次実装信頼性とともに、二次実装信頼性を高めることができることを見出し、本発明に至った。
すなわち、本発明のガラスセラミック組成物は、ＳｉＯ２４０〜６５質量％、Ｂ２Ｏ３５〜２０質量％、Ａｌ２Ｏ３１０〜２０質量％、およびアルカリ土類金属酸化物の少なくとも１種をその合量で１０〜４５質量％含有し、ＳｎＯ２および希土類酸化物の含有量が１０質量％以下であり、ＺｎＯおよびＺｒＯ２を含まない非晶質ガラス粉末４０〜７０質量％と、フィラー粉末３０〜６０質量％とを含有し、該フィラー粉末は、コーディエライトの粉末と、Ａｌ２Ｏ３、ＳｉＯ２（クォーツ、クリストバライト）、Ｃａ２ＭｇＳｉ２Ｏ７、Ｓｒ２ＭｇＳｉ２Ｏ７、Ｂａ２ＭｇＳｉ２Ｏ７、ＭｇＳｉＯ３、Ｍｇ２ＳｉＯ４、Ｚｎ２ＳｉＯ４、Ｚｎ２ＺｒＯ４、ＣａＭｇＳｉ２Ｏ６、Ｚｎ２Ａｌ４Ｓｉ５Ｏ１８、ＣａＳｉＯ３、ＳｒＳｉＯ３、およびＢａＳｉＯ３よりなる群から選ばれる少なくとも１種の他のフィラー粉末とを含み、該他のフィラー粉末の含有量が、１５質量％以下であることを特徴とするものである。
上記特定組成に構成されることにより本発明のガラスセラミック組成物は、１０００℃以下で焼成出来、銅、銀、金等の低抵抗金属との同時焼成が可能で、且つ、得られた燒結体が低熱膨張係数、低誘電率であるだけでなく従来品に比べヤング率が低い点が性能上の顕著な特徴である。
このため、該燒結体を絶縁基板として用いた配線基板は、単に一次実装信頼性が高いだけでなく、プリント基板の熱膨張、収縮に追従することの出来る柔軟性をも具備し二次実装性にも顕著に優れる。
なお、前記ガラス粉末は、４０〜４００℃における熱膨脹係数が６×１０−６／℃以下であることが望ましく、さらにガラス転移点が、６００℃〜７５０℃であることによって、更に低熱膨張化、低誘電率化、低ヤング率化を図ることができる。
また、かかる組成物は、ＰｂＯおよびＡ２Ｏ（Ａ：アルカリ金属）の含有量が夫々０．１質量％以下に抑制されていることが耐環境負荷、耐薬品性を向上させる観点から望ましい。
また、本発明のガラスセラミック焼結体は、上記ガラスセラミック組成物を混合、成形し、大気中或いは窒素雰囲気中で１０００℃以下の温度に焼成して得られ、好ましくは、４０〜４００℃における熱膨張係数が６×１０−６／℃以下、誘電率が７以下、ヤング率が１００ＧＰａ以下であるものである。
また、本発明の配線基板は、絶縁基板の表面および／または内部に、銅、銀、金の少なくとも１種を含有する配線層を配設してなり、該絶縁基板が、上記のガラスセラミック焼結体からなることを特徴とするものである。
かかる配線基板は、その表面に、シリコン（Ｓｉ）を主体とする半導体素子を配置、装着してなる態様、或いは該表面に凹部が形成され、その凹部内に該シリコン半導体素子が収容される態様が好ましい。
また、本発明では、上記の配線基板を、有機樹脂を含有する絶縁基板を具備するプリント配線基板の表面に実装することによって、一次実装信頼性および二次実装信頼性に優れた実装構造を提供する。
上記の通り、本発明のガラスセラミック組成物および焼結体は、１０００℃以下の焼成にて、銅、銀、金などの低抵抗金属を主成分とする導体材料を用いて配線層を形成することができ、低熱膨張係数と低誘電率、低ヤング率に加え、基板反り、寸法ばらつきの抑制を兼ね備えることにより、シリコンなどの半導体素子の一次実装、高熱膨張のプリント配線基板への二次実装の双方に対して高い実装信頼性を示す配線基板を提供することができる。
本発明のガラスセラミック組成物は、構成成分として、少なくとも、ＳｉＯ２４０〜６５質量％、特に４５〜６０質量％、Ｂ２Ｏ３５〜２０質量％、特に７〜１７質量％、Ａｌ２Ｏ３１０〜２０質量％、特に１３〜１７質量％、アルカリ土類金属酸化物のうち少なくとも一つをその合量で１０〜４５質量％含有し、更に、好ましくは、ＭｇＯ０〜１０質量％、ＣａＯ０〜１５質量％、ＳｒＯ０〜１０質量％、ＢａＯ０〜３０質量を含有し、かつ１０００℃以下の熱処理を施した際においても結晶化しない非晶質ガラス粉末４０〜７０質量％、より好ましくは４５〜６７質量％、特に最適には、５０〜６５質量％と、コーディエライトのフィラー粉末３０〜６０質量％、より好ましくは３３〜５５質量％、特に最適には、３５〜５０質量％とを含有するものである。
ここで、上記ガラス粉末は、該組成物を銅、あるいは銀、金といった低抵抗導体と同時焼成可能な温度である１０００℃以下の低温で焼結させるために必要であり、ガラス粉末の軟化流動により該組成物を低温焼結可能とさせるものである。
ガラス粉末の量が、前記範囲内の場合、該組成物を１０００℃以下で焼結させることが容易となり、又、組成物を焼結した場合に、その原形を保つことが容易となる。
また、本発明においては、上記ガラス粉末は、１０００℃以下の熱処理を施した際などでも結晶化しないことが大きな特徴である。
そのため、反り変形抑制のための荷重焼成を行った際にも結晶化による応力集中を回避することができる。
その結果、寸法ばらつきの増大を抑制し、良好な寸法精度を達成することができる。
前記ガラス粉末は、４０〜４００℃における熱膨脹係数が６×１０−６／℃以下であることが望ましく、さらにガラス転移点が、６００℃〜７５０℃であることによって、得られる燒結体の低熱膨張化、低誘電率化、低ヤング率化を図ることができる。
前記ガラス粉末に於いて、ＳｉＯ２成分は、ガラスのネットワークフォーマーであり、熱膨張係数αを低下させる。
ＳｉＯ２が前記範囲内の場合、ガラスの軟化温度が上昇することなく、適切な温度に制御できるため、１０００℃以下の低温焼成が容易となり、前記ガラスセラミック燒結体の特性を望ましい範囲内とすることが容易となる。
また、Ｂ２Ｏ３は、ガラスのネットワークフォーマーであると同時に熱膨張係数αを低下させる。
また、軟化温度、溶解温度を低下せしめる働きがあり、Ｂ２Ｏ３が前記範囲内の場合、ガラスの溶解温度が上昇することなく、工業的に安価な製造が容易になると共に、ガラスの軟化温度を適切な範囲内に制御できるため、１０００℃以下の低温焼成が容易となり、また前記ガラスセラミック燒結体の耐薬品性を良好に維持することが出来る。
また、Ａｌ２Ｏ３は、ガラスの熱膨張係数を低下させると同時に、耐薬品性を向上させるための必須成分である。
また、ＭｇＯ、ＣａＯ、ＢａＯ、ＳｒＯ等のアルカリ土類金属酸化物は、誘電率や軟化温度を調整せしめる働きがあり、かかる成分が、前記範囲内となる場合、前記ガラスセラミック焼結体の特性を望ましい範囲内に調整することが容易となる。
なお、前記ガラス粉末中には、前記必須成分量が本発明の範囲を逸脱しない限度に於いて、ＳｎＯ２および希土類酸化物等の他の成分を１０質量％以下、特に７質量％以下、さらには５質量％以下の範囲で含有してもよく、これにより、前記ガラスセラミック焼結体の焼結性や特性を微調整することが可能となる。
但し、ＰｂＯおよびＡ２Ｏ（Ａ：アルカリ金属）は、環境への負荷が大きく、また耐薬品性や絶縁性が低下することから、これらの成分量は、全量中、夫々で０．１質量％以下に抑制されていることが望ましい。
上記本発明の非晶質ガラス粉末の粒度は、後述するフィラー粉末との均一な混合及び混合粉末の成形が可能で且つ低温焼成で十分緻密に焼結出来る限りに於いて特に限定されるものではないが、前記混合、成形、焼成等が容易且つ良好に実施できる観点から、その平均粒径は１．０〜５．０μｍ程度、より好ましくは１．５〜３．５μｍであることが望ましい。
さらに、本発明においては、フィラーとなる、コーディエライト（Mg2Al4Si5O18 ）は、該組成物を焼成してなるガラスセラミック焼結体の熱膨張係数、誘電率を低下させる効果があり、更に抗折強度の向上にも効果的であり、石英ガラスは熱膨張係数、誘電率、ヤング率を低下させる効果が特に顕著である。
これらの粉末が前記範囲内の場合には、該組成物を１０００℃以下で容易に焼結せしめることが出来、前記ガラスセラミック燒結体の特性を望ましい範囲内とすることが容易となる。
なお、前記ガラスセラミック組成物中には、上記フィラー量が本発明の規定量を逸脱しない範囲で、Ａｌ２Ｏ３、ＳｉＯ２（クォーツ、クリストバライト）、Ｃａ２ＭｇＳｉ２Ｏ７、Ｓｒ２ＭｇＳｉ２Ｏ７、Ｂａ２ＭｇＳｉ２Ｏ７、ＺｒＯ２、ＺｎＯ、ＭｇＳｉＯ３、Ｍｇ２ＳｉＯ４、Ｚｎ２ＳｉＯ４、Ｚｎ２ＺｒＯ４、ＣａＭｇＳｉ２Ｏ６、Ｚｎ２Ａｌ４Ｓｉ５Ｏ１８、ＣａＳｉＯ３、ＳｒＳｉＯ３、ＢａＳｉＯ３の群から選ばれる他のフィラー粉末を、総量が１５質量％以下、特に１０質量％以下、さらには５質量％以下の範囲で含有されており、これにより、前記ガラスセラミック焼結体の焼結性や特性を微調整することが可能となる。
上記フィラー粉末の粒度は、前記非晶質ガラス粉末と同様特に限定されるものではないが、混合、成形、焼成等が容易且つ良好に実施できる観点から、その平均粒径は１．０〜５．０μｍ程度、より好ましくは１．５〜３．５μｍであることが望ましい。
本発明のガラスセラミック焼結体は、４０〜４００℃における熱膨張係数が６×１０−６／℃以下、特に５．５×１０−６／℃以下、最適には５．０×１０−６／℃以下、誘電率が７以下、特に６．５以下、最適には６以下、ヤング率が１００ＧＰａ以下、特に９０ＧＰａ以下、最適には８０ＧＰａ以下であることを特徴とするものである。
このガラスセラミック焼結体の熱膨張係数は、Ｓｉ（シリコン）を主体とする半導体素子を、前記ガラスセラミック焼結体を絶縁基板として用いた配線基板上に一次実装する際に絶縁基板と半導体素子との熱膨張係数のミスマッチにより生じる熱応力を低減するために、シリコンの熱膨張係数（3.6×10-6/℃：40-400℃）の値に近いものでなくてはならず、前記範囲内の場合には一次実装の信頼性を容易に確保することが出来る。
さらに、誘電率は、信号遅延時間を短縮するために低いことが望ましく、前記範囲内の場合には、前記配線基板の遅延時間を容易に短縮することができ、好適性能を容易に維持することが出来る。
また、ヤング率が低いということは、該ガラスセラミック焼結体が熱応力等の応力により変形し易いことを意味する。
従って、焼結体の熱膨張係数を半導体素子に整合させるために低熱膨張化することによって、プリント配線基板への二次実装における熱膨張差が大きくなっても、二次実装部において発生する熱応力を焼結体の追従変形により緩和することができ、二次実装信頼性を向上させることができる。
従って、ヤング率が前記範囲よりも大きいと、二次実装信頼性が著しく低下する。
さらに、本発明においては、ＰｂＯおよびＡ２Ｏ（Ａ：アルカリ金属）の含有量が夫々０．１質量％以下に抑制されていることが、対環境負荷、耐薬品性、絶縁性の観点から望ましい。
また、上記焼結体中には、本発明を逸脱しない範囲でＡｌ２Ｏ３、ＳｉＯ２、Ｃａ２ＭｇＳｉ２Ｏ７、Ｓｒ２ＭｇＳｉ２Ｏ７、Ｂａ２ＭｇＳｉ２Ｏ７、ＺｒＯ２、ＺｎＯ、ＭｇＳｉＯ３、Ｍｇ２ＳｉＯ４、Ｚｎ２ＳｉＯ４、Ｚｎ２ＺｒＯ４、ＣａＭｇＳｉ２Ｏ６、Ｚｎ２Ａｌ４Ｓｉ５Ｏ１８、ＣａＳｉＯ３、ＳｒＳｉＯ３、ＢａＳｉＯ３の群から選ばれる他の結晶相を、総量が１５質量％以下、特に１０質量％以下、さらには５質量％以下の範囲で含有されており、これにより、前記ガラスセラミック焼結体の焼結性や特性を制御することが可能となる。
上記ガラスセラミック焼結体を製造するには、例えば、好適処方として、ＳｉＯ２を４０〜６５質量％、特に４５〜６０質量％、Ｂ２Ｏ３を５〜２０質量％、特に７〜１７質量％、Ａｌ２Ｏ３を１０〜２０質量％、特に１３〜１７質量％、ＣａＯ、ＢａＯのうち少なくとも一方をその合量で１０〜４０質量％、特に１３〜３５質量％、更に任意成分としてＭｇＯ、ＳｒＯ、ＺｎＯの群から選ばれる少なくとも１種をそれぞれで０〜１０質量％、特に０〜８質量％、またその合量で０〜１５質量％、特に０〜１３質量％含有し、ＳｎＯ ２ および希土類酸化物の含有量が１０質量％以下であり、ＺｎＯおよびＺｒＯ ２ を含まず、かつ１０００℃以下の熱処理を施した際においても結晶化しない非晶質ガラス粉末４０〜７０質量％、特に４５〜６７質量％と、最適には、５０〜６５質量％と、コーディエライトおよび前記１５質量％以下の他のフィラー粉末からなるフィラー粉末３０〜６０質量％、特に３３〜５５質量％、最適には、３５〜５０質量％とを混合する。
ここで、前記ガラス粉末の組成、フィラー粉末の組成及び両粉末の配合量比が前記範囲内から外れる場合には、前述のように、該ガラスセラミック焼結体の特性が望ましい範囲とならない。
そして、この混合物に、例えば、アクリル系樹脂、エポキシ系樹脂、フェーノール系樹脂、ポリビニルアルコール、エチレン酢酸ビニル共重合体、ポリエチレン等の有機バインダ、ヘキサン、シクロヘキサン、トルエン、キシレン、炭化水素・アルコール混合系溶剤等の溶媒、必要に応じてフタル酸エステル等の可塑剤を添加、混合し、プレス成形、押出形成、射出成形、鋳込み成形、テープ成形の群から選ばれる少なくとも１種の成形方法によって所定形状に成形する。
そして、該成形体を、４５０〜７５０℃で脱バインダ処理した後、酸化性雰囲気あるいは窒素雰囲気中、１０００℃以下、特に７００〜１０００℃、さらに８００〜９５０℃の温度で焼成することにより、本発明のガラスセラミック焼結体を作製することができる。
ガラスセラミック焼結体を後述する配線基板の絶縁基板として用いる際に、導体材料として、銀、金を用いる場合は、導体は酸化しないため、大気雰囲気中で焼成することが望ましく、銅を用いる場合には、銅の酸化を抑制する為に窒素雰囲気中にて焼成することが望ましい。
なお、前記ガラスセラミック焼結体は、還元雰囲気下でも焼成することは可能であるが、コスト、安全性の面から、望ましくは酸化性雰囲気あるいは窒素雰囲気中での焼成が望ましい。
なお、反り変形と寸法ばらつきを抑制するために、脱バインダ処理後の昇温速度を５０℃／時間以上、特に１００℃／時間以上とすることが望ましく、また、焼成温度での保持時間を０．０２〜１０時間、特に０．２〜２時間とすることが望ましい。
また、本発明の配線基板は、絶縁基板の表面および／または内部に低抵抗金属を含有する配線層が配設されたものであり、前記絶縁基板が、上記のガラスセラミック焼結体からなるものである。
上記ガラスセラミック焼結体を絶縁基板とすることによって、銅、銀、金の群から選ばれる少なくとも１種の低抵抗金属を含有する配線層との同時焼成が可能となる。
また、本発明に於いては、この配線基板の表面にシリコンを主体とする半導体素子を装着してなることが好ましく、特に、該配線基板の表面に凹部を設け、該凹部底面に、素子を装着してなることが、一次実装信頼性を確保する上で望ましい。
上述したガラスセラミック焼結体を絶縁基板として用いた本発明の配線基板について、その好適例であるシリコンを主体とする半導体素子等の素子をフリップチップ実装によって搭載したＢＧＡ（ボールグリッドアレイ）型の電気素子収納用パッケージと、該パッケージをプリント配線基板上に実装した場合の概略断面図である図１をもとに説明する。
図１によれば、電気素子収納用パッケージＡは、複数の絶縁層１ａ〜１ｄからなる絶縁基板１の表面および／又は内部に配線層２が形成されている。
また、図１によれば、絶縁層１ａ〜１ｄ間に形成される銅、銀、金の群から選ばれる少なくとも１種の低抵抗金属を含有する配線層２、および配線層２同士を電気的に接続する銅、銀、金の群から選ばれる少なくとも１種の低抵抗金属を含有するビアホール導体３が形成されている。
さらに、パッケージＡの下面には複数の接続用電極４Ａが配列されており、絶縁基板１の上面中央部には、半導体素子等の電気素子５がバンプ６を介して絶縁基板１上にフリップチップ実装により接着固定されると同時に、パッケージＡと電気的に接続される。
また、電気素子５とパッケージＡとの間は、一次実装信頼性を高める為にエポキシ樹脂等の熱硬化性樹脂を含有するアンダーフィル７が注入され、硬化されている。
さらに、電気素子５と、絶縁基板１の下面に形成された複数の接続用電極４Ａとは、バンプ６、配線層２およびビアホール導体３を介して電気的に接続されている。
一方、プリント配線基板Ｂは、４０〜４００℃における熱膨張係数が１５〜２０×１０−６／℃の絶縁基板の上面に、接続用電極４Ｂが接続用電極４Ａと対を成すように形成されている。
そして、接続用電極４Ａ、４Ｂ間は、共晶半田９、高温半田ボール８を介して電気的に接続される。
本発明では、絶縁基板１を、前述したような、非晶質のガラスとフィラーとを含有し、４０〜４００℃における熱膨張係数が６×１０−６／℃以下、誘電率が７以下、ヤング率が１００ＧＰａ以下のガラスセラミック焼結体によって形成することが大きな特徴であり、これによって、パッケージＡの一次実装信頼性とともに、二次実装信頼性を高めることができる。
さらに、絶縁基板１の誘電率が低く、荷重焼成後の基板反り、変形および寸法ばらつきが抑制されているともに、配線層２やビアホール導体３が、銅、銀または金のうちの少なくとも１種の低抵抗金属を主成分とするものであるため、配線層を低抵抗化でき、信号の遅延を小さくできる。
なお、上記図１の例では、シリコン系半導体素子を例示したが、本発明の配線基板は、熱膨張係数が６×１０−６／℃以下の他の電気素子を搭載する場合にも好適に用いられる。
また、図１のパッケージにおいては、素子５はバンプ６を介して配線層２と接続される場合に好適であるが、素子５と配線層２がワイヤボンディング等によって接続されたものであってもよい。
また、素子５は、その上にさらに封止樹脂で覆う形態であってもよい。
また、絶縁基板１にキャビティを形成して素子５を収納し、蓋体によってキャビティを気密封止するものであってもよい。
また、上記説明では、図１のように、パッケージＡとプリント配線基板Ｂとは、高温半田ボールを介して相互に接続される所謂ＢＧＡ型のパッケージ構造のものについて説明したが、本発明は、リードピンなどを用いずに、パッケージＡとプリント配線基板Ｂとが、半田を介して接続される前記ＢＧＡ，ＬＧＡ，ＬＣＣ型などのタイプの場合や、樹脂を含有するボール、柱状の半田カラム、樹脂を含有するカラム、さらにはピンにて接続される形態であっても勿論有用性を有する。
次に、本発明の配線基板を製造する方法について、上記パッケージＡを例にすると、前述したようなガラス粉末と、フィラー粉末との混合粉末に対して、適当な有機バインダ、溶媒、必要に応じて可塑剤を添加、混合してスラリーを調製し、これを従来周知のドクターブレード法やカレンダーロール法、あるいは圧延法、プレス成形法により、シート状に成形する。
そして、このシート状成形体に所望によりスルーホールを形成した後、スルーホール内に、銅、銀、金の群から選ばれる少なくとも１種の低抵抗金属を含有する導体ペーストを充填する。
そして、シート状成形体表面には、前記導体ペーストを用いてスクリーン印刷法、グラビア印刷法などの公知の印刷手法を用いて配線層の厚みが５〜３０μｍとなるように配線パターンを印刷塗布する。
そして、複数のシート状成形体を位置合わせして積層圧着した後、大気中、または窒素雰囲気中にて脱バインダ処理した後、１０００℃以下の大気中または窒素雰囲気で焼成することにより、配線基板を作製することができる。
かかる配線基板は、前記の本発明のガラスセラミック燒結体からなる絶縁基板を具備しており、低熱膨張係数、低誘電率、低ヤング率特性を有し、且つ反り変形が小さく、寸法精度が良好なものである。
なお、焼成雰囲気については、導体材料として、銀、金を用いる場合は、導体は酸化しないため、大気雰囲気中で焼成することが望ましく、銅を用いる場合には、銅の酸化を抑制する為に窒素雰囲気中にて焼成することが望ましい。
そして、この配線基板の表面に、半導体素子等の電気素子５を搭載し、配線層２と信号の伝達が可能なように接続される。
接続方法としては、前述したように、半田ボールを用いたフリップチップ実装や、ワイヤボンディング、さらには配線層上に直接搭載させて接続させる形態が好適である。
さらに、半導体素子５と配線基板Ａとの間隙にアンダーフィル材７を充填、硬化したり、素子上にポッティング樹脂を被覆し、硬化させるか、絶縁基板Ａと同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなる蓋体をガラス、樹脂、ロウ材等の接着剤により接合することにより、素子収納用パッケージを作製することができる。
また、配線基板Ａの下面に、低融点ハンダによって高融点半田からなるボール８を接続する。
そして、この配線基板Ａをプリント配線基板Ｂに実装する場合には、プリント配線基板Ｂの表面に、前記配線基板Ａの半田ボール８を共晶半田９を介してプリント配線基板Ｂの配線層４Ｂ上に載置し、半田リフロー処理することによって、配線基板Ａをプリント配線基板Ｂ上に二次実装することができる。
参考例
（参考例１）
表１に示した組成からなる平均粒径が２μｍのガラス粉末Ａ、Ｂ、Ｃ、Ｄ、Ｅの５種類を準備し、これらのガラス粉末に対して、平均粒径が１〜２μｍの表２に示すフィラー粉末を用いて、表２の組成に従い混合した。
そして、この混合物にアクリル樹脂系バインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により厚さ３００μｍのグリーンシートを作製した。
さらに、このグリーンシートを所望の厚さになるように複数枚積層し、６０℃の温度で１０ＭＰａの圧力を加えて熱圧着した。
得られた積層体上に、０．３ｇ／ｃｍ２の重さの重石を載せて、窒素雰囲気中、７５０℃で脱バインダ処理した後、２００℃／時間で昇温して、大気中で表２の条件にて焼成してガラスセラミック焼結体を得た。
得られた焼結体について、焼結体を２ｍｍ□、長さ１８ｍｍに加工し、１０℃／分の速度で昇温しながらレーザー測距計にて寸法変化を測定することにより、４０〜４００℃における熱膨張係数を測定した。
また、５０ｍｍ□、厚さ１．０ｍｍに加工し、空洞共振器法にて２ＧＨｚにおける誘電率を測定した。
さらに、焼結体を３ｍｍ×４ｍｍ×４０ｍｍに加工し、超音波パルス法にてヤング率を測定した。
以上の測定結果を表２に示す。
一方、上記５種類のガラス粉末に替えて、表１に示すガラス粉末Ｆ、Ｇ（平均粒径２μｍ）の２種類を用いた以外は上記と同様にしてガラスセラミック焼結体を作製し、上記と同様の評価を行った。
結果を表２に示す。
Figure 0005383962
Figure 0005383962
表２の結果から明らかなように、試料Ｎｏ．１〜３、Ｎｏ．９〜１１、Ｎｏ．１６〜１８、Ｎｏ．２３〜２５、Ｎｏ．３０〜３２では、熱膨張係数が６×１０−６／℃以下、誘電率が７以下、ヤング率が１００ＧＰａ以下と良好な値を示した。
それに対して、ガラス粉末の量が７０質量％よりも多い試料Ｎｏ．８では、ガラスの軟化流動が著しく焼結体の原型を保つことができず、評価不可能な試料しか得ることができなかった。
また、ガラス粉末の量が４０質量％よりも少ない試料Ｎｏ．７は、１０００℃以下の焼成にて緻密な焼結体を得ることができなかった。
また、フィラー粉末として、ＺｒＯ２、ＴｉＯ２を用いた試料Ｎｏ．３３〜３６は、いずれも熱膨張係数が６×１０−６／℃よりも高くなった。
さらに、ガラス粉末Ｆ、Ｇを用いた試料Ｎｏ．３７〜４０では、いずれの試料も、熱膨張係数が７×１０−６／℃よりも高くなった。
（参考例２）
参考例１の試料Ｎｏ．１〜３、Ｎｏ．９〜１１、Ｎｏ．１６〜１８、Ｎｏ．２３〜２５、Ｎｏ．３０〜３２の原料粉末に対して、アクリル系樹脂バインダーと可塑剤とトルエンを添加、混合し、ドクターブレード法によって厚み２５０μｍのグリーンシートを作製した。
次に、該グリーンシートの所定位置にビアホールを形成し、銅を主成分とする導体ペーストを充填した後、スクリーン印刷法により前記導体ペーストを用いてグリーンシート表面に配線層を形成した。
そして、前記配線層を形成したグリーンシートを位置合わせしながら４枚積層、熱圧着した。
この積層体を水蒸気含有窒素中、７５０℃で脱バインダー処理した後、２００℃／時間で昇温し、窒素中、９００℃〜９５０℃で１時間焼成して銅を主成分とする配線層を具備する多層配線基板を作製した。
得られた配線基板について、配線層の導通を確認したところ、断線等がなく、低抵抗で良好な導通特性を示した。
（参考例３）
さらに、上記グリーンシートの表面に、銅を主体とした導体ペーストをスクリーン印刷法にて、パッケージＡの表面には、０．１２ｍｍφのパッドをマトリックス状に配設したフリップチップパッドを形成し、裏面には１ｍｍφのパッドをマトリックス状に配設したボールパッドを形成した。
焼成後の形状が３０ｍｍ□、厚み１．５ｍｍとなるようにグリーンシートを積層、切断後、表２に示す条件にて焼成した。
得られた配線基板にＮｉ−Ａｕメッキを施した後、上記パッド上に共晶半田ペーストを印刷し、１．２ｍｍφの高温半田ボールを位置合わせして載置し、リフロー処理を行うことにより、高温半田ボールを搭載したパッケージＡを２０個作製した。
上記サンプルを、三次元測定器を用いて基板反りとパッドの外周トータルピッチを測定することで、寸法精度を評価した。
ここで、反りが±１００μｍ以下のものを合格（ＯＫ）とし、寸法精度として、収縮率の誤差の３σが±０．５％以下のものを合格（ＯＫ）とした。
次に、シリコンを主体とする４０〜４００℃における熱膨張係数が３×１０−６／℃の半導体素子５をパッケージＡの表面に、半田ボールを位置合わせして載置し、リフロー処理を行った後、エポキシ樹脂からなるアンダーフィル剤を半導体素子とパッケージＡとの間隙に注入し、硬化させることにより半導体素子をフリップチップ実装した。
さらに、パッケージＡと同様の配線パターンを形成した熱膨張係数が１６×１０−６／℃のプリント配線基板Ｂを用意し、その上にパッケージＡを位置合わせして載置し、再度リフロー処理を行うことによりパッケージＡをプリント配線基板Ｂ上に実装した二次実装サンプルをそれぞれ２０個作製した。
上記二次実装サンプルを、０〜１００℃の温度範囲で温度サイクル試験を行い、１００サイクル終了毎に一次実装側、二次実装側の双方に関して抵抗値を測定し、断線の有無を確認し、断線したサイクル数を表２に示した。
ここで、１０００サイクルまで断線のなきものを合格（ＯＫ）とした。
さらに、比較例として熱膨張係数が４．７×１０−６／℃、ヤング率が３１０ＧＰａのＡｌＮセラミックスを絶縁基板とし、タングステンによって配線層、ビア導体を形成し、１６００℃で同時焼成してパッケージを作製し、同様の温度サイクル試験を行った。
表２の結果から明らかなように、熱膨張係数が６×１０−６／℃以下、ヤング率が１００ＧＰａ以下の試料Ｎｏ．１〜３、Ｎｏ．９〜１１、Ｎｏ．１６〜１８、Ｎｏ．２３〜２５、Ｎｏ．３０〜３２では、一次実装、および二次実装の双方において１０００サイクルの温度サイクル試験において断線が見られず、高い実装信頼性を示すことが確認できる。
また、反り、寸法精度の評価において、良好な結果が得られた。
一方、熱膨張係数が６×１０−６／℃よりも大きく、ヤング率が１００ＧＰａをこえる試料３３〜４０においては、温度サイクル試験において、半導体素子と絶縁基板間の熱膨張係数のミスマッチが大きく、いずれの試料も１０００サイクルよりも短いサイクル数にて断線が生じ、一次実装信頼性が確保できなかった。
また、反り、寸法精度の評価では、荷重焼成を行ってもなお、著しい基板反りと寸法ばらつきが認められた。
また、熱膨張係数が４．７×１０−６／℃と低いものの、ヤング率が３１０ＧＰａと高い値を示すＡｌＮを用いた試料Ｎｏ．４１においては、温度サイクル試験の結果、一次実装側は１０００サイクルにて断線が見られないものの、ヤング率が高く熱応力の緩和効果が不充分なため、二次実装側で１０００サイクルよりも短いサイクル数にて断線が生じ、実装信頼性が確保できなかった。
また、反り、寸法精度の評価でも、著しい基板反りと寸法ばらつきが認められた。
本発明の配線基板を用いたＢＧＡ型の半導体素子収納用パッケージをプリント配線基板上に実装した一例を説明するための概略断面図である。
Ａ 素子収納用パッケージ
Ｂ プリント配線基板
１ 絶縁基板
２ 配線層
３ ビアホール導体
４ 接続用電極
５ 素子
６ バンプ
７ アンダーフィル材
８ 高温半田ボール
９ 共晶半田

Claims (7)

  1. ＳｉＯ２４０〜６５質量％、Ｂ２Ｏ３５〜２０質量％、Ａｌ２Ｏ３１０〜２０質量％、およびアルカリ土類金属酸化物の少なくとも１種をその合量で１０〜４５質量％含有し、ＳｎＯ２および希土類酸化物の含有量が１０質量％以下であり、ＺｎＯおよびＺｒＯ２を含まない非晶質ガラス粉末４０〜７０質量％と、フィラー粉末３０〜６０質量％とを含有し、
    該フィラー粉末は、コーディエライトの粉末と、Ａｌ２Ｏ３、ＳｉＯ２（クォーツ、クリストバライト）、Ｃａ２ＭｇＳｉ２Ｏ７、Ｓｒ２ＭｇＳｉ２Ｏ７、Ｂａ２ＭｇＳｉ２Ｏ７、ＭｇＳｉＯ３、Ｍｇ２ＳｉＯ４、Ｚｎ２ＳｉＯ４、Ｚｎ２ＺｒＯ４、ＣａＭｇＳｉ２Ｏ６、Ｚｎ２Ａｌ４Ｓｉ５Ｏ１８、ＣａＳｉＯ３、ＳｒＳｉＯ３、およびＢａＳｉＯ３よりなる群から選ばれる少なくとも１種の他のフィラー粉末とを含み、該他のフィラー粉末の含有量が、１５質量％以下であることを特徴とするガラスセラミック組成物。
  2. 前記非晶質ガラス粉末中のアルカリ金属酸化物〔Ａ２Ｏ（Ａ：アルカリ金属）〕及びＰｂＯの量が、夫々０．１質量％以下であることを特徴とする請求項１に記載のガラスセラミック組成物。
  3. 請求項１または２に記載のガラスセラミック組成物を焼成して得られることを特徴とするガラスセラミック焼結体。
  4. 前記ガラスセラミック焼結体の４０〜４００℃における熱膨張係数が６×１０−６／℃以下、誘電率が７以下、ヤング率が１００ＧＰａ以下である、ことを特徴とする請求項３に記載のガラスセラミック焼結体。
  5. 絶縁基板の表裏面および内部に、銅、銀、金の少なくとも１種を含有する配線層を配設してなる配線基板において、前記絶縁基板が、請求項３または４に記載のガラスセラミック焼結体からなることを特徴とする配線基板。
  6. 前記配線基板の表面に、シリコンを主体とする半導体素子を配置してなることを特徴とする請求項５に記載の配線基板。
  7. 請求項５または６に記載の配線基板を、有機樹脂を含有する絶縁基板を具備するプリント配線基板の表面に実装してなることを特徴とする配線基板の実装構造。
JP2005053494A 2005-02-28 2005-02-28 ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造 Active JP5383962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005053494A JP5383962B2 (ja) 2005-02-28 2005-02-28 ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005053494A JP5383962B2 (ja) 2005-02-28 2005-02-28 ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012086972A Division JP2012167008A (ja) 2012-04-06 2012-04-06 ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造

Publications (2)

Publication Number Publication Date
JP2006232645A JP2006232645A (ja) 2006-09-07
JP5383962B2 true JP5383962B2 (ja) 2014-01-08

Family

ID=37040708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005053494A Active JP5383962B2 (ja) 2005-02-28 2005-02-28 ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造

Country Status (1)

Country Link
JP (1) JP5383962B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193456B2 (en) 2008-06-30 2012-06-05 Ngk Spark Plug Co., Ltd. Electrical inspection substrate unit and manufacturing method therefore
WO2012036219A1 (ja) * 2010-09-17 2012-03-22 旭硝子株式会社 発光素子用基板および発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598872B2 (ja) * 1993-08-11 1997-04-09 松下電器産業株式会社 ガラスセラミックス多層基板
JP2004231453A (ja) * 2003-01-29 2004-08-19 Kyocera Corp ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP4748701B2 (ja) * 2003-04-28 2011-08-17 日本特殊陶業株式会社 低温焼成磁器組成物、およびそれを用いた配線基板

Also Published As

Publication number Publication date
JP2006232645A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP2012167008A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP5383962B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
JP2002290043A (ja) セラミック配線基板の製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2007119288A (ja) ガラスセラミック焼結体およびその製造方法並びに配線基板
JP2002050869A (ja) 多層配線基板の製造方法
JP2004143010A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2004168557A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP3699571B2 (ja) 配線基板およびその実装構造
JP4383113B2 (ja) 積層型配線基板の製造方法
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP3347583B2 (ja) 配線基板の実装構造
JP2002198646A (ja) 多層配線基板の製造方法
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP3740225B2 (ja) 配線基板の実装構造
JP2001015930A (ja) 多層配線基板およびその製造方法
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3450998B2 (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5383962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150