JP2010098049A - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2010098049A
JP2010098049A JP2008266318A JP2008266318A JP2010098049A JP 2010098049 A JP2010098049 A JP 2010098049A JP 2008266318 A JP2008266318 A JP 2008266318A JP 2008266318 A JP2008266318 A JP 2008266318A JP 2010098049 A JP2010098049 A JP 2010098049A
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
thermal expansion
mullite
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008266318A
Other languages
English (en)
Other versions
JP5368053B2 (ja
Inventor
Hideki Nishiwaki
英樹 西脇
Tatsuya Kato
達哉 加藤
Hiroyuki Takahashi
裕之 高橋
Shigeru Taga
茂 多賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008266318A priority Critical patent/JP5368053B2/ja
Publication of JP2010098049A publication Critical patent/JP2010098049A/ja
Application granted granted Critical
Publication of JP5368053B2 publication Critical patent/JP5368053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ウェハー上のパッドとの接続に関して十分な寸法精度を有し、なおかつ、焼成時に焼成セッターとの融着を防止できる多層セラミック基板及びその製造方法を提供すること。
【解決手段】ムライトを主結晶とするセラミックを有する多層セラミック基板1であって、ムライトの含有量が、前記セラミック成分の93〜99質量%であり、且つ、ムライト以外の成分として、Mg及びYの少なくとも1種を含むとともに、多層セラミック基板の内部に、導電層の成分として、W及びMoの少なくとも1種を含む。更に、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiの熱膨張係数α2とが、0ppm<α1−α2≦2.5ppmの関係を有する。
【選択図】図1

Description

本発明は、例えば、表層にシリコンウェハーの電気検査用の接続端子を高精度で実装可能で、しかも、広範囲な温度域(−50〜150℃)での検査においても、回路が形成されたシリコンウェハーの寸法の伸びや収縮に対して、同様な挙動を取ることが可能な多層セラミック基板及びその製造方法に関するものである。
近年、IC検査として、Siウェハー単位で検査を行う要求が多くなっており、特に、Siウェハーの大型化が進む現在では、φ300mm(12inch)のウェハー対応が必要となっている。
また、これらのウェハーを検査するに当たっては、測定治具にICとコンタクトするような接続端子を形成する必要があり、この接続端子は繰り返し接触するために、強度が必要となる。
更に、最近では、ウェハーの電気検査を行う際に、ウェハー状態で合格品として保証されているKGD(Known Good Die)の必要性が言われている。
このKGDを得る工程として、ウェハー状態で、バーンイン検査(熱及び電気的負荷をかけての選別試験)を行うことが必須となってくる。
しかし、現在使用されているウェハーの電気検査治具(ウェハー検査用治具)では、その熱膨張係数がウェハーとは大きく異なることから、温度が異なった条件で検査を行おうとすると、その温度での熱膨張により、ウェハー検査用治具とウェハーとの間で寸法の乖離が生じ、ウェハー上のパッドにウェハー検査用治具の接続端子が接触できないといった状態が発生する。
そのため、ウェハーとウェハー検査用治具(特にそのウェハー検査用治具の基板)では、それぞれの熱膨張係数のある程度の調整(合わせ込み)が重要となる。
このウェハーとウェハー検査用治具の基板との熱膨張係数を合わせ込む技術として、下記引用文献1〜5に記載の技術が開示されている。
特開昭55−139709号公報 特開平6−316463号公報 特開平1−13599号公報 特開平5−178658号公報 特開平4−243982号公報
しかしながら、いずれの引用文献にも、検査範囲等の広い温度範囲において、ウェハーとウェハー検査用治具の基板との熱膨張係数を精度良く合わせ込むことは検討されていない。
それだけではなく、特に、ウェハー検査用の多層セラミック基板を製造する場合には、焼成の際に多量の液相が生成することにより、多層セラミック基板が焼成セッターと融着するという問題があった。
本発明は、上述した課題を解決するためになされたものであり、例えば温度差が大きな試験等の場合でも、ウェハー上のパッドと基板上に形成された接続端子とが接続不良無く接続できるとともに、焼成時に焼成セッターとの融着を防止できる多層セラミック基板及びその製造方法を提供することを目的とする。
(1)請求項1の発明は、ムライト(3Al23・2SiO2)を主結晶とするセラミックを有する多層セラミック基板であって、前記ムライトの含有量が、前記セラミック成分の93〜99質量%であり、且つ、前記ムライト以外の成分として、Mg及びYの少なくとも1種を含むとともに、前記多層セラミック基板の内部に、導電層の成分として、W及びMoの少なくとも1種を含み、更に、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiの熱膨張係数α2とが、0ppm<α1−α2≦2.5ppmの関係を有することを特徴とする。
本発明では、低熱膨張材であるムライトを主結晶とし、更にムライト以外に、Mg及び/又はYを含有させることにより(Mg及びYは酸化物として存在する)、−50〜150℃の平均熱膨張係数を3.0〜4.0ppm/℃の範囲とし、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiウェハーの熱膨張係数α2とを、0ppm<α1−α2≦2.5ppmの関係に設定している。
なお、Mgの酸化物であるマグネシア(MgO)やYの酸化物であるイットリア(Y23)の含有量が多いと多層セラミック基板の熱膨張係数が増加するので、これらの含有量を調整することにより、多層セラミック基板の熱膨張係数を調整することができる。
ここで、熱膨張係数の範囲を前記の様に設定した理由を説明する。
例えばウェハーの電気検査においては、通常、−50〜150℃の温度範囲にて検査が行われるが、この温度範囲にて例えばウェハーとウェハーの電気検査用治具(ウェハー検査用治具)の基板の熱膨張係数の差が小さいことが望ましい。
特に、バーンイン検査においては、ウェハーのみが加熱され、その輻射熱によってウェハー検査用治具が熱せられることから、必然的にウェハーの方がウェハー検査用治具より高温となる。そのため、ウェハー検査用治具をウェハーと同じ熱膨張係数とした場合には、ウェハー検査治具とウェハーの収縮又は膨張の挙動が合わなくなることから、ウェハー検査治具に実装される基板には、所定の上限の範囲内でウェハーよりも大きな熱膨張係数を持つ必要がある。
具体的には、最も低い温度である−50℃においては、この多層セラミック基板の熱膨張係数の範囲が、0ppm<α1−α2≦1.5ppmであり、最も高い温度である150℃においては、この範囲が、0.5ppm≦α1−α2≦2.5ppmである。特に、高温時(150℃)に、α1がα2より2.5ppmより大きくなると、ウェハーと検査用治具に温度差があるとは言え、ウェハーと検査用治具との熱膨張挙動に乖離が生じ、バッド上へ接続端子を当てることができる寸法より逸脱するので、この様に設定している。なお、低温時(−50℃)についても、同様なことが言える。
ここで、本発明の範囲をグラフで示すと、例えば図1のようになる。本発明の範囲は、グレーで示す範囲であり、斜線の範囲はより好ましい範囲である。なお、斜線の範囲は、(温度[℃]、熱膨張係数の差[α1−α2])で示される各座標A(−50、0)、B(−50、1.5)、C(150、2.5)、D(150、0.5)で囲まれる範囲である。また、同図において、本発明相当品とは本発明の範囲内の1例であり、従来品とは本発明の範囲外の1例である。更に、各温度における熱膨張係数とは、図2に示す様に、温度変化による寸法変化率の各温度における傾き、即ち各温度での接線の傾きを計算したもの(瞬時熱膨張係数)である。なお、同図の試験片とは、多層セラミック基板(縦20mm×横4mm×厚み3mm)ないしはSiウェハーのロッドの一部(縦20mm×横4.5mm×厚み4.5mm)である。
従って、本発明の多層セラミック基板を、ウェハーの電気検査用治具(ウェハー検査用治具)の基板として用いた場合には、ウェハーのパッドとの電気的接続の観点からも十分な寸法精度を有し、なおかつ、検査等の際に温度を変更した場合でも、ウェハーのパッドと基板上に形成された接続端子とが、電気的接続不良無く接続することが可能である。
また、本発明では、ムライトの含有量が93質量%を下回ると、ムライト以外の添加物(焼結助剤等)であるMgやYの添加量が多くなり、その結果、焼成時に生成される液相成分が多くなり、焼成セッターとの融着を招く。なお、液相量が多い場合には、含まれる組成によっては、接続端子形成時に使用される薬液(例えばフッ化水素酸)への耐薬品性が低下する。一方、ムライトの含有量が99質量%を上回ると、添加物が不足するので、十分に液相が生成されず、セラミック基板の焼結が不十分になる。よって、本発明の範囲が好適である。
なお、ムライトと他の成分とを区別する測定方法としては、内標準法を用いたX線回折法による定量方法を採用できる。この内標準法を用いたX線回折法による定量方法では、各結晶相の含有量は各結晶相の回折X線のピーク強度の比から算出できる。即ちX線のピークが強いほど、その結晶相が多く含まれていると言える。なお、内標準物質には、できる限り結晶性の高い物質(例えばSi)を使用する。
更に、内部に導体層を有する多層セラミック基板を同時焼成する際には、WやMoの導体層となるメタライズペーストと、セラミック成分との焼成温度を合わせる必要がある。本発明で使用するWやMoは高融点金属であるが、セラミック成分にMgやYを焼結助剤として添加することにより、WやMoのメタライズペーストとセラミック成分との焼成温度を合わせることができ、緻密で好適な焼成体を得ることができる。
(2)請求項2の発明は、前記セラミックに含まれるMgの含有量が、酸化物に換算して1.0〜5.0質量%であることを特徴とする。
Mgの酸化物(MgO)換算した含有量が、1.0質量%を下回ると、緻密化温度が高温化する。一方、5.0質量%を上回ると、液相の生成量が過剰となり、焼成セッターとの融着を生じたり、例えばフッ化水素酸等の薬品に対する耐薬品性が低下する。よって、本発明の範囲が好適である。
(3)請求項3の発明は、前記セラミックに含まれるYの含有量が、酸化物に換算して2.0〜7.0質量%であることを特徴とする。
Yの酸化物(Y23)換算した含有量が、2.0質量%を下回ると、緻密化温度が高温化する。一方、7.0質量%を上回ると、液相の生成量が過剰となり、焼成セッターとの融着を生じたり、例えばフッ化水素酸等の薬品に対する耐薬品性が低下する。よって、本発明の範囲が好適である。
(4)請求項4の発明は、前記多層セラミック基板を、60℃の3%フッ化水素酸に20分間浸漬した際のセラミックの重量減少率が、10g/m2以下である特性を有することを特徴とする。
本発明は、多層セラミック基板の耐薬品性の好ましい範囲を示したものである。
つまり、ウェハー検査用治具の接続端子を形成する際に、MEMS(マイクロエレクトロメカニカルシステム)等の技術を使用する場合、耐薬品性が重用視されるが、本発明の範囲の耐薬品性を有していれば、接続端子を形成する工程で、特定の薬液(例えばフッ化水素酸)が使用された場合でも、多層セラミック基板の浸食を防止して、接続端子等の接合部などの強度低下を抑制することができる。
(5)請求項5の発明は、前記請求項1〜4のいずれかに記載の多層セラミック基板は、シリコンウェハーの電気検査用治具に用いられるものであることを特徴とする。
本発明は、多層セラミック基板の用途を例示したものである。
この電気検査用治具は、表層にシリコンウェハーの電気検査用の接続端子を高精度で実装可能であり、しかも、バーンインテストのような広範囲の温度領域で行う検査においても、回路が形成されたシリコンウェハーの寸法の伸び縮みに対して、同様な挙動を取ることが可能である。
(6)請求項6の発明は、前記請求項1〜5のいずれかに記載の多層セラミック基板を製造する方法であって、セラミック材料として、ムライトを主成分とし、Mg及びYの少なくとも1種を含む材料を用いて、グリーンシートを形成する工程と、前記グリーンシートに、W及びMoの少なくとも1種を含む材料を用いて、導体を形成する工程と、前記導体を形成したグリーンシートを、所定枚積層してグリーンシート積層体を形成する工程と、前記グリーンシート積層体に対して、脱脂及び焼成を行って、焼成体を形成する工程と、前記焼成体の表面を研磨する工程と、前記焼成体の研磨後の表面に、表面導体を形成する工程と、を有することを特徴とする。
本発明の製造方法により、上述した多層セラミック基板を容易に製造することができる。
この様にして製造された多層セラミック基板を、ウェハーの電気検査用治具(ウェハー検査用治具)の基板として用いた場合には、検査等の際に温度を変更したときでも、ウェハーのパッドと基板上に形成された接続端子とが、電気的接続不良無く接続することが可能である。
ここで、前記焼成際の焼成温度としては、1400〜1600℃が挙げられる。これは、1400℃より低い温度で焼成すると、基板と導体との同時焼成が困難となるからであり、1600℃より高い温度で焼成すると、粒成長を促進することにより、焼成体内のボイドが大きくなり、セラミック強度低下を招くからである。
以下、本発明の実施形態を、図面を参照しながら説明する。
[実施形態]
a)まず、本実施形態の多層セラミック基板を、図3及び図4に基づいて説明する。
図3に示す様に、本実施形態の多層セラミック基板1は、ムライトを主結晶とし、残部にMg及び/又はY(従ってMgO及び/又はY23)含むセラミック層3が板厚方向に複数積層された構造を有する、例えば厚さ5mm×縦300mm×横300mmの直方体の焼結体である。
前記セラミック層3は、ムライトの含有量が、セラミック成分の93〜99質量%、Mgの含有量が、酸化物に換算してセラミック成分の1.0〜5.0質量%、Yの含有量が、酸化物に換算してセラミック成分の2.0〜7.0質量%である。
また、セラミック層3は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiウェハーの熱膨張係数α2とが、0ppm<α1−α2≦2.5ppmである特性を有している。
また、多層セラミック基板1の表面には、導電性の電極5が形成され、多層セラミック基板1の内部(詳しくは各セラミック層3の境界部分)には、内部配線層7が形成されている。更に、多層セラミック基板1の表面の電極5と裏面の電極5とを、内部配線層7を介して電気的に接続するように、基板の厚み方向に伸びる層間接続導体(ビア)9が形成されている。
従って、図4に示す様に、多層セラミック基板1の表面には、多数の電極5が露出している。
なお、電極5を構成する導体(表面導体)としては、Ti、Cr、Mo、Cu、Ni、Au、及びそれらを組み合わせた物を採用でき、内部配線層7やビア9を構成する導体(内部導体)としては、セラミックの焼成の際に同時焼成可能な、W及び/又はMoからなる導体が使用できる。
また、図5に示す様に、上述した構成の多層セラミック基板1の電極5には、導電性のプローブ11が接続されてIC検査用基板13が構成される。
このIC検査用基板13は、例えばφ300mm(12inch)のSiウェハー15に対応したものであり、(各ICを切り出す前の)Siウェハー15におけるICの端子17にプローブ11が接触することにより、一度に多数のICの検査を行うことが可能である。
b)次に、本実施形態の多層セラミック基板1の製造方法を、図6及び図7に基づいて詳細に説明する。尚、前記図6及び図7では、基板形状を簡略化してあるので、図3とはビア9の配置など多少異なる。
(1)まず、セラミック原料粉末として、平均粒径2μm、比表面積3.0m2/gのムライト(3Al23・2SiO2)粉末を用意するとともに、添加物として、平均粒径7μm、比表面積30m2/gのMgCO3粉末と、平均粒径1μm、比表面積12m2/gのY23粉末を用意した。
更に、シート成形時のバインダー成分及び可塑剤成分として、ブチラール樹脂及びDOP(ジ・オクチル・フタレート)を用意した。
そして、アルミナ製のポットに、ムライト粉末とMgCO3粉末とを、ムライト粉末99重量部に対してMgCO3粉末2.5重量部(酸化物に換算して1重量部)、更に、ムライト粉末97重量部に対してY23粉末3重量部を、総量1kgとなるように投入するとともに、ブチラール樹脂を120g投入した。
更に、適当なスラリー粘度とシート強度を持たせるのに必要な量の溶剤(MEK:メチルエチルケトン)と可塑剤(DOP)を上記ポットに入れ、5時間混合することにより、セラミックスラリーを得た。
得られたセラミックスラリーを用いて、ドクターブレード法により、図6(a)に示す様に、厚み0.15mmの(各セラミック層3用の)グリーンシート21を作製した。
(2)次に、図6(b)に示す様に、前記グリーンシート21に、パンチによって、直径0.12mmのビアホール25を形成した。
(3)次に、図6(c)に示す様に、ビアホール25に、例えばW系ペーストを充填し、(ビア9となる)充填部27を形成した。
(4)また、図6(d)に示す様に、グリーンシート21の表面の必要な箇所に、W系ペーストを用いて、印刷によって(内部配線層7となる)導電パターン29を形成した。
(5)次に、図6(e)に示す様に、上述した様にして製造した各グリーンシート21を、順次積層してグリーンシート積層体31を形成を形成した。
(6)次に、図7(a)に示す様に、グリーンシート積層体31を、H2を50体積%含むN2雰囲気にて、1550℃で2時間焼成(脱脂焼成)し、焼結体33を得た。
(7)次に、図7(b)に示す様に、焼結体33の両外側表面を、アルミナ質砥粒を用いたラップ研磨により研磨した。
(8)次に、図7(c)に示す様に、研磨した焼結体33の表面のビア9に対応する位置に、表面導体として例えばTi薄膜をスパッタ法により形成した後に、Cu、Ni、Auメッキにより、電極5を形成し、多層セラミック基板1を完成した。
c)この様に、本実施形態の多層セラミック基板1は、ムライトが93〜99質量%、酸化物換算したMgが1.0〜5.0質量%、酸化物換算したYが2.0〜7.0質量%である。
従って、後述する実験例からも明らかな様に、この多層セラミック基板1は、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃であり、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiウェハーの熱膨張係数α2とが、0<α1−α2≦2.5ppmである。また、高い相対密度を有し、耐薬品性が高く、焼成時のセッターへの融着も見られないという顕著な効果を奏する。
よって、この多層セラミック基板1を、ウェハー検査用治具13の基板として用いた場合に好適である。具体的には、ウェハー15のパッド17との電気的接続の観点からも十分な寸法精度を有し、なおかつ、検査等の際に温度を変更した場合でも、ウェハー15のパッド17と基板1上に形成されたプローブ11とが、電気的接続不良無く接続することが可能である。
<実験例>
次に、本発明の効果を確認するために行った実験例について説明する。
本実験例では、下記表1に示す材料を使用して、下記の条件にて、焼結体の相対密度、平均熱膨張係数、−50℃、30℃、150℃における(α1−α2)、酸浸漬後の重量減少、焼成セッターとの融着の有無を調べた。その結果を、下記表2に記す。
a)熱膨張係数
前記実施形態と同様なムライト粉末とMgCO3粉末とY23粉末とを、下記表1の組成となる割合で使用し、実験に使用する試料を作製した。
具体的には、アルミナ製のポットに、ムライト粉末とMgCO3粉末とY23粉末とを、所定の割合(焼成後に下記表1の組成となる割合)で混合し、総量100gとなるように秤量して投入した。これらをエタノール150gとともに混合した後、ポット外に排出し、エタノール分を乾燥させ除去した。
なお、比較例では、平均粒径2.0μm、比表面積2.1m2/gのAl23粉末と、平均粒径2.1μm、比表面積12.6m2/gのSiO2粉末を用いた。
その後、得られたムライト粉末と添加物に、アクリル系バインダー4gとアセトン100gを加え、乳鉢中でアセトンを蒸発させ、よく混合して乾燥させて試料粉末とした。
次に、この試料粉末を金型に入れ、3mm×3mm×20mmの棒状の試験片とし、この試験片に5Mpaの圧力を加えて成形体とした。この成形体を、大気にて1550℃で2時間焼成して、熱膨張係数を評価する試料とした。
そして、前記各試料に対して、熱機械分析装置(TMA)により、−60〜200℃までの寸法変動率を測定し、測定中の伸び及び測定温度をサンプリングして調べた。具体的には、サンプリングを1.0秒ごとに行って、その測定値をグラフ化(縦軸(伸び)、横軸(温度))し、サンプリング前後での傾きから熱膨張係数(α1)を求めた。また、平均熱膨張係数は、−50〜150℃におけるグラフの傾きから求めた。その結果を下記表2に記す。
b)−50℃、30℃、150℃における熱膨張係数の差(α1−α2)
Siウェハーのロッドの一部を用い、前記a)の熱膨張係数(α1)の測定と同様にして、−50℃、30℃、150℃時点の熱膨張係数(α2)を求めた。そして、α1−α2を算出した。その結果を下記表2に記す。
なお、Siウェハーのロッドの一部として、縦20mm×横4.5mm×厚み4.5mmの試料を用いた。
c)相対密度(焼成後の焼結性)
前記a)と同様にして作製した試料を用い、この試料の焼成後の比重を、アルキメデス法により測定し、理論比重から相対比重を計算した。その結果を下記表2に記す。
d)酸浸漬後の重量減少
前記a)と同様な試料粉末を、直径19mmの円柱状金型に入れ、5Mpaの圧力を加えてプレス成形体を得た。この成形体を、大気中で1550℃にて2時間焼成し、焼成体の試料を得た。
この試料を、60℃の3%フッ化水素中に20分浸漬し、浸漬前後の重量減少量を測定した。この重量減少量(g)を試料の表面積(m2)で除することにより、単位面積当たりの重量減少量(g/m2)を求めた。その結果を下記表2に記す。
e)焼成セッターとの融着
前記a)と同様にして試料を作製する際に、試料を載置する焼成セッターとの融着の有無を調べた。その結果を、下記表2に記す。なお、○が融着無しを示し、×が融着有りを示す。
Figure 2010098049
Figure 2010098049
なお、この表2では、請求項1〜4の1つでも条件を満たしていないものを、比較例とした。
前記表2から明かな様に、本発明の範囲の実施例1〜8では、ムライトは93〜99質量%であり、且つ、酸化物換算したMgは1.0〜5.0質量%、酸化物換算したYは2.0〜7.0質量%であるので、作製したセラミック基板等では、平均熱膨張係数が3.0〜4.0ppm、各温度でのセラミック基板とシリコンの熱膨張係数差が、0<α1−α2≦2.5ppmである。また、相対密度が92%以上と高く、フッ化水素酸に浸漬することによる浸漬前後の重量減少率は4.0g/m2以下に抑えられ、焼成時のセッターへの融着も見られなかった。
これに対して、比較例1では、ムライトの含有量が過大で焼結助剤が無いので、セラミックが十分に緻密化せず、好ましくない。比較例2、3では、ムライトの含有量が過少で、Mg又はYの添加量が過大であるので、耐薬品性が低く、セッターに融着があるので好ましくない。比較例4、5では、ムライトの含有量が過少で、セッターに融着があるので好ましくない。比較例6、7では、Mg又はYを含まないので、セラミックが十分に緻密化せず、好ましくない。
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
本発明の熱膨張係数の範囲を示す説明図である。 本発明の各温度における熱膨張係数の定義を説明するための説明図である。 実施形態の多層セラミック基板の基板表面の一部を示す平面図である。 実施形態の多層セラミック基板を示す断面図である。 実施形態の多層セラミック基板の基板表面の一部を示す平面図である。 IC検査用基板の使用方法を示す説明図である。 実施形態の多層セラミック基板の製造方法を示す説明図である。
符号の説明
1…多層セラミック基板
3…セラミック層
5…電極
7…内部導電層
9…ビア
13…IC検査用基板
21…グリーンシート
31…グリーンシート積層体
33…焼成体

Claims (6)

  1. ムライトを主結晶とするセラミックを有する多層セラミック基板であって、
    前記ムライトの含有量が、前記セラミック成分の93〜99質量%であり、
    且つ、前記ムライト以外の成分として、Mg及びYの少なくとも1種を含むとともに、 前記多層セラミック基板の内部に、導電層の成分として、W及びMoの少なくとも1種を含み、
    更に、−50〜150℃の平均熱膨張係数が3.0〜4.0ppm/℃で、且つ、−50〜150℃における各温度の熱膨張係数α1と、同じ温度でのSiの熱膨張係数α2とが、0ppm<α1−α2≦2.5ppmの関係を有することを特徴とする多層セラミック基板。
  2. 前記セラミックに含まれるMgの含有量が、酸化物に換算して1.0〜5.0質量%であることを特徴とする請求項1に記載の多層セラミック基板。
  3. 前記セラミックに含まれるYの含有量が、酸化物に換算して2.0〜7.0質量%であることを特徴とする請求項1又は2に記載の多層セラミック基板。
  4. 前記多層セラミック基板を、60℃の3%フッ化水素酸に20分間浸漬した際のセラミックの重量減少率が、10g/m2以下である特性を有することを特徴とする請求項1〜3のいずれかに記載の多層セラミック基板。
  5. 前記請求項1〜4のいずれかに記載の多層セラミック基板は、シリコンウェハーの電気検査用治具に用いられるものであることを特徴とする多層セラミック基板。
  6. 前記請求項1〜5のいずれかに記載の多層セラミック基板を製造する方法であって、
    セラミック材料として、ムライトを主成分とし、Mg及びYの少なくとも1種を含む材料を用いて、グリーンシートを形成する工程と、
    前記グリーンシートに、W及びMoの少なくとも1種を含む材料を用いて、導体を形成する工程と、
    前記導体を形成したグリーンシートを、所定枚積層してグリーンシート積層体を形成する工程と、
    前記グリーンシート積層体に対して、脱脂及び焼成を行って、焼成体を形成する工程と、
    前記焼成体の表面を研磨する工程と、
    前記焼成体の研磨後の表面に、表面導体を形成する工程と、
    を有することを特徴とする多層セラミック基板の製造方法。
JP2008266318A 2008-10-15 2008-10-15 多層セラミック基板及びその製造方法 Active JP5368053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008266318A JP5368053B2 (ja) 2008-10-15 2008-10-15 多層セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008266318A JP5368053B2 (ja) 2008-10-15 2008-10-15 多層セラミック基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010098049A true JP2010098049A (ja) 2010-04-30
JP5368053B2 JP5368053B2 (ja) 2013-12-18

Family

ID=42259542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008266318A Active JP5368053B2 (ja) 2008-10-15 2008-10-15 多層セラミック基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5368053B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138432A (ja) * 2010-12-25 2012-07-19 Kyocera Corp プローブカード用セラミック配線基板
JP2012151284A (ja) * 2011-01-19 2012-08-09 Kyocera Corp プローブカード用配線基板およびプローブカード
JPWO2016104251A1 (ja) * 2014-12-26 2017-10-05 日本碍子株式会社 セラミック素地及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55139709A (en) * 1979-04-18 1980-10-31 Fujitsu Ltd Method of fabricating mullite substrate
JPS58147191A (ja) * 1982-02-26 1983-09-01 富士通株式会社 低温動作素子の実装構造
JPS6423599A (en) * 1987-07-20 1989-01-26 Hitachi Ltd Multilayer circuit substrate of mullite ceramic material and semiconductor module
JPH098456A (ja) * 1995-06-23 1997-01-10 Hitachi Ltd 多層配線基板の製造方法
JP2004256346A (ja) * 2003-02-25 2004-09-16 Kyocera Corp ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2006284541A (ja) * 2005-04-05 2006-10-19 Kyocera Corp 測定用配線基板、プローブカード及び評価装置
WO2010027075A1 (ja) * 2008-09-05 2010-03-11 日本発條株式会社 配線基板およびプローブカード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55139709A (en) * 1979-04-18 1980-10-31 Fujitsu Ltd Method of fabricating mullite substrate
JPS58147191A (ja) * 1982-02-26 1983-09-01 富士通株式会社 低温動作素子の実装構造
JPS6423599A (en) * 1987-07-20 1989-01-26 Hitachi Ltd Multilayer circuit substrate of mullite ceramic material and semiconductor module
JPH098456A (ja) * 1995-06-23 1997-01-10 Hitachi Ltd 多層配線基板の製造方法
JP2004256346A (ja) * 2003-02-25 2004-09-16 Kyocera Corp ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2006284541A (ja) * 2005-04-05 2006-10-19 Kyocera Corp 測定用配線基板、プローブカード及び評価装置
WO2010027075A1 (ja) * 2008-09-05 2010-03-11 日本発條株式会社 配線基板およびプローブカード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138432A (ja) * 2010-12-25 2012-07-19 Kyocera Corp プローブカード用セラミック配線基板
JP2012151284A (ja) * 2011-01-19 2012-08-09 Kyocera Corp プローブカード用配線基板およびプローブカード
JPWO2016104251A1 (ja) * 2014-12-26 2017-10-05 日本碍子株式会社 セラミック素地及びその製造方法

Also Published As

Publication number Publication date
JP5368053B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
JP2010271296A (ja) 電気検査用基板及びその製造方法
US8735309B2 (en) Mullite-based sintered body, circuit board using same and probe card
JP5368052B2 (ja) 多層セラミック基板及びその製造方法
JPWO2009139354A1 (ja) セラミック基板、機能性セラミック基板、プローブカード及びセラミック基板の製造方法
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JP5368053B2 (ja) 多層セラミック基板及びその製造方法
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
JP5725845B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2012047579A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP4802039B2 (ja) セラミックス組成物及び積層セラミック回路装置
JP5511613B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5495774B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2011208980A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5840993B2 (ja) アルミナ質セラミックス、およびそれを用いた配線基板
JP5886529B2 (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP5455610B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5585649B2 (ja) 金属ベース基板およびその製造方法
JP5725715B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5004548B2 (ja) 低温焼成磁器およびその製造方法、ならびにそれを用いた配線基板
JP2006093003A (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP5634256B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP6151548B2 (ja) プローブカード用基板およびプローブカード
JP2012138432A (ja) プローブカード用セラミック配線基板
WO2023228888A1 (ja) 回路部品
JP5558160B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Ref document number: 5368053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250