JP6151548B2 - プローブカード用基板およびプローブカード - Google Patents

プローブカード用基板およびプローブカード Download PDF

Info

Publication number
JP6151548B2
JP6151548B2 JP2013089435A JP2013089435A JP6151548B2 JP 6151548 B2 JP6151548 B2 JP 6151548B2 JP 2013089435 A JP2013089435 A JP 2013089435A JP 2013089435 A JP2013089435 A JP 2013089435A JP 6151548 B2 JP6151548 B2 JP 6151548B2
Authority
JP
Japan
Prior art keywords
probe card
mullite
substrate
powder
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013089435A
Other languages
English (en)
Other versions
JP2014160050A (ja
Inventor
清孝 西澤
清孝 西澤
秀人 米倉
秀人 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013089435A priority Critical patent/JP6151548B2/ja
Publication of JP2014160050A publication Critical patent/JP2014160050A/ja
Application granted granted Critical
Publication of JP6151548B2 publication Critical patent/JP6151548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウェハの電気特性を測定するための微細な配線を備えたプローブカード用基板およびこれを用いたプローブカードに関するものである。
上記半導体素子の不良品を検出するものとして、半導体ウェハの状態のまま同時に多数の半導体素子の電気特性を一括して検査することができるプローブカードが知られている(例えば、特許文献1を参照)。
このプローブカードは、絶縁基体の主面および内部に微細な配線が形成されている配線基板と、この配線基板の表面に精度よく配置された複数のプローブピンと呼ばれる測定端子とを含んでおり、このプローブピンを多数の半導体素子の端子にあてて、電圧をかけたときの出力を測定して期待値と比較することで、多数の半導体素子の良否を一括して判定するものである。
このようなプローブカードにおいて、プローブカード用基板と半導体ウェハとの熱膨張係数の差を低減させるために、プローブカード用基板の絶縁基体としてムライト質焼結体を適用する試みが行われている(例えば、特許文献2を参照)。
特開平11−160356号公報 特開2012−73162号公報
プローブカード用基板は、焼成直後においては、ムライト質焼結体から成る基体の内部における複数の内部配線間の絶縁抵抗が良好であるが、プローブカード用基板の表面に設けられるプローブピンの先端高さを揃えるために、プローブカード用基板の表面を研摩するとプローブカード用基板の複数の内部配線間の絶縁抵抗が低下することがある、将来、複数の内部配線間の距離が小さくなった場合には、絶縁抵抗に関する課題が顕著となる可能性がある。
本発明の一つの態様によるプローブカード用基板は、複数のムライト粒子を主成分として含むムライト質焼結体からなる基体と、基体内に形成された複数の内部配線とを含んでいる。複数の内部配線の距離は、50〜250μmであり、複数のムライト粒子の平均粒径は、2.4〜3.0μmである。基体には最大粒径が15μm以下の粒径を持つ複数のチタン酸マンガン粒子をムライト質焼結体に対して1.1〜1.5質量%含んでいる。
本発明の他の態様によるプローブカードは、上記構成のプローブカード用基板と、プローブカード用基板に設けられたプローブ端子とを含んでいる。
本発明の一つの態様によるプローブカード用基板において、複数の内部配線の距離が50〜250μmであり、複数のムライト粒子の平均粒径が2.4〜3.0μmであり、基体には最大粒径が15μm以下の粒径を持つ複数のチタン酸マンガン粒子をムライト質焼結体に対して1.1〜1.5質量%含んでいることによって、複数の内部配線間の絶縁抵
抗に関して向上されている。すなわち、本発明の一つの態様によるプローブカード用基板は、今後、複数の内部配線の高密度化が進んで、複数の内部配線間の距離が50〜250μmとなった場合にも、複数の内部配線間の絶縁抵抗に関して十分な特性を確保することができる。
本発明の他の態様によるプローブカードは、上記構成のプローブカード用基板と、プローブカード用基板に設けられたプローブ端子とを含んでいることによって、半導体ウエハの電気特性の検査精度を向上させることができる。
(a)は本発明の実施形態におけるプローブカードを示す平面図であり、(b)は(a)に示されたプローブカードのA−A線における縦断面図である。 図1(b)に示されたプローブカードにおいて符号Bによって示された部分の拡大図である。 (a)は図2に示されたプローブカードの上面図であり、(b)は図2に示されたプローブカードにおいてC−C線によって示された位置の平面図であり、(c)は図2に示されたプローブカードの下面図である。 プローブカード用基板の基体におけるクラックを説明する模式断面図である。 プローブカード用基板の基体におけるチタン酸マンガン粒子を説明する模式断面図である。
本発明の例示的な実施形態について図面を参照して説明する。
本発明の実施形態におけるプローブカードは、プローブカード用基板3と、プローブカード用基板3上に設けられたプローブ端子5とを含んでいる。
図1〜図3に示されているように、プローブカード用基板3は、セラミック焼結体からなる基体1と、基体1の内部に設けられた内部配線2(内層パターン2aとビア導体2bとから成る)と、基体1の表面に形成された表面配線層4とを含んでいる。
基体1は、複数のセラミック絶縁層1aから成るもので、それぞれのセラミック絶縁層1aは、ムライトを主成分とするセラミック焼結体により形成されている。以下、ムライトを主成分とするセラミック焼結体のことをムライト質焼結体ともいう。
ここで、本実施形態のプローブカード用基板3では、基体1を構成するムライト質焼結体の主成分であるムライトは粒子状に存在している。
本実施形態においては、複数のムライト粒子の平均粒径は2.0〜3.0μmであることが望ましい。本実施形態のプローブカード用基板3は、このような構成であることによって、今後、複数の内部配線2の高密度化が進んで、複数の内部配線2の間の距離が50〜250μmとなった場合にも、1×10〜1×1011Ωという十分な絶縁抵抗を確保することができる。
図4に示されているように、プローブカード用基板3の表面を研摩する際に基体1にクラックは生じることがある。本実施形態のプローブカード用基板3においては、複数のムライト粒子の平均粒径が2.0μm以上であることによって、仮にクラックが入りかけたとしても、そのクラックの進行方向において、クラックの進行を妨げるようなムライト粒子の表面が現れる可能性が高く、複数の内部配線2の間の絶縁抵抗の低下にはつながりにくくなっている。なお、後述するように、表面配線層4の形成精度の観点から、複数のムライト粒子の平均粒径は、3.0μm以下であることが望ましい。
なお、本実施形態のプローブカード用基板3においては、複数のムライト粒子の平均粒径は、2.4〜3.0μmであると、複数の内部配線2の間の絶縁抵抗をさらに向上させることができる。
なお、複数のムライト粒子の平均粒径は、インターセプト法によって測定される。具体的にはプローブカード用基板3からムライト質焼結体の部分(基体1の一部)を切り出し、研磨し、エッチングした後にSEM写真を倍率500倍で撮影することで断面の組織の写真を得て、さらにその写真上に10本の直線を描き、各ムライト粒子を横切る直線部分の長さの平均値を算出してこれを平均粒径とした。
なお、絶縁基体1がムライト質焼結体であると、絶縁基体1の熱膨張係数(室温〜300℃)を3〜5×10−6/℃の範囲にできる。これにより、本実施形態のプローブカード用基板3は、熱負荷試験時において、プローブカード用基板3に設けられた測定端子とSiウェハの表面に形成された測定パッドとの位置ずれを低減でき、電気特性の検査に好適に使用できるものとなる。
次に、上記のプローブカード用基板3の製造方法について説明する。
まず、基体1を形成するために、ムライト(3Al・2SiO)粉末として、純度が99%以上、平均粒径が0.5〜2.5μmのものを用いる。ムライト粉末の平均粒径を0.5μm以上とすることでシート成形性を良好なものとし、2.5μm以下とすることで1420℃以下の温度での焼成によっても緻密化を促進させることが可能となる。
次に、ムライト粉末100質量部に対して、Mn粉末を2.0〜4.0質量部、TiO粉末を4.0〜8.0質量部およびMoO粉末を0.4〜2.1質量部添加する。この場合、添加剤として用いるMn粉末は平均粒径が0.5〜3μm、TiO粉末は0.5〜2μm、MoO粉末は0.5〜2μmであるものを用いるのがよい。
なお、Mn粉末、TiO粉末、MoO粉末の純度はともに99質量%以上であるものがよい。これにより、シート成形性を良好なものとし、Mn、Ti、Moの拡散を向上させ、1380℃〜1420℃の温度での焼結性を高めることができる。
プローブカード用基板3を製造する場合、ムライト粉末に対して、Mn粉末およびTiO粉末とともにMoO粉末を添加すると、ガラス相の染み出しを抑えられるため、異物付着による外観不良が生じ難くなる。MoO粉末とTiO粉末とを所定の割合にしたときには、得られる基体1の配線近傍の白化を抑制でき、これにより基体1と配線との色のコントラストを高めることができ、その結果、配線を検査するときの数値ばらつきを小さくすることが可能になる。
なお、Mn、Ti、Moは、上述した酸化物粉末以外に焼成によって酸化物を形成しうる炭酸塩、硝酸塩、酢酸塩等として添加しても良い。
さらに、ムライト質焼結体の緻密化と、基体1および内部配線2との同時焼結性を高めるという理由から、ムライト粉末100質量部に対して、Ca、Sr、BおよびCrの群から選ばれる1種以上の酸化物粉末(CaO粉末、SrO粉末、B粉末、Cr粉末)または焼成によって酸化物を形成しうる炭酸塩、硝酸塩、酢酸塩からなる粉末を、本実施形態のプローブカード用基板3の熱膨張係数を大きく変化させず、また耐薬品性を著しく劣化させない程度の割合で添加してもよい。
次に、この混合粉末に対して有機バインダ、溶媒を添加してボールミル等を用い十分に混合、分散させることでスラリーを作製した後、これをドクターブレード法、射出法などの成形方法によってグリーンシートを作製する。あるいは、混合粉末に有機バインダを添加し、プレス成形、圧延成形等の方法により所定の厚みのグリーンシートを作製する。なお、グリーンシートの厚みはたとえば50〜300μmとすることができるが、特に限定されない。
そして、適宜、このグリーンシートに対して、金型パンチング、マイクロドリル、レーザー等により直径50〜250μmの貫通孔を形成する。
このようにして作製されたグリーンシートに対して、銅(Cu)粉末とタングステン(W)粉末とを所定の比率(Cuが40〜60体積%、Wが40〜60体積%)となるように混合して導体ペーストを調製し、この導体ペーストを各グリーンシートの貫通孔内に充填しビアホール導体2bとなる導体を形成し、またスクリーン印刷、グラビア印刷などの方法により印刷塗布して内層パターン2aとなるパターンを形成する。
なお、この導体ペースト中には、基体1との密着性を高めるために、上記の金属粉末以外にアルミナ粉末あるいは基体1と同一組成物の混合粉末を添加してもよく、さらにはTi等の活性金属あるいはそれらの酸化物を導体ペースト全体に対して0.05〜2体積%の割合で添加してもよい。
なお、導体ペーストは、上記組成に限った組成である必要はなく、配線抵抗が小さくなる組成であれば構わない、また、配線抵抗や電気特性に影響の小さい部位については、部分的に組成を変えても構わない。例えば、ビアホール導体2bは一般的に内層パターン2aに比べて断面積が大きくなる傾向があるので、ビアホール導体2bや幅の広い内層パターン2aについては部分的にタングステン(W)、モリブデン(Mo)やその合金で形成しても構わない。
その後、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を非酸化性雰囲気(窒素雰囲気あるいは窒素と水素との混合雰囲気)中で焼成する。
ここで、この焼成中の最高温度を1380℃〜1420℃とするのがよい。焼成中の最高温度を1380℃〜1420℃とすると、この範囲の温度において保持時間を調整することにより、ムライト質焼結体を緻密化させることができるようになる。
また、本実施形態のプローブカード用基板3を構成する基体1であるムライト質焼結体では、少なくともMn、TiおよびMoを所定量含有させて焼成すると、ムライト粒子のネック成長が抑えられるためムライトの異常粒成長を抑制でき、ヤング率の高いムライト質焼結体を得ることができる。
図5に示されているように、Mn粉末およびTiO粉末とを配合したムライト質焼結体からなる基体1中には、チタン酸マンガン結晶相(MnTiO)が針状の粒子(以下チタン酸マンガン粒子6ともいう)として析出する。このチタン酸マンガン粒子6が基体1に対して質量比で1.1%以上含有されていると、基体1の耐薬品性が向上するので好ましい。
このときの基体1の耐薬品性の指標としては、ムライト質焼結体の初期の質量および100℃の水酸化カリウム40質量%水溶液に5時間浸漬させた後のムライト質焼結体の質量を測定し、重量減少率(「ムライト質焼結体の初期質量」−「100℃の水酸化カリウ
ム40質量%水溶液に5時間浸漬させた後のムライト質焼結体の質量」)/「ムライト質焼結体の初期質量」×100[%]を算出し、質量変化率が0.12質量%以下の場合を合格とする指標とした。
また、チタン酸マンガン粒子6のムライト質焼結体に対する質量比が1.5質量%を超えるようになると、チタン酸マンガン結晶は絶縁抵抗値が低いので、ムライトの平均粒径が上述したような2.4〜3.0μmであっても、内部配線2間の絶縁抵抗値が1×10〜1×1011Ωとなり絶縁抵抗が多少低下するようになる。よって、チタン酸マンガン粒子6のムライト質焼結体に対する質量比は1.5質量%以下であることが好ましい。
また、チタン酸マンガン粒子の最大粒径が15μm以下であると、内部配線2間の距離が50μm程度と小さい場合であっても、配線間の絶縁抵抗が低下する可能性を低減できるので好ましい。
すなわち、本実施形態のプローブカード用基板3においては、基体1には最大粒径が15μm以下の粒径を持つ複数のチタン酸マンガン粒子6をムライト質焼結体に対して1.1〜1.5質量%含んでいることによって、複数の内部配線2間の絶縁抵抗に関してより高い特性を確保することができ、内部配線2間の距離が50μm程度と小さい場合であっても、配線間の絶縁性をより安定的に向上させることができるようになる。
基体1中に含まれるチタン酸マンガン粒子6の最大径は、以下のようにして求めることができる。なおチタン酸マンガン粒子6は針状結晶であるため、チタン酸マンガン粒子6の長径をチタン酸マンガン粒子6の粒径とした。まず、分析用に研磨加工した試料の表面の300μm角の領域をX線マイクロアナライザー(EPMA)を付設した走査型電子顕微鏡を用いて観察し、チタン酸マンガン粒子6を確認する。300μm角の領域内で確認できたチタン酸マンガン粒子6の中で、最も大きい粒子の長径を測定し、チタン酸マンガン粒子6の最大径とした。
なお、チタン酸マンガンの結晶相がムライト質焼結体中に含まれる質量比率については、基体1を粉砕し、X線回折による定量分析を行なって、ムライト質焼結体に対する質量比を算出することによって求めることができる。
また、本実施形態のプローブカード用基板3を作製する場合、ムライト質焼結体を緻密化するという1000℃から焼成最高温度までの昇温速度は50℃/hr〜150℃/hr、特に、75℃/hr〜100℃/hrにすることが望ましく、焼成最高温度から1000℃までの降温速度は、50℃/hr〜300℃/hr、特に、50℃/hr〜100℃/hrにすることが望ましい。
またさらに、焼成時の雰囲気は、内部配線2中のCuの拡散を抑制するという理由から、水素および窒素を含み、その露点が+30℃以下、特に+25℃以下の非酸化性雰囲気であることが望ましい。焼成時の露点が+30℃以下であると、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成しこの酸化膜と銅とが反応してしまう可能性が低減されており、導体の低抵抗化が図られる。なお、この雰囲気には所望によりアルゴンガス等の不活性ガスを混入してもよい。
次に、焼結した配線基板の表面を研磨し、スパッタ法を用いて、配線基板の表面の全面にチタンやクロム等の接合金属層および銅等の主導体層を順に形成し、導電性薄膜層とする。必要に応じてバリア層等を形成しても良い。次に、フォトリソグラフィーにより導電性薄膜層をパターン加工して薄膜配線を形成した。次に、この薄膜配線の表面にニッケルおよび金の電解めっき膜を順に形成して、配線基板の表面に表面配線層4を形成すること
で、プローブカード用基板3とした。
以上述べた方法により作製されたプローブカード用基板3は、CuおよびWを主成分として含み、配線抵抗の低い内部配線2を有し、熱膨張係数が検査対象であるSiウェハの熱膨張係数に近いものとなる。
次に、このプローブカード用基板3の表面に形成した表面配線層4の表面にSi製のプローブ端子5を接合してプローブカードを作製する。
純度が99%で平均粒子径が2.1μmのムライト粉末100質量部に対して、純度が99%で平均粒径が1.5μmのMn2O3粉末を2質量%、純度が99%で平均粒径が1.0μmのTiO粉末を4質量%、純度が99%で平均粒子径が1.0μmのMoO粉末を0.5質量%の割合で混合した後、さらに成形用有機樹脂(有機バインダー)としてアクリル系バインダと、有機溶媒としてトルエンとを混合してセラミックスラリーを作製した後、ドクターブレード法にて厚さ200μmのシート状に成形し、セラミックグリーンシートを作製した。
作製したグリーンシートに対して、Cu粉末とW粉末とをCuが45体積%、Wが55体積%となるように調製した導体ペーストを各グリーンシートの表面に印刷等により形成することで内層パターン2aを形成するとともに貫通孔内に導体ペーストを充填してビアホール導体2bが形成されたセラミックグリーンシート構造体を作製した。
このとき、内層パターンの一部に、絶縁抵抗測定用として、焼き上げ後に幅が100μm、長さが100mmの直線パターンとなり、各パターン距離が表1〜表5の各寸法となる評価パターンを51本(パターンの距離が50ケ所測定できるように)計5層に形成し
た。この内層パターン2aをビアホール導体2bに接続するようにし、さらに、内層パターン2aの端部にはビアホール導体2bとの接続用としてランドパターンを形成した。
こうして作製した各セラミックグリーンシート構造体を位置合わせして30層積層圧着して積層体を作製した。
得られた積層体を室温から600度の温度において、露点を+25℃とした窒素水素混合雰囲気にて脱脂を行なった後、引き続き焼成を行った。焼成温度は1380℃付近として露点を+25℃とした窒素水素混合雰囲気で焼成を行った後冷却して、ムライト質焼結体を得た。基板サイズは340mm×340mm、厚みが5mmであった。
スラリー調整条件、焼成温度、温度プロファイル、キープ時間等の条件を調整することで、ムライト粒子の径の調整を行った。それによって一つの基板中にパターン距離5水準を含んだ、ムライト粒子の平均粒径が1.4μm〜3.6μmまで12水準のサンプルを作製した。
次に、作製した配線基板の表面を研磨し、スパッタ法を用いて、配線基板の表面の全面に厚みが約2μmのチタンおよび銅の導電性薄膜を順に形成した。
次に、フォトリソグラフィーによりチタンおよび銅の導電性薄膜をパターン加工して薄膜配線を形成した。評価用表面配線パターンとして、幅が50μm、長さが100mmの直線パターンを形成した。
金属顕微鏡を用い薄膜形成性の評価を行った。評価用表面配線パターンに幅方向に5μ
m以上のパターン欠けが発生した場合はパターン形成性が不十分と判断して「不良」とし、幅方向のパターン欠け寸法が5μm未満の場合は十分なパターン形成性があると判断して「良好」とした。ムライト粒子の平均粒径が3.2μm以上では、薄膜パターンの形成性が不十分となったが、これはムライト粒子の平均粒径が大きくなると研摩時にムライト粒子の脱粒が発生し易くなることで、パターン欠けが発生し易くなっていると思われる。
次に、この薄膜配線の表面にニッケルおよび金の電解めっき膜を順に形成して、配線基板の表面に表面配線層4を形成することで、プローブカード用基板3とした。
Figure 0006151548
Figure 0006151548
Figure 0006151548
Figure 0006151548
Figure 0006151548
各ムライト粒子の平均粒径の水準毎に内部配線2の距離毎の絶縁抵抗値を測定した。テスト端子間に100Vの電圧を印加して流れた電流を測定することで、絶縁抵抗を測定した。
50ケ所の測定値全ての内部配線2間の絶縁抵抗範囲が1×10〜1×1011Ωの場合に高密度回路基板として使用可能と判断し「可」、内部配線2間の絶縁抵抗範囲が1×10〜1×1012Ωの場合に高密度回路基板として十分な特性を持つと判断して「良好」とし、絶縁抵抗に1×10Ωより小さい値が含まれた場合は使用出来ないと判断し「不良」とした。
薄膜パターン形成性と内部配線2間絶縁抵抗が共に可もしくは良好な物をプローブカード用基板3として使用可能と判断し、可もしくは良好と判断した。
以上から、内部配線2の距離を50〜250μmの高密度に形成しても絶縁抵抗が1×10〜1×1011Ωとなるので、ムライトの平均粒径は2.0〜3.0μmであることが望ましい。
また、内部配線2の距離を50〜250μmの高密度に形成しても絶縁抵抗が1×10〜1×1012Ωとなるので、ムライトの平均粒径は2.4〜3.0μmであることがより望ましい。
内層パターン間距離を50μmだけとした評価パターンとした以外は、実施例1と同様にして積層体を作成した。
そして、スラリー調整条件、焼成温度、温度プロファイル、キープ時間等の条件を調整することで、表6〜表8にあるようにムライト粒子の径が2.0μm〜3.0μmで、その各々のムライト粒子径に対してチタン酸マンガン粒子6の最大粒径が5μm〜35μmとなるように調整を行った以外は、実施例1と同様にして表6〜表8に示す各サンプルを
作成した。それによってパターン間距離が50μmで、2.0μm、2.4μm、3.0μmのムライト粒子の平均粒径を持つ各々の基板に対して、チタン酸マンガン粒子6の最大粒径が5μm〜35μmとなる各々7水準のサンプル、計21種類のサンプルを作製した。
薄膜形成性の評価を実施例1と同様に評価した。全てのサンプルにおいて、パターン欠けは発生しておらず、良好な形成性があることが分かった。実施例1と同様にして配線基板の表面に表面配線層4を形成することで、プローブカード用基板3とした。
Figure 0006151548
Figure 0006151548
Figure 0006151548
研磨加工した各サンプルの表面の300μm角の領域をX線マイクロアナライザー(EPMA)を付設した走査型電子顕微鏡を用いて観察し、チタン酸マンガン粒子6を確認することで、サンプルのチタン酸マンガン粒子6の最大径を確認した。
チタン酸マンガンの結晶相のムライト質焼結体中に対する質量比率(含有率)については、基体1から約1gを切り出して粉砕し、X線回折による定量分析を行なって、ムライト質焼結体に対するチタン酸マンガンの結晶相の質量比を算出することによって求めた。なお、切り出す場合には、ムライト質焼結体に対するチタン酸マンガン結晶相の質量比がより正確に測定できるように、内部配線2や表面配線層4が含まれていない部分を切り出すようにするのが良い。
実施例1と同様にして内部配線2間の絶縁抵抗値を測定した。絶縁抵抗値の範囲が1×10〜1×1011Ωの場合に高密度回路基板として使用可能と判断し「可」、内部配線2間の絶縁抵抗範囲が1×1010〜1×1011Ωの場合に高密度回路基板として十
分な特性を持つと判断して「良好」とした。内部配線2間の絶縁抵抗範囲が1×1010〜1×1012Ωの場合には高密度回路基板として優れた絶縁特性を持つと判断して「優良」とした。
実施例2においては、薄膜パターン形成性は全てのサンプルで良好であった。内部配線2間の絶縁抵抗が「可」であるものをプローブカード用基板3として使用可能と判断し、総合判断において「可」とした。同様に、内部配線2間絶縁抵抗が「良好」もしくは「優良」であるものをプローブカード用基板3としてより優れていると判断し、総合判断において「良好」もしくは「優良」とした。
表6〜表8の結果から、複数のチタン酸マンガン粒子6の最大粒径が15μm以下の場合には、内部配線間の絶縁抵抗は、チタン酸マンガン粒子6の最大粒径が20μm以上の場合に比べて、より安定的に向上していることがわかった。このときチタン酸マンガン粒子6の含有率は1.1〜1.5質量%であった。
なお、内部配線2の距離が50μmより広い場合には、内部配線2間の絶縁抵抗はより絶縁性が高くなることは明らかである。このことから、ムライトの平均粒径が2.0〜3.0μmである場合に、内部配線2の距離を50〜250μmの高密度に形成しても絶縁抵抗が1×1010Ω以上となる。
1・・・・・基体
1a・・・・セラミック絶縁層
2・・・・・内部配線
2a・・・・内層パターン
2b・・・・ビアホール導体
3・・・・・プローブカード用基板
4・・・・・表面配線層
5・・・・・プローブ端子
6・・・・・チタン酸マンガン粒子

Claims (2)

  1. 複数のムライト粒子を主成分として含むムライト質焼結体からなる基体と、
    該基体内に形成された複数の内部配線とを備えており、
    前記複数の内部配線の距離が50〜250μmであり、前記複数のムライト粒子の平均粒径が2.4〜3.0μmであり、前記基体には最大粒径が15μm以下の粒径を持つ複数のチタン酸マンガン粒子を前記ムライト質焼結体に対して1.1〜1.5質量%含んでいることを特徴とするプローブカード用基板。
  2. 請求項1に記載のプローブカード用基板と、
    該プローブカード用基板に設けられたプローブ端子とを備えていることを特徴とするプローブカード。
JP2013089435A 2013-01-25 2013-04-22 プローブカード用基板およびプローブカード Active JP6151548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013089435A JP6151548B2 (ja) 2013-01-25 2013-04-22 プローブカード用基板およびプローブカード

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013012249 2013-01-25
JP2013012249 2013-01-25
JP2013089435A JP6151548B2 (ja) 2013-01-25 2013-04-22 プローブカード用基板およびプローブカード

Publications (2)

Publication Number Publication Date
JP2014160050A JP2014160050A (ja) 2014-09-04
JP6151548B2 true JP6151548B2 (ja) 2017-06-21

Family

ID=51611824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013089435A Active JP6151548B2 (ja) 2013-01-25 2013-04-22 プローブカード用基板およびプローブカード

Country Status (1)

Country Link
JP (1) JP6151548B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090564A (ko) 2019-01-21 2020-07-29 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3231987B2 (ja) * 1995-12-27 2001-11-26 京セラ株式会社 多層セラミック回路基板の製造方法
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
US7466157B2 (en) * 2004-02-05 2008-12-16 Formfactor, Inc. Contactless interfacing of test signals with a device under test
JP2010210463A (ja) * 2009-03-11 2010-09-24 Renesas Electronics Corp プローブカード、プローブカードの製造方法および半導体集積回路装置の製造方法
JP2012047579A (ja) * 2010-07-26 2012-03-08 Kyocera Corp プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5511613B2 (ja) * 2010-09-29 2014-06-04 京セラ株式会社 プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5886529B2 (ja) * 2011-02-18 2016-03-16 京セラ株式会社 ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200090564A (ko) 2019-01-21 2020-07-29 (주)포인트엔지니어링 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법

Also Published As

Publication number Publication date
JP2014160050A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
KR101316658B1 (ko) 뮬라이트질 소결체, 이것을 이용한 배선기판, 및 프로브 카드
JP5144288B2 (ja) プローブカード用配線基板およびプローブカード
JP5084668B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5725845B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2012047579A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2010223849A (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5511613B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP6151548B2 (ja) プローブカード用基板およびプローブカード
JP5495774B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5144450B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP2011208980A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5634256B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5886529B2 (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP5202412B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5840993B2 (ja) アルミナ質セラミックス、およびそれを用いた配線基板
JP5737925B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2010098049A (ja) 多層セラミック基板及びその製造方法
JP2012138432A (ja) プローブカード用セラミック配線基板
JP5455610B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP5558160B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP7033884B2 (ja) セラミック配線基板およびプローブ基板
JP2012054298A (ja) プローブカード用セラミック配線基板
JP5725715B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5144336B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170525

R150 Certificate of patent or registration of utility model

Ref document number: 6151548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150