JP5455610B2 - プローブカード用セラミック配線基板およびこれを用いたプローブカード - Google Patents

プローブカード用セラミック配線基板およびこれを用いたプローブカード Download PDF

Info

Publication number
JP5455610B2
JP5455610B2 JP2009292036A JP2009292036A JP5455610B2 JP 5455610 B2 JP5455610 B2 JP 5455610B2 JP 2009292036 A JP2009292036 A JP 2009292036A JP 2009292036 A JP2009292036 A JP 2009292036A JP 5455610 B2 JP5455610 B2 JP 5455610B2
Authority
JP
Japan
Prior art keywords
probe card
mass
mullite
wiring board
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009292036A
Other languages
English (en)
Other versions
JP2011133303A (ja
Inventor
洋二 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009292036A priority Critical patent/JP5455610B2/ja
Publication of JP2011133303A publication Critical patent/JP2011133303A/ja
Application granted granted Critical
Publication of JP5455610B2 publication Critical patent/JP5455610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウエハの電気特性を測定するための微細な配線を備えたプローブカード用セラミック配線基板およびこれを用いたプローブカードに関するものである。
Siウェハ等の半導体ウエハに多数個同時に形成される大規模集積回路を有する半導体素子には、異物の付着などに起因する電気不良等によって、ほぼ一定の割合で電気的接続および電気特性の不良品が含まれている。
上記半導体素子の不良品を検出するものとして、半導体ウエハの状態のまま同時に多数の半導体素子の電気特性を一括して検査することができるプローブカードが知られている(例えば、特許文献1を参照)。
このプローブカードは、配線基板と、この配線基板の表面に精度よく配置された複数のプローブピンと呼ばれる測定端子とを含んでおり、このプローブピンを多数の半導体素子の端子にあてて、電圧をかけたときの出力を測定して期待値と比較することで、多数の半導体素子の良否を一括して判定するものである。
近年、半導体素子に形成された集積回路の配線微細化に伴って、プローブカードの単位面積当たりのプローブピン数を多くすることが求められ、またプローブカード用セラミック配線基板に形成される配線もより微細化することが求められている。
ところが、配線の微細化、すなわち線幅を狭くすることにより、配線抵抗が増大して電気信号の遅延が生じ、集積回路の動作状態について正しく判断できず、検査ミスにつながるという問題があった。
そこで、配線としてCu、Ag、Auなどの低抵抗金属を用いることが考えられるが、これらの低抵抗金属は融点が低いため、低抵抗金属のみではアルミナ質焼結体との同時焼成ができない。
これに対し、本出願人は、アルミナ質焼結体からなる絶縁基体の内部にCu、Ag、Auなどの低抵抗金属とMo、Wなどの高融点金属との複合金属を主成分とする配線を形成したプローブカード用セラミック配線基板を提案した(例えば、特許文献2を参照)。
このプローブカード用セラミック配線基板は、具体的には、MnおよびSiを焼結助剤として含有させることにより、従来のアルミナ質焼結体からなる絶縁基体を有する配線基板よりも200℃以上低い1500℃以下の温度で焼成できるようにしたことから、上記低抵抗金属および高融点金属の複合金属を主成分として含む配線を同時焼成により形成することを可能にしたものである。
特開平11−160356号 特開2009−180518号
しかしながら、絶縁基体を特許文献2に記載のアルミナ質焼結体で形成したプローブカード用セラミック配線基板は、絶縁基体の熱膨張係数が、従来のアルミナ質焼結体の熱膨張係数(6〜7×10−6/℃)に近いことから、検査対象であるSiウエハの熱膨張係数(3〜4×10−6/℃)との差が大きく、そのため、半導体素子の電気特性の測定前に行う熱負荷試験(バーンイン試験)時において、プローブカード用セラミック配線基板に設けられたプローブピンがSiウエハの表面に形成された測定パッドの位置からずれて接触しなくなり、電気特性の検査を行えないという問題がった。
従って、本発明は、このような事情に鑑みてなされたものであり、配線抵抗が低く、熱負荷試験時において、プローブカード用セラミック配線基板に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが小さく、電気特性の検査に好適に使用できるプローブカード用セラミック配線基板とこれを用いたプローブカードを提供することを目的とする。
本発明のプローブカード用セラミック配線基板は、X線回折のデータを用いたリートベルト解析により求められる結晶相の割合で、ムライトを48〜81質量%、ディオプサイトを1〜28質量%、ジルコンを2〜23質量%およびアルミナを0〜44質量%含有するとともに、前記ムライト、前記ディオプサイト、前記ジルコンおよび前記アルミナの総和が98質量%以上であり、吸水率が1%以下のセラミック焼結体からなるセラミック絶縁基体と、該絶縁基体内に設けられた銅が40〜60体積%、タングステンが40〜60体積%である組成を有する銅とタングステンとの複合導体とを具備することを特徴とする。
また、上記プローブカード用セラミック配線基板では、前記アルミナの含有量が9〜25質量%であることが望ましい。
本発明のプローブカードは、上記のプローブカード用セラミック配線基板の表面に表面配線層が設けられ、該表面配線層に半導体素子の電気特性を測定するための測定端子が接続されてなることを特徴とする。
本発明によれば、配線抵抗が低く、熱負荷試験時において、プローブカード用セラミック配線基板に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが小さく、電気特性の検査に好適に使用できるプローブカード用セラミック配線基板とこれを用いたプローブカードを得ることができる。
本発明のプローブカード用セラミック配線基板の一実施形態の概略断面図である。 本発明のプローブカードの一実施形態を用いた半導体素子の評価装置の説明図である。
本発明の一実施形態を図面に基づいて説明する。
図1は本発明のプローブカード用セラミック配線基板の一実施形態の概略断面図である。図1に示すプローブカード用セラミック配線基板1は、セラミック焼結体からなる絶縁基体11と、絶縁基体11の内部に形成された低抵抗金属および高融点金属を主成分として含む複合導体からなる内部配線層12と、絶縁基体11の表面に形成された表面配線層13とを備えており、その絶縁基体11の内部における内部配線層12同士または内部配線層12と表面配線層13とを電気的に接続するビアホール導体14とを有している。
絶縁基体11は複数のセラミック絶縁層11a、11b、11c、11dからなるもので、それぞれのセラミック絶縁層11a、11b、11c、11dは、ムライトが48〜81質量%であり、残部に、アルミナ、ディオプサイトおよびジルコンから選ばれる結晶相を含有するとともに、吸水率が1%以下のセラミック焼結体により形成されている。以下、上記のようにムライトを48〜81質量%含有するセラミック焼結体のことをムライト質焼結体と記す。
セラミック絶縁層11a、11b、11c、11dであるセラミック焼結体がムライト質焼結体であると、セラミック絶縁層11a、11b、11c、11dの熱膨張係数(室温〜300℃)を3.5〜5.0×10−6/℃の範囲にできる。これにより、本実施形態のプローブカード用セラミック配線基板1は、熱負荷試験時において、プローブカード用セラミック配線基板1に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが無く、電気特性の検査に好適に使用できるものとなる。
これに対して、セラミック焼結体中のムライトの割合が、リートベルト解析で求めた結晶相の割合で48質量%よりも少ない場合には、セラミック絶縁層11a、11b、11c、11dの熱膨張係数(室温〜300℃)が5.0×10−6/℃よりも大きく、Siウエハに比べて大きいために、熱負荷試験時において、プローブカード用セラミック配線基板1に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが生じて測定端子とSiウエハとが接触できなくなり電気特性の検査を行うことができない。
一方、セラミック焼結体中のムライトの割合が、X線回折のデータを用いたリートベルト解析により求められる結晶相の割合で、81質量%よりも多い場合には、セラミック絶縁層11a、11b、11c、11dの熱膨張係数(室温〜300℃)が3.5×10−6/℃よりも小さくなる。通常、Siウエハの熱負荷試験においては、Siウエハは約90℃に加熱する条件に設定されるが、この場合、プローブカード用セラミック配線基板1は、Siウエハの温度よりも約10℃低い状態となるため、Siウエハの熱膨張量がプローブカード用セラミック配線基板1の熱膨張量よりも大きくなり、この場合にもプローブカード用セラミック配線基板1に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが生じて測定端子とSiウエハとが接触できなくなり電気特性の検査を行うことができない。
また、X線回折のデータを用いたリートベルト解析により求めた結晶相の割合で、ムライトが48〜81質量%であり、残部に、アルミナ、ディオプサイトおよびジルコンから選ばれる結晶相を含有する本実施形態におけるセラミック焼結体の吸水率が1%よりも大きい場合には、セラミック焼結体の抗折強度(3点曲げ強度:JIS R7222法)が250MPaよりも低くなり、大型の基板サイズで高い剛性が必要とされるプローブカードに使用することが困難となる。
セラミック絶縁層11a、11b、11c、11dを構成するセラミック焼結体の主成分であるムライトは粒子状または柱状の結晶として存在している。本発明においてムライトの平均粒径は特に限定されるものではないが、結晶粒径が大きくなるに従い熱伝導性が向上し、結晶粒径が小さくなるに従い強度が向上することから、高熱伝導性および高強度の両立という点から、好適なムライトの平均粒径の範囲が選ばれる。この場合、ムライトの平均粒径は1.0〜5.0μm、特に1.7〜2.5μmであることが望ましい。
なお、ムライトの平均粒径は配線基板から切り出したセラミック焼結体の部分を研磨し、研磨した試料について走査型電子顕微鏡を用いて内部組織の写真を撮り、その写真上に約50個入る円を描き、円内および円周にかかった結晶粒子を選択し、次いで、各結晶粒子の輪郭を画像処理して、各結晶粒子の面積を求め、同じ面積をもつ円に置き換えたときの直径を算出し、その平均値より求める。
また、本実施形態のプローブカード用セラミック配線基板1において、セラミック絶縁層11a、11b、11c、11dであるセラミック焼結体は、X線回折のデータを用いたリートベルト解析により求められる結晶相の割合で、ムライトを48〜81質量%、ディオプサイトを1〜28質量%、ジルコンを2〜23質量%およびアルミナを0〜44質量%含有するとともに、これらムライト、ディオプサイト、ジルコンおよびアルミナの総和が98質量%以上、100質量%以下である。これにより耐薬品性試験での重量変化率を小さくすることができる。
一方、ムライト質焼結体が焼結助剤としてSiを主成分とするガラスを用いて形成され、そのセラミック焼結体の粒界にSiを主成分とするガラス(非晶質部)が多く存在し、結晶相の比率が98質量%よりも低いような場合には耐薬品性の低いものとなる。このため本発明ではムライト質焼結体の耐薬品性を高めるために、粒界に耐薬品性に優れた結晶相を多く析出させている。
例えば、粒界にSiを主成分とするガラスが存在し、結晶相の比率が97質量%であるようなムライト質焼結体を、水酸化カリウムを40質量%含む水溶液に5時間浸漬したときには、ガラス成分の溶出が起こるのに対して、粒界に、アルミナ、ディオプサイトおよびジルコンから選ばれる少なくとも1種の結晶相が所定量以上析出したムライト質焼結体では、水酸化カリウム水溶液に対して殆ど溶出しない。
そこで、ムライトの粒子間の粒界にアルミナ、ディオプサイトおよびジルコンから選ば
る結晶相を有することが耐薬品性の向上のために重要となり、リートベルト解析で求めた結晶相の割合でムライトを48〜81質量%、ディオプサイトを1〜28質量%、ジルコンを2〜23質量%およびアルミナを0〜44質量%含有するとともに、前記ムライト、ディオプサイト、ジルコンおよびアルミナの総和が98質量%以上となることで、プローブカード用配線基板1として十分な耐薬品性を得ることができるのである。
ここで、X線回折のデータを用いたリートベルト解析により求めた結晶相の割合で、ムライトを48〜81質量%、ディオプサイトを1〜28質量%、ジルコンを2〜23質量%およびアルミナを0〜44質量%含有するとともに、前記ムライト、ディオプサイト、ジルコンおよびアルミナの総和が98質量%以上、100質量%以下とするためには、ムライトに、結晶性のホウケイ酸ガラスとジルコニアとを所定量含ませて、後述する所定の焼成条件下で焼成することが必要となる。なお、本実施形態のプローブカード用セラミック配線基板1では、本発明の目的を達成できる範囲で、セラミック焼結体中に、結晶相として、ムライト、ディオプサイト、ジルコンおよびアルミナの他に、エンスタタイト、アノーサイト、コージエライト、スピネルおよびフォルステライトから選ばれる少なくとも1種の複合酸化物を含んでいても良い。
また、本実施形態のプローブカード用セラミック配線基板1では、絶縁基体11を構成するムライト質焼結体であるセラミック焼結体は、アルミナの含有量が9〜25質量%であることが望ましい。セラミック焼結体に含まれるアルミナが9〜25質量%であると、絶縁基体11の抗折強度を300MPa以上にできる。絶縁基体11の抗折強度が300MPa以上であると、プローブカード用セラミック配線基板1の剛性がさらに高まるため、プローブカードとして使用する場合の変形をさらに小さくできる。これによりプローブカード用セラミック配線基板1に設けられた測定端子の先端の位置の水平度が高まることから、測定端子とSiウエハとの接触が安定したものとなり、Siウエハ全体にわたって安定した電気特性の値を得ることができるとともに、測定端子による局部的な損傷を防止することができる。
なお、本実施形態におけるムライト質焼結体では、アルミナ、ディオプサイトおよびジルコンの他に、TiをTiOなどの酸化物として微量含んでいてもよい。ムライト質焼結体がTi成分を含有すると、ムライト質焼結体の色彩を緑色系にでき、これにより、後述する薄膜法により絶縁基体11の表面に形成される表面配線層の色とのコントラストが高まるため、測定端子となるSi製のプローブピンを形成する際の位置決めが容易にできるようになり、プローブカードの製造工程の効率を高めることができるようになる。
本実施形態のプローブカード用セラミック配線基板1を構成する内部配線層12はCuが40〜60体積%、Wが40〜60体積%である組成を有するCuおよびWの複合導体で構成されていることが重要である。
ムライト質焼結体と同時焼成可能な内部配線層12の形成材料として、高融点金属であるタングステン(W)が挙げられるが、タングステン(W)からなる内部配線層12は電気抵抗値が高い。一方、銅(Cu)はムライト質焼結体の焼成温度よりもかなり融点が低いため、低抵抗金属である銅のみをムライト質焼結体と同時焼成することはできない。そこで、内部配線層12を銅およびタングステンの複合導体とすることで、銅単体に比べると電気抵抗値は多少上がってしまうものの、後述する1400℃〜1500℃の焼成温度でムライト質焼結体との同時焼成が可能となる。
ただし、同時焼成可能といえども、銅の融点を超える温度での焼成となるため、銅の熔融を抑制して内部配線層12の形状を保つことが必要となる。そこで、内部配線層12の低抵抗化と保形性をともに達成するうえで、銅が40〜60体積%、タングステンが40〜60体積%の割合にする。
ここで、内部配線層12の銅およびタングステンの組成は、プローブカード用配線基板1から内部配線層12が形成された部位を切り出し、これを酸に溶解させた溶液をICP(Inductively Coupled Plasma)分析を用いて導体材料である銅およびタングステンの含有量を質量で求める。次に、質量として求めた銅およびタングステンの量をそれぞれの密度で除して各々の体積を求め、次いで、銅およびタングステンの合計の体積を100%としたときの銅およびタングステンの割合を求める。
本実施形態のプローブカード用セラミック配線基板1は、内部配線層12として、低抵抗金属である銅を多く含有するものであるために、内部配線層12の配線抵抗をシート抵抗で4.5mΩ/□以下と低くすることができ、プローブカードとして電気信号の遅延が無く、これにより集積回路の動作状態について正しく判断できることから、検査ミスを低減することができる。なお、シート抵抗(R)とは、長さがL、幅がWの配線の抵抗をRとしたときに、R=R×W/Lで求められる値である。
また、表面配線層13は、内部配線層13と同様の組成であっても異なっても良く、高融点金属であるタングステンのみで形成されていても良い。
また、ビアホール導体14は、表面配線層12と同様の組成からなることが焼成時にビアホール導体14からの導体成分の脱落を防止する上で望ましい。
以上のように、本実施形態のプローブカード用セラミック配線基板1は、配線抵抗が低く、かつ熱負荷試験時において、プローブカード用セラミック配線基板1に設けられた測定端子(プローブピン)とSiウエハの表面に形成された測定パッドとの位置ずれを抑制でき、電気特性の検査に好適に使用できる。また、ムライト質焼結体を特定の組成としたときには、耐薬品性の優れたものになる。
また、図1に示す絶縁基体11の主面には、焼成直後においては、元々、表面配線層13の代わりにビアホール導体14に接続されたランドパターン(図示せず)が形成されている。このランドパターンは焼成後にこのプローブカード用セラミック配線基板1の内部配線層12およびビアホール導体14の電気的接続のショートまたはオープンの検査を行うために設けられたものである。そして、プローブカード用セラミック配線基板1の内部配線層12およびビアホール導体14の電気的接続のショートまたはオープンの検査を行った後、ランドパターンは研磨により取り除かれ、ビアホール導体14を露出させたうえで、スパッタ法または蒸着法などの薄膜法により表面配線層13が形成され、さらに、この表面配線層13の表面上にプローブピンが形成され、後述のプローブカード2が作製される。
図2は、本発明のプローブカードの一実施形態を用いた半導体素子の評価装置の説明図である。上記したプローブカード用セラミック配線基板1は、例えば、図2に示すようなプローブカードとして用いることができる。
図2に示すプローブカード2は、プローブカード用セラミック配線基板1の一方の主面に、内部配線層12と接続される表面配線層(図示せず)が形成され、この表面配線層に半導体素子の電気特性を測定するための測定端子21が接続されたものである。
また、プローブカード用セラミック配線基板1の他方の主面に接続端子(図示せず)が形成され、この接続端子が半田3を介して外部回路基板4に接合され、さらに、外部回路基板4は、テスタ5に接続されている。そして、ステージ6の上に載置された半導体ウェハ7の上面にプローブカード2の測定端子21を接触させて半導体素子の電気特性を測定することができる。
なお、プローブカード2および外部回路基板4は、昇降装置8によって上下に駆動させることができ、プローブカード2の測定端子21を半導体ウェハ7の上面に接触させたり離したりするようになっている。
このプローブカード2の配線基板として、本実施形態のプローブカード用セラミック配線基板1を適用すると、まず、配線抵抗が低く、熱負荷試験時において、プローブカード用セラミック配線基板1に設けられた測定端子21とSiウエハ7の表面に形成された測定パッドとの位置ずれが無く、電気特性の検査に好適に使用できるものとなる。
また、プローブカード用セラミック配線基板1を構成する絶縁基体11を、ムライトを48〜81質量%、ディオプサイトを1〜28質量%、ジルコンを2〜23質量%およびアルミナを0〜44質量%含有するとともに、前記ムライト、ディオプサイト、ジルコンおよびアルミナの総和が98質量%以上であるセラミック焼結体により形成した場合には、優れた耐薬品性を持つプローブカード2を得ることができる。
次に、上記のプローブカード用セラミック配線基板1の製造方法について説明する。
まず、絶縁基体11を形成するために、ムライト(3Al・2SiO)粉末として、純度が99%以上、平均粒径が0.5〜4.0μmのものを用いる。ムライト粉末の平均粒径を0.5μm以上とすることでシート成形性を良好なものとし、4.0μm以下とすることで1500℃以下の温度での焼成によっても緻密化を促進させることが可能となる。
次に、ムライト粉末に対して、アルミナ粉末、結晶化ガラス粉末およびジルコニア粉末の各粉末を混合した混合粉末を調製する。このときの混合粉末の組成は、低熱膨張性でありかつ吸水率が低く緻密なムライト質焼結体を得るという理由から、ムライト粉末を49〜85質量%、アルミナ粉末を0〜45質量%、結晶化ガラス粉末を1〜30質量%およびジルコニア粉末を1〜10質量%の割合で配合することが望ましい。
また、添加剤として用いる結晶化ガラス粉末の組成は、ムライト粉末の焼結助剤としての役割を果たすとともに、ディオプサイト等の高結晶性の複合酸化物を生成しやすいという理由から、SiOが40〜60質量%、Alが1〜10質量%、MgOが10〜18質量%、CaOが15〜30質量%およびBが0.5〜5質量%であるものが良い。
また、アルミナ粉末およびジルコニア粉末の各粉末の純度はともに99質量%以上であるものがよい。これにより各粉末の反応性を向上させ、1400℃〜1500℃の温度での焼結性を高めることができるとともに、ムライト粉末、アルミナ粉末、結晶化ガラス粉末およびジルコニア粉末から生成するディオプサイト、ジルコン等の複合酸化物を高結晶化することができる。
ここで、ムライト質焼結体の緻密化と内部配線層12を形成する複合導体との同時焼結性を高めるという理由から、ムライト粉末100質量%に対して、MnおよびCrから選ばれる1種以上の酸化物粉末(Mn粉末、Cr粉末)または焼成によって酸化物を形成しうる炭酸塩、硝酸塩、酢酸塩からなる粉末を、本実施形態のプローブカード用セラミック配線基板1の特性を劣化させない程度の割合で添加してもよい。
次に、この混合粉末に対して有機バインダ、溶媒を添加してスラリーを調整した後、これをプレス法、ドクターブレード法、圧延法、射出法などの成形方法によってグリーンシートを作製する。あるいは、混合粉末に有機バインダを添加し、プレス成形、圧延成形等の方法により所定の厚みのグリーンシートを作製する。なお、グリーンシートの厚みはたとえば50〜300μmとすることができるが、特に限定されない。
そして、適宜、このグリーンシートに対して、マイクロドリル、レーザー等により直径50〜250μmの貫通孔を形成する。
このようにして作製されたグリーンシートに対して、銅(Cu)粉末とタングステン(W)粉末とを前述した比率(Cuが40〜60体積%、Wが40〜60体積%)となるように混合して導体ペーストを調製し、この導体ペーストを各グリーンシートの貫通孔内に充填し、またスクリーン印刷、グラビア印刷などの方法により配線パターン状に印刷塗布する。なお、銅およびタングステンを体積%で混合する場合には、銅およびタングステンの密度(銅:8.9g/cm、タングステン:19.3g/cm)換算を行って秤量を行う。
また、この導体ペースト中には、絶縁基体11との密着性を高めるために、上記の金属粉末以外にアルミナ粉末あるいは絶縁基体11と同一組成物の混合粉末を添加してもよく、さらにはNi等の活性金属あるいはそれらの酸化物を導体ペースト全体に対して0.05〜2体積%の割合で添加してもよい。
その後、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を非酸化性雰囲気(窒素雰囲気あるいは窒素と水素との混合雰囲気)中で焼成する。
ここで、この焼成中の最高温度を1400℃〜1500℃とするのが重要である。最高温度が1400℃より低い場合には、最高温度での保持時間を長くしたり昇温速度を遅くしたりしてかける熱量を多くしても、ムライトの結晶相の粒界部において、ディオプサイトおよびジルコンの各結晶相の核生成が進まない状態で緻密化が終了してしまう傾向があり、最高温度が1500℃を超える場合には、内部配線層12の変形や細りが生じて配線抵抗が増加してしまうおそれがある。
そして、粒界部において、ディオプサイトおよびジルコンの各結晶相を多く析出させるためには、焼成中の最高温度(1400℃〜1500℃)で1時間以上保持することが重要であり、このように最高温度での保持時間を長くすることで、ディオプサイトおよびジルコンの各結晶相の核生成を促すことができ、析出する結晶の量を増大させることができる。
また、本実施形態のプローブカード用セラミック配線基板1を構成する絶縁基体11であるムライト質焼結体では、粒界相を結晶化させるため、ムライトの結晶粒子のネック成長が抑えられることからムライトの異常粒成長を抑制でき、抗折強度の高いムライト質焼結体を得ることができる。
また、本実施形態のプローブカード用セラミック配線基板1を作製する場合、1000℃から焼成最高温度までの昇温速度は40℃/hr〜150℃/hr、特に、45℃/hr〜60℃/hrにすることが望ましい。昇温速度が40℃/hrよりも遅い場合には、焼成時間が長く生産性が低下につながり、昇温速度が150℃/hrよりも速い場合には、焼成中の熱膨張により発生する応力により、基板にクラックが発生する原因になりやすい。
さらに、焼成最高温度から1000℃までの降温速度は、40℃/hr〜300℃/hr、特に、45℃/hr〜100℃/hrにすることが望ましい。降温速度が300℃/hrよりも速い場合には、ディオプサイトおよびジルコンの各結晶相が十分な量だけ析出できない。また降温速度が40℃/hrよりも遅い場合には、焼成時間が長く生産性が低下してしまう。
またさらに、焼成時の雰囲気は、内部配線層12中のCuの拡散を抑制するという理由から、水素および窒素を含み、その露点が+30℃以下、特に+25℃以下の非酸化性雰囲気であることが望ましい。焼成時の露点が+30℃より高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅とが反応してしまい、導体の低抵抗化の妨げとなるのみでなく、Cuの拡散を助長してしまうためである。なお、この雰囲気には所望によりアルゴンガス等の不活性ガスを混入してもよい。
以上述べた方法により作製されたプローブカード用セラミック配線基板1は、CuおよびWを主成分として含む内部配線層12を有し、熱膨張係数が検査対象であるSiウエハの熱膨張係数に近く、かつ耐薬品性に優れたものとなる。
純度が99質量%で平均粒径が2.0μmのムライト粉末、純度が99%で平均粒径が1μmのアルミナ粉末、純度が99質量%で組成が質量比でSiO:Al:MgO:CaO:B=50:5:18:26:1の結晶化ガラス粉末および純度が99質量%で平均粒径が0.7μmのジルコニア粉末を表1に示すような割合で混合し、これに成形用の有機樹脂(有機バインダ)としてアクリル系バインダと、有機溶媒としてトルエンを混合してスラリーを調製した後、ドクターブレード法を用いて厚み200μmのグリーンシートを作製した。
次に、得られたグリーンシートを15層積層し、室温から600℃の温度において、露点を+25℃とした窒素水素混合雰囲気にて脱脂を行なった後、引き続き焼成を行った。焼成は、1000℃から最高温度までを表1に示す昇温速度で昇温し、最高温度にて露点を+25℃とした窒素水素混合雰囲気に、1時間保持した後、最高温度から1000℃までを表1に示す降温速度で冷却して、ムライト質焼結体を得た。
また、ムライト質焼結体に存在する結晶相の割合は、当該ムライト質焼結体を粉砕したものと、ZnO粉末(内部標準試料)とを1:1の割合で混合し、X線回折を用いたリートベルト解析により求めた。この場合、X線回折には、管球にCukα線を用い、ムライト、ディオプサイト、ジルコンおよびアルミナの各結晶相のメインピーク位置をJCPDSに照らして同定した。その結果を表2に示す。
また、耐薬品性の指標として、ムライト質焼結体の初期の質量及び100℃の水酸化カリウム40質量%水溶液に5時間浸漬させた後のアルミナ質焼結体の質量を測定し、重量減少率(「ムライト質焼結体の初期質量」−「100℃の水酸化カリウム40質量%水溶液に5時間浸漬させた後のムライト質焼結体の質量」)/「ムライト質焼結体の初期質量」×100[%]を算出した。
また、得られたグリーンシートを30層積層して作製した成形体を、上記と同様の脱脂および焼成の条件にて作製したムライト質焼結体を、平面研磨機を用いて、幅3mm、厚み2mm、長さ1mmの形状のサンプルに加工して、TMA分析(熱機械分析)用の試料を作製し、熱膨張係数を測定した。
さらに、熱膨張係数を測定した試料を切り出したムライト質焼結体から抗折強度測定用の試料を作製して、JIS R7222法に則り、抗折強度(3点曲げ強度)を測定した。
また、作製したグリーンシートに対して、銅粉末とタングステン粉末とを銅粉末が45体積%、タングステン粉末が55体積%となるように調製した導体ペーストを各グリーンシートの表面に印刷するとともに貫通孔内に充填して導体ペーストを印刷塗布したグリーンシートを作製した。
次に、この導体ペーストを印刷塗布したグリーンシートを34層位置合わせして積層圧着した後、この積層体を上記と同様の脱脂および焼成の条件にて焼成してプローブカード用セラミック配線基板を作製した。基板サイズは340mm×340mm、厚みが約6mmであった。
次に、作製したプローブカード用セラミック配線基板の表面を研磨し、ランドパターンを取り除いた後、スパッタ法を用いて、プローブカード用セラミック配線基板の表面の全面にチタンおよび銅の導電性薄膜を順にトータル厚みが2μmとなるように形成した。
次に、フォトリソグラフィーによりチタンおよび銅の導電性薄膜をパターン加工して、銅の表面にニッケルおよび金の電解めっき膜を順に形成して、プローブカード用セラミック配線基板の表面のビアホール導体上に表面配線層を形成した。
次に、このプローブカード用セラミック配線基板の表面に形成した表面配線層の表面にSi製のプローブピンを接合してプローブカードを作製した。
次に、ステージ上に載置したSiウエハの上面にプローブカードの測定端子であるプローブピンを接触させて90℃の温度に加熱した状態に保持し、プローブカードの側面から実体顕微鏡を用いて、プローブピンとSiウエハの表面に形成された測定パッドとの位置ずれを観察した。この場合、プローブカードおよびSiウエハの最外周に形成した測定端子(プローブピン)と測定パッドを観察したときに、測定端子(プローブピン)の先端が測定パッド上から横に位置ずれして、測定端子(プローブピン)の先端と測定パッドとが接触していない状態を位置ずれ有りとした。
また、内部配線層の銅およびタングステンの組成は、まず、プローブカード用配線基板から内部配線層が形成された部位を切り出し、これを酸に溶解させた溶液をICP(Inductively Coupled Plasma)分析を用いて導体材料である銅およびタングステンの含有量を質量で求めた。次に、質量として求めた銅およびタングステンの量をそれぞれの密度で除して各々の体積を求め、次いで、銅およびタングステンの合計の体積を100%としたときの銅およびタングステンの割合を求めた。なお、作製したプローブカード用配線基板に形成された内部配線層は銅が45体積%、タングステンが55体積%であることを確認した。これらの結果を表1〜3に示す。
Figure 0005455610
Figure 0005455610
Figure 0005455610
表1〜3の結果から明らかなように、プローブカード用セラミック配線基板を構成する絶縁基体をムライト質焼結体で形成した試料(試料No.1〜10,12,14〜34)は、内部配線層のシート抵抗が4.5Ω/□以下で、セラミック絶縁層の熱膨張係数(室温〜300℃)が3.5〜5.0×10−6/℃であり、熱負荷試験時において、プローブカード用セラミック配線基板に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが無く、電気特性の検査に好適に使用できるものであった。
また、プローブカード用セラミック配線基板を構成する絶縁基体を、ムライトを48〜81質量%、前記ディオプサイトを1〜28質量%、前記ジルコンを2〜23質量%および前記アルミナを0〜44質量%含有するとともに、前記ムライト、前記ディオプサイト、前記ジルコンおよび前記アルミナの総和が98質量%以上含有するムライト質焼結体で形成した試料(試料No.1〜10,16〜20,22〜24,26,29〜31および33)では、耐薬品性試験での重量変化率を0.3質量%以下にすることができた。
さらに、プローブカード用セラミック配線基板を構成する絶縁基体を、アルミナの含有量が9〜25質量%とした試料(試料No.1,3,5,6,10,16〜20および22〜27)では、抗折強度(3点曲げ強度)が300MPa以上であった。
これに対して、試料No.11,13は、絶縁基体の熱膨張係数が3.5〜5×10−6/℃の範囲ではなかったために、熱負荷試験時において、プローブカードおよびSiウエハの最外周に形成したプローブピンと測定パッドを観察したときに、プローブピンの先端が測定パッド上に触れていない状態となり、プローブカード用セラミック配線基板に設けられた測定端子とSiウエハの表面に形成された測定パッドとの位置ずれが生じていた。
1:プローブカード用セラミック配線基板
11:絶縁基体
12:内部配線層
13:表面配線層
14:ビアホール導体
2:プローブカード
21:測定端子

Claims (3)

  1. X線回折のデータを用いたリートベルト解析により求められる結晶相の割合で、ムライトを48〜81質量%、ディオプサイトを1〜28質量%、ジルコンを2〜23質量%およびアルミナを0〜44質量%含有するとともに、前記ムライト、前記ディオプサイト、前記ジルコンおよび前記アルミナの総和が98質量%以上であり、吸水率が1%以下のセラミック焼結体からなるセラミック絶縁基体と、該絶縁基体内に設けられた銅が40〜60体積%、タングステンが40〜60体積%である組成を有する銅とタングステンとの複合導体とを具備することを特徴とするプローブカード用セラミック配線基板。
  2. 前記アルミナの含有量が9〜25質量%であることを特徴とする請求項に記載のプローブカード用配線基板。
  3. 請求項1または2に記載のプローブカード用セラミック配線基板の表面に表面配線層が設けられ、該表面配線層に半導体素子の電気特性を測定するための測定端子が接続されてなることを特徴とするプローブカード。
JP2009292036A 2009-12-24 2009-12-24 プローブカード用セラミック配線基板およびこれを用いたプローブカード Active JP5455610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009292036A JP5455610B2 (ja) 2009-12-24 2009-12-24 プローブカード用セラミック配線基板およびこれを用いたプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292036A JP5455610B2 (ja) 2009-12-24 2009-12-24 プローブカード用セラミック配線基板およびこれを用いたプローブカード

Publications (2)

Publication Number Publication Date
JP2011133303A JP2011133303A (ja) 2011-07-07
JP5455610B2 true JP5455610B2 (ja) 2014-03-26

Family

ID=44346204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292036A Active JP5455610B2 (ja) 2009-12-24 2009-12-24 プローブカード用セラミック配線基板およびこれを用いたプローブカード

Country Status (1)

Country Link
JP (1) JP5455610B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7093227B2 (ja) * 2017-05-29 2022-06-29 京セラ株式会社 セラミック配線基板、プローブ基板およびプローブカード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152463A (ja) * 1991-11-28 1993-06-18 Shinko Electric Ind Co Ltd ムライト−アルミナ多層基板及びその製造方法並びにセラミツクパツケージ
JP4097018B2 (ja) * 2002-06-26 2008-06-04 コーア株式会社 誘電体磁器組成物
JP4305443B2 (ja) * 2005-11-25 2009-07-29 住友電気工業株式会社 半導体製造装置用保持体
JP2008074673A (ja) * 2006-09-22 2008-04-03 Janis Ltd 高強度セラミックス
JP5144288B2 (ja) * 2008-01-29 2013-02-13 京セラ株式会社 プローブカード用配線基板およびプローブカード

Also Published As

Publication number Publication date
JP2011133303A (ja) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5575231B2 (ja) ムライト質焼結体およびこれを用いた配線基板、並びにプローブカード
JP5144288B2 (ja) プローブカード用配線基板およびプローブカード
JP2010271296A (ja) 電気検査用基板及びその製造方法
WO2009139354A1 (ja) セラミック基板、機能性セラミック基板、プローブカード及びセラミック基板の製造方法
JP2012047579A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5725845B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5495774B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2010223849A (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5368052B2 (ja) 多層セラミック基板及びその製造方法
JP5511613B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5455610B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2011208980A (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5144450B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5368053B2 (ja) 多層セラミック基板及びその製造方法
JP5725715B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP5634256B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP5840993B2 (ja) アルミナ質セラミックス、およびそれを用いた配線基板
JP5886529B2 (ja) ムライト質焼結体およびこれを用いた多層配線基板ならびにプローブカード
JP5558160B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP6151548B2 (ja) プローブカード用基板およびプローブカード
JP2012138432A (ja) プローブカード用セラミック配線基板
JP5737925B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2012054298A (ja) プローブカード用セラミック配線基板
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP5144336B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140107

R150 Certificate of patent or registration of utility model

Ref document number: 5455610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150