JPH11176998A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH11176998A JPH11176998A JP33730297A JP33730297A JPH11176998A JP H11176998 A JPH11176998 A JP H11176998A JP 33730297 A JP33730297 A JP 33730297A JP 33730297 A JP33730297 A JP 33730297A JP H11176998 A JPH11176998 A JP H11176998A
- Authority
- JP
- Japan
- Prior art keywords
- mgo
- insulating substrate
- zno
- wiring
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
り込み、半導体素子が誤動作する。 【解決手段】厚み方向に複数個の貫通孔3を有する絶縁
基体1と、前記貫通孔3内に充填され、一端が絶縁基体
1の上面に導出されて半導体素子4の電極4aが接続さ
れる上部接続パッド2aを形成し、他端が絶縁基体1の
下面に導出されて外部電気回路基板5の配線導体5aが
接続される下部接続パッド2bを形成する複数個の配線
層2とから成る配線基板であって、前記絶縁基体1はS
iO2 ーAl2 O3 ーMgOーZnOーB2 O3 系結晶
性ガラスから成り、かつ少なくとも貫通孔3周辺に磁性
材料が含有させた。
Description
積回路素子)等の半導体素子が搭載接続される配線基板
に関するものである。
電気回路基板は酸化アルミニウム質焼結体等の電気絶縁
材料から成る絶縁基体と、該絶縁基体の表面及び内部に
形成され、タングステン、モリブデン、マンガン等の金
属材料から成る複数個の配線導体とで構成されている。
n法等の厚膜形成技術を採用することによって形成さ
れ、具体的には、タングステン、モリブデン、マンガン
等の高融点金属から成る金属粉末に有機バインダー、溶
剤等を添加し、ペースト状となした金属ペーストを生も
しくは焼結セラミック体の外表面にスクリーン印刷法に
より配線導体となる所定パターンに印刷塗布し、次にこ
れを還元雰囲気中で焼成し、高融点金属とセラミック体
とを焼結一体化させることによって形成されている。
部電気回路基板も小型にして、かつ配線導体を高密度に
形成することが要求されるようになってきており、これ
に対応するために配線導体を厚膜形成技術で形成するの
に変えて微細配線が可能な薄膜形成技術で形成した外部
電気回路基板も使用されるようになってきた。
部電気回路基板は、絶縁基体上に、例えば、窒化タンタ
ルやニッケル・クロム合金等から成る接着層と、ニッケ
ル・クロム合金やチタン・タングステン合金、ニッケ
ル、パラジウム等から成る中間層と、金や銅等から成る
主導体層をイオンプレーティング法やスパッタリング
法、蒸着法、メッキ法等の薄膜形成技術を採用すること
によって順次被着させ、次に、これらの各層をフォトリ
ソグラフィー技術で所定パターンに加工し、配線導体と
することによって形成されている。
面に、下面に電極を有する半導体素子が載置され、絶縁
基体上面の配線導体と半導体素子の下面の電極とを半田
等を介し接合させることによって半導体素子が搭載接続
されることとなり、配線導体を介して半導体素子に所定
の電気信号を出し入れすることによって半導体素子が駆
動する。
情報処理装置は高性能化が急激に進展し、これに伴って
半導体素子も高速駆動が行われ、ノイズの影響を極めて
受け易いものになってきたこと、従来の外部電気回路基
板はタングステン、モリブデン等から成る配線導体が高
調波のノイズを伝搬させ易いこと等から配線基板の配線
導体に高調波のノイズが入り込んだ場合、このノイズが
そのまま配線導体を介して半導体素子に入り込み、半導
体素子を誤動作させるという欠点を有していた。
で、その目的は、半導体素子と従来の外部電気回路基板
との間に配され、外部電気回路基板の配線導体に入り込
んだノイズがそのまま半導体素子に入り込むのを有効に
防止し、半導体素子を長期間にわたり正常に作動させる
ことができる配線基板を提供することにある。
数個の貫通孔を有する絶縁基体と、前記貫通孔内に充填
され、一端が絶縁基体の上面に導出されて半導体素子の
電極が接続される上部接続パッドを形成し、他端が絶縁
基体の下面に導出されて外部電気回路基板の配線導体が
接続される下部接続パッドを形成する複数個の配線層と
から成る配線基板であって、前記絶縁基体はSiO2 ー
Al2 O3 ーMgOーZnOーB2 O3系結晶性ガラス
から成り、かつ少なくとも貫通孔周辺に磁性材料が含有
されていることを特徴とするものである。
〜90重量%であることを特徴とするものである。
10〜40重量部の無機物フィラーを含有させたことを
特徴とするものである。
iO2 ーAl2 O3 ーMgOーZnOーB2 O3 系結晶
性ガラスで形成するとともに配線層が配される少なくと
も貫通孔周辺に磁性材料を含有させたことから絶縁基体
に設けた配線層にノイズが伝搬した場合、そのノイズは
磁性材料で熱エネルギーに変換されて吸収され、その結
果、ノイズが半導体素子に入り込むことはなく、半導体
素子を常に正常に作動させることが可能となる。
を形成するSiO2 ーAl2 O3 ーMgOーZnOーB
2 O3 系結晶性ガラスの焼成温度が800〜1050℃
であり、低いことからこの結晶性ガラス中に磁性材料を
含有させて焼成しても磁性材料は磁性を失うことはな
く、ノイズを良好に吸収することが可能となる。
が低いことから銅、銀、金等の融点が低くく、導通抵抗
の低い材料から成る配線層を同時焼成によって形成する
ことが可能となり、配線層を電気信号が伝搬した際、電
気信号に減衰等が生じるのを有効に防止して半導体素子
を正確に作動させることもできる。
10〜40重量部の範囲で含有させると絶縁基体の機械
的強度が強くなり、外力印加によって破損等が招来する
のを有効に防止することもできる。
細に説明する。図1は本発明の配線基板の一実施例を示
し、1は絶縁基体、2は配線層である。
MgOーZnOーB2 O3 系結晶性ガラスから成り、そ
の厚み方向に貫通する複数個の貫通孔3が形成されてお
り、該貫通孔3内には銅、銀、金等から成る導通抵抗の
小さい金属材料から成る配線層2が形成されている。
OーB2 O3 系結晶性ガラスから成る絶縁基体1は、例
えば、SiO2 、Al2 O3 、MgO、ZnO、B2 O
3 から成るガラス成分粉末に適当な有機バインダー、溶
剤、可塑剤等を添加混合して泥漿状となすとともにこれ
を従来周知のドクターブレード法やカレンダーロール法
等を採用しシート状に成形することによって複数枚のグ
リーンシート(生シート)を得、次に、前記グリーンシ
ートに適当な打ち抜き加工を施すとともに所定の順に上
下に積層して生成形体となすとともに該生成形体を80
0〜1050℃の温度で焼成することによって製作され
る。
孔3は、焼成によって絶縁基体1となるグリーンシート
(生シート)に従来周知の金型によるパンチング孔開け
加工法を採用することによって、例えば、直径80μm
〜250μmに形成される。
配線層2が形成されており、該配線層2は外部電気回路
基板5の配線導体5aと半導体素子4の電極4aとを電
気的に接続する作用をなし、配線層2の一端を絶縁基体
1の上面に導出させて上部接続パッド2aを形成すると
ともに、他端を絶縁基体1の下面に導出されて下部接続
パッド2bを形成し、上部接続パッド2aに半導体素子
4の電極4aを半田等から成る導電性接合材6を介して
接合させ、下部接続パッド2bに外部電気回路基板5の
配線導体5aを半田等から成る導電性接合材7を介して
接合させれば半導体素子4の電極4aは配線層2を介し
て外部電気回路基板5の配線導体5aに接続されること
となり、これによって外部電気回路より半導体素子4に
電気信号が出し入れし、半導体素子4を作動させること
ができる。
く、導通抵抗の小さい金属材料によって形成されてお
り、銅、銀、金等の金属粉末に有機バインダー、溶剤、
可塑材等を添加混合して金属ペーストを作成し、この金
属ペーストを焼成によって絶縁基体1となるグリーンシ
ート(生シート)に設けた貫通孔内に充填しておき、グ
リーンシートの焼成と同時焼成によって絶縁基体1の貫
通孔3内に形成される。この場合、SiO2 ーAl2 O
3 ーMgOーZnOーB2 O3 系結晶性ガラスはその焼
成温度が800〜1050℃と低いため、絶縁基体1の
焼成時に金属ペーストの金属粉末が気散してしまうこと
はなく、絶縁基体1と同時焼成によって絶縁基体1の貫
通孔3内に形成することができる。
抵抗が低い金属材料で形成されていることから配線層2
を電気信号が伝搬しても電気信号に減衰等が生じるのを
有効に防止することができ、その結果、半導体素子4を
正確に作動させることができる。
縁基体1は、その内部にZnFe2O4 、MnFe2 O
4 、FeFe2 O4 、CoFe2 O4 、NiFe
2 O4 、CuFe2 O4 の少なくとも1種から成る磁性
材料が含有されており、該磁性材料は配線層2に外部電
気回路から入り込んだ高調波ノイズが伝搬した場合、そ
のノイズを熱エネルギーに変換して吸収し、ノイズが半
導体素子に入り込むのを有効に防止する作用をなし、こ
れによって半導体素子は常に正常に作動させることが可
能となる。
縁基体1となるグリーンシートに、ZnFe2 O4 、M
nFe2 O4 、FeFe2 O4 、CoFe2 O4 、Ni
Fe2 O4 、CuFe2 O4 の少なくとも1種から成る
磁性粉末を添加含有させておくことによって絶縁基体1
内に含有される。
ち、SiO2 ーAl2 O3 ーMgOーZnOーB2 O3
系結晶性ガラスと、磁性材料とより成る絶縁基体1はS
iO2ーAl2 O3 ーMgOーZnOーB2 O3 系結晶
性ガラスの量が10重量%未満、言い換えると磁性材料
が90重量%を超えたものとなるとSiO2 ーAl2 O
3 ーMgOーZnOーB2 O3 系結晶性ガラスの焼成温
度が高いものとなって銅等の金属材料から成る配線層2
と同時に焼成するのが困難となり、またSiO2ーAl
2 O3 ーMgOーZnOーB2 O3 系結晶性ガラスの量
が50重量%を超え、言い換えると磁性材料が50重量
%未満となると、絶縁基体1に設けた配線層2に外部電
気回路基板5の配線導体5aよりノイズが入り込んだ場
合、ノイズを良好に吸収することができず、半導体素子
4に誤動作を起こさせてしまう。従って、前記SiO2
ーAl2 O3 ーMgOーZnOーB2 O3 系結晶性ガラ
スに磁性材料を含有させた絶縁基体1は、SiO2 ーA
l2 O3 ーMgOーZnOーB2 O3 系結晶性ガラスの
量を10〜50重量%の範囲に、磁性材料の量を50〜
90重量%の範囲にしておくことが好ましい。
未満となると、焼成によって絶縁基体1を製作する際、
SiO2 ーAl2 O3 ーMgOーZnOーB2 O3 系結
晶性ガラスとの反応が進行し、磁性材料の残存率が低下
してノイズを効果的に吸収することができなくなり、ま
た10μmを超えるとSiO2 ーAl2 O3 ーMgOー
ZnOーB2 O3 系結晶性ガラスの焼成温度が高いもの
となって銅等の金属材料から成る配線層2と同時に焼成
するのが困難となる。従って、前記磁性材料はその粒径
を0.5μm〜10μmの範囲としておくことが好まし
い。
SiO2 ーAl2 O3 ーMgOーZnOーB2 O3 系結
晶性ガラスで形成することが重要である。
OーB2 O3 系結晶性ガラスは、例えば、SiO2 :4
0〜46重量%、Al2 O3 :25〜30重量%、Mg
O:8〜13重量%、ZnO:6〜9重量%、B
2 O3 :8〜11重量%で形成されている。
OーB2 O3 系結晶性ガラスは、焼成時にガーナイト
(ZnO・Al2 O3 )、コージェライト(2MgO・
2Al2 O3 )、スピネル型結晶相(MgO・Al2 O
3 、ZnO・Al2 O3 )等の結晶相を生成するが、こ
れらの結晶相の生成により絶縁基体1の強度が向上する
という性質を持っている。
ZnOーB2 O3 系結晶性ガラスはその焼成温度が80
0〜1050℃と低いことから、配線層2を銅、銀、金
等の融点が低くく、導通抵抗の低い材料としても絶縁基
体1と同時焼成によって形成することが可能となり、配
線層2を電気信号が伝搬した際、電気信号に減衰等が生
じるのを有効に防止して半導体素子4を正確に作動させ
ることができる。
ZnOーB2 O3 系結晶性ガラスの焼成温度が800〜
1050℃と低いことから焼成時に磁性材料を含有させ
ておいても磁性材料の磁性が失われることはなく、これ
によって配線層2に入り込んだノイズを良好に吸収する
ことが可能となる。
OーB2 O3 系結晶性ガラスはまたその比誘電率が約5
(室温1MHz)と低くく、そのため絶縁基体1の貫通
孔3内に配されている配線層2に電気信号を伝搬させて
も伝搬遅延を招来することはなく、これによって配線層
2に高速で電気信号を伝搬させることが可能となる。
ーZnOーB2 O3 系結晶性ガラスは、SiO2 の量が
40重量%未満、或いは46重量%を超えるとSiO2
ーAl2 O3 ーMgOーZnOーB2 O3 系結晶性ガラ
スの焼成温度が高いものとなって銅等の金属材料から成
る配線層2と同時に焼成するのが困難となる。従って、
SiO2 の量は40〜46重量%の範囲としておくこと
が好ましい。
いは30重量%を超えるとSiO2ーAl2 O3 ーMg
OーZnOーB2 O3 系結晶性ガラスの焼成温度が高い
ものとなって銅等の金属材料から成る配線層2と同時に
焼成するのが困難となる。従って、Al2 O3 の量は2
5〜30重量%の範囲としておくことが好ましい。
成によってSiO2 ーAl2 O3 ーMgOーZnOーB
2 O3 系結晶性ガラスから成る絶縁基体1を製作する
際、生成するコージェライト(2MgO・2Al
2 O3 )の量が少なくなって絶縁基体1の強度を大きく
向上させることができず、また13重量%を超えるとS
iO2ーAl2 O3 ーMgOーZnOーB2 O3 系結晶性ガ
ラスの焼成温度が高いものとなって銅等の金属材料から
成る配線層2と同時に焼成するのが困難となる。従っ
て、MgOの量は8〜13重量%の範囲としておくこと
が好ましい。
成によってSiO2 ーAl2 O3 ーMgOーZnOーB
2 O3 系結晶性ガラスから成る絶縁基体1を製作する
際、生成するガーナイト(ZnO・Al2 O3 )の量が
少なくなって絶縁基体1の強度を大きく向上させること
ができず、また9重量%を超えるとSiO2 ーAl2 O
3 ーMgOーZnOーB2 O3 系結晶性ガラスの焼成温
度が高いものとなって銅等の金属材料から成る配線層2
と同時に焼成するのが困難となる。従って、ZnOの量
は6〜9重量%の範囲としておくことが好ましい。
焼成によってSiO2 ーAl2 O3ーMgOーZnOー
B2 O3 系結晶性ガラスから成る絶縁基体1を製作する
際、ガーナイト(ZnO・Al2 O3 )、コージェライ
ト(2MgO・2Al2 O3)、スピネル型結晶相(M
gO・Al2 O3 、ZnO・Al2 O3 )等の結晶相が
過剰に生成され、絶縁基体1が多孔質のものとなって配
線基板として不向きとなり、また11重量%を超えると
耐薬品性が大きく劣化して配線基板としての信頼性が大
きく低下してしまう。従って、B2 O3 の量は8〜11
重量%の範囲としておくことが好ましい。
ZnOーB2 O3 系結晶性ガラスはその内部に無機物フ
ィラー,具体的にはアルミナ、シリカ、窒化珪素、窒化
アルミニウム等の粉末を外添加で10〜40重量部添加
含有させておくと機械的強度が大幅に向上し、外力印加
によって破損等を招来するのが有効に防止される。従っ
て、絶縁基体1の機械的強度を向上させ、外力印加によ
って破損等を招来しないようにするのは前記SiO2 ー
Al2 O3 ーMgOーZnOーB2 O3 系結晶性ガラス
に無機物フィラーを外添加で10〜40重量部添加含有
させて絶縁基体1を形成することが好ましい。
5〜5μmの範囲としておくとガラスセラミック焼結体
中に均一に分散含有させて絶縁基体1の機械的強度を均
一に向上させることができる。従って、前記無機物フィ
ラーはその粒径を0.5〜5μmの範囲としておくこと
が好ましい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例におい
ては絶縁基体1の全体に磁性材料を含有させたが、磁性
材料を絶縁基体1の貫通孔3周辺のみに含有させてもよ
い。この場合、磁性材料が含有される領域のSiO2ー
Al2 O3 ーMgOーZnOーB2 O3 系結晶性ガラス
の量を10〜50の範囲とし、磁性材料の量を50〜9
0重量%の範囲としておけばよい。
トを積層した成形体を焼成して絶縁基体1を作成した
が、これをプレス成形等によって成形した1つの成形体
を焼成して作成してもよい。また同時に複数のグリーン
シートを積層した成形体を焼成して絶縁基体1を作成す
る際、SiO2 ーAl2 O3 ーMgOーZnOーB2 O
3 系結晶性ガラスに磁性材料を含有させたものと、Si
O2 ーAl2 O3 ーMgOーZnOーB2 O3 系結晶性
ガラスに無機物フィラーを含有させたものとを多層に配
して作成してもよい。
SiO2 ーAl2 O3 ーMgOーZnOーB2 O3 系結
晶性ガラスで形成するとともに配線層が配される少なく
とも貫通孔周辺に磁性材料を含有させたことから絶縁基
体に設けた配線層にノイズが伝搬した場合、そのノイズ
は磁性材料で熱エネルギーに変換されて吸収され、その
結果、ノイズが半導体素子に入り込むことはなく、半導
体素子を常に正常に作動させることが可能となる。
を形成するSiO2 ーAl2 O3 ーMgOーZnOーB
2 O3 系結晶性ガラスの焼成温度が800〜1050℃
であり、低いことからこの結晶性ガラス中に磁性材料を
含有させて焼成しても磁性材料は磁性を失うことはな
く、ノイズを良好に吸収することが可能となる。
が低いことから銅、銀、金等の融点が低くく、導通抵抗
の低い材料から成る配線層を同時焼成によって形成する
ことが可能となり、配線層を電気信号が伝搬した際、電
気信号に減衰等が生じるのを有効に防止して半導体素子
を正確に作動させることもできる。
10〜40重量部の範囲で含有させると絶縁基体の機械
的強度が強くなり、外力印加によって破損等が招来する
のを有効に防止することもできる。
る。
Claims (3)
- 【請求項1】厚み方向に複数個の貫通孔を有する絶縁基
体と、前記貫通孔内に充填され、一端が絶縁基体の上面
に導出されて半導体素子の電極が接続される上部接続パ
ッドを形成し、他端が絶縁基体の下面に導出されて外部
電気回路基板の配線導体が接続される下部接続パッドを
形成する複数個の配線層とから成る配線基板であって、
前記絶縁基体はSiO2 ーAl2 O3 ーMgOーZnO
ーB2 O3系結晶性ガラスから成り、かつ少なくとも貫
通孔周辺に磁性材料が含有されていることを特徴とする
配線基板。 - 【請求項2】前記磁性材料の含有量が50〜90重量%
であることを特徴とする請求項1に記載の配線基板。 - 【請求項3】前記絶縁基体に、外添加で10〜40重量
部の無機物フィラーを含有させたことを特徴とする請求
項1又は2に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33730297A JP3716088B2 (ja) | 1997-12-08 | 1997-12-08 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33730297A JP3716088B2 (ja) | 1997-12-08 | 1997-12-08 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11176998A true JPH11176998A (ja) | 1999-07-02 |
JP3716088B2 JP3716088B2 (ja) | 2005-11-16 |
Family
ID=18307353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33730297A Expired - Fee Related JP3716088B2 (ja) | 1997-12-08 | 1997-12-08 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3716088B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
JP2005317790A (ja) * | 2004-04-28 | 2005-11-10 | Ibiden Co Ltd | インターポーザ |
JP2007525858A (ja) * | 2003-04-15 | 2007-09-06 | センサーズ・フォー・メデセン・アンド・サイエンス・インコーポレーテッド | 一体化されたアンテナを備えたプリント回路装置及びプリント集積回路基板アンテナを備えた埋め込み可能なセンサー処理装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0720049B1 (en) | 1990-05-09 | 1999-08-04 | Fuji Photo Film Co., Ltd. | Photographic processing composition and processing method using the same |
US7611829B2 (en) | 2004-01-30 | 2009-11-03 | Fujifilm Corporation | Silver halide color photographic light-sensitive material and color image-forming method |
-
1997
- 1997-12-08 JP JP33730297A patent/JP3716088B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007525858A (ja) * | 2003-04-15 | 2007-09-06 | センサーズ・フォー・メデセン・アンド・サイエンス・インコーポレーテッド | 一体化されたアンテナを備えたプリント回路装置及びプリント集積回路基板アンテナを備えた埋め込み可能なセンサー処理装置 |
US7800078B2 (en) | 2003-04-15 | 2010-09-21 | Sensors For Medicine And Science, Inc. | Printed circuit board with integrated antenna and implantable sensor processing system with integrated printed circuit board antenna |
JP2011004427A (ja) * | 2003-04-15 | 2011-01-06 | Sensors For Medicine & Science Inc | 一体化されたアンテナを備えたプリント回路装置及びプリント集積回路基板アンテナを備えた埋め込み可能なセンサー処理装置 |
WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
JPWO2005029581A1 (ja) * | 2003-09-24 | 2007-11-15 | イビデン株式会社 | インターポーザ、多層プリント配線板 |
JP4771808B2 (ja) * | 2003-09-24 | 2011-09-14 | イビデン株式会社 | 半導体装置 |
JP2005317790A (ja) * | 2004-04-28 | 2005-11-10 | Ibiden Co Ltd | インターポーザ |
JP4489491B2 (ja) * | 2004-04-28 | 2010-06-23 | イビデン株式会社 | インターポーザ |
Also Published As
Publication number | Publication date |
---|---|
JP3716088B2 (ja) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06291216A (ja) | 基板及びセラミックパッケージ | |
JPH0451078B2 (ja) | ||
JP2002198660A (ja) | 回路基板及びその製造方法 | |
JP3716088B2 (ja) | 配線基板 | |
JP3774336B2 (ja) | 高周波用配線基板およびその製造方法 | |
JP2002043758A (ja) | 多層基板及びその製造方法 | |
JP3582975B2 (ja) | 配線基板 | |
JP3865967B2 (ja) | 磁器およびそれを用いた配線基板 | |
JP3314130B2 (ja) | 低温焼成磁器組成物 | |
JP2004256346A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造 | |
JP2002050865A (ja) | ガラスセラミック配線基板及びその製造方法 | |
JP3441924B2 (ja) | 配線基板およびその実装構造 | |
JP3441941B2 (ja) | 配線基板およびその実装構造 | |
JP3526526B2 (ja) | 半導体素子収納用パッケージ | |
JP3441950B2 (ja) | 配線基板およびその実装構造 | |
JP2004235347A (ja) | 絶縁性セラミックスおよびそれを用いた多層セラミック基板 | |
JPH11135899A (ja) | セラミック回路基板 | |
JP2605306B2 (ja) | 多層回路基板 | |
JPH06302968A (ja) | セラミックス多層配線基板 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JP3457867B2 (ja) | 半導体素子収納用パッケージ | |
JP3470034B2 (ja) | 半導体素子収納用パッケージ | |
JP2004231453A (ja) | ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造 | |
JP3439963B2 (ja) | 半導体素子収納用パッケージ | |
JP2000252385A (ja) | 半導体素子収納用パッケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
A131 | Notification of reasons for refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20050801 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |