WO2005029581A1 - インターポーザ、多層プリント配線板 - Google Patents

インターポーザ、多層プリント配線板 Download PDF

Info

Publication number
WO2005029581A1
WO2005029581A1 PCT/JP2004/013831 JP2004013831W WO2005029581A1 WO 2005029581 A1 WO2005029581 A1 WO 2005029581A1 JP 2004013831 W JP2004013831 W JP 2004013831W WO 2005029581 A1 WO2005029581 A1 WO 2005029581A1
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
thickness
substrate
hole
young
Prior art date
Application number
PCT/JP2004/013831
Other languages
English (en)
French (fr)
Inventor
Takashi Kariya
Toshiki Furutani
Original Assignee
Ibiden Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co.,Ltd. filed Critical Ibiden Co.,Ltd.
Priority to EP04788014A priority Critical patent/EP1667225A4/en
Priority to JP2005514107A priority patent/JP4771808B2/ja
Priority to US10/564,200 priority patent/US20060202322A1/en
Publication of WO2005029581A1 publication Critical patent/WO2005029581A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

 パッケージ基板に搭載したＩＣチップで配線パターンの断線を防ぐことができるインターポーザを提供する。 　インターポーザ７０をパッケージ基板１０とＩＣチップ１１０との間に介在させることで、熱膨張の大きな多層プリント配線板１０と熱膨張の小さなＩＣチップ１１０との間の熱膨張率差による応力を吸収させることができる。特に、インターポーザ７０を構成する絶縁性基板８０としてヤング率５５～４４０ＧＰａのものを用いることで、インターポーザ７０内で応力を吸収する。

Description

明 細 書
インターポーザ、多層プリント配線板
技術分野
[0001] この発明は、インターポーザ及び多層プリント配線板に係り、特に、榭脂からなるパ ッケージ基板とセラミック力もなる ICチップとの間に介在するインターポーザ、及び、 I cチップを接続するためのインターポーザを備える多層プリント配線板に関するもの である。
背景技術
[0002] ファインピッチの ICチップをドータボード等の外部基板と接続するためにパッケージ 基板が用いられている。ノ ッケージ基板の材料としては、セラミック又は樹脂が用いら れている。ここで、セラミックパッケージ基板は、焼成してなるメタライズ配線を用いる ため、抵抗値が高くなり、更に、セラミックの誘電率は高ぐ高周波、高性能の ICを搭 載することが難しい。一方、榭脂製パッケージ基板は、めっきによる銅配線を用い得 るため、配線抵抗を下げることができ、榭脂の誘電率は低ぐ高周波、高性能の ICを 搭載することが相対的に容易である。
ここで、パッケージ基板と ICチップとの間にインターポーザを介在させる技術として は、特許文献 1一特許文献 4がある。
[0003] 特許文献 1：特開 2001-102479号公報
特許文献 2：特開 2002-373962号公報
特許文献 3：特開 2002-261204号公報
特許文献 4:特開 2000-332168号公報
発明の開示
発明が解決しょうとする課題
[0004] ICの周波数力 3GHzを越えると、 ICの配線層の榭脂を低誘電率ィ匕しな 、と、誤動 作が発生する。低誘電ィ匕するには、配線層の樹脂に、気泡を含有させることが行わ れている。気泡を含有すると樹脂が脆くなる。このような脆い樹脂で配線層を形成し ている ICを搭載すると、基板実装時等における熱応力のため、 ICの榭脂層に、亀裂 、断線が発生する。
[0005] 本発明は、上述した課題を解決するためになされたものであり、その目的とするとこ ろは、熱膨張、熱収縮によるクラックの発生を防止すると共に、 ICチップ等の電子部 品へ安定して電気を供給できるインターポーザ、及び、インターポーザを備える多層 プリント配線板を提供することにある。
課題を解決するための手段
[0006] 発明者らは、上記目的の実現に向け鋭意研究した結果、榭脂からなるパッケージ 基板とセラミック力もなる ICチップとを、電気的に接続するインターポーザを介在させ るとの着想を持った。
[0007] 上記インターポーザを構成する絶縁性基材は、ヤング率が 55— 440GPaであって 、その厚みは、以下の関係が望ましい。
ノ ッケージ基板厚み X O. 05≤絶縁性基材の厚み≤パッケージ基板厚み X I . 5、 さら〖こは、ノ ッケージ基板厚み X O. 1≤絶縁性基材の厚み≤パッケージ基板厚み X 1. 0が好適である。ここでパッケージ基板とは、後述するコア基板に片面または両面 に層間絶縁層と導体回路を積層した榭脂製パッケージ基板をいう。
本発明者が半導体装置の基板実装時における熱応力の解析 (3Dストリップシミュレ ーシヨン：インターポーザ、インターポーザのスルーホール導体、 ICチップ、パッケ一 ジ基板、インターポーザと ICチップやインターポーザとパッケージ基板を接合するは んだ等の各構成材料を同一とし、それらのヤング率、ポアソン比、熱膨張係数、厚み を入力して計算を行った)を行なったところ、インターポーザを構成する絶縁性基材 のヤング率が、前記した範囲内であると、 ICチップ、インターポーザと榭脂製パッケー ジ基板の温度変化に対する各変形量が、 IC≤インターポーザく〈パッケージ基板 の関係となる。つまり、 ICと榭脂製パッケージ基板間に、上述の範囲のヤング率を有 するインターポーザを介在させることで、 ICの変形量に対して、榭脂製パッケージの 変形量が大きくても、インターポーザは変形しにくいので、 ICと榭脂製パッケージの 熱膨張差に起因する熱応力は、 ICの榭脂層には伝わりに《なる。従って、 ICの榭 脂の破壊を防止するのに、 ICとパッケージ基板間に高ヤング率なインターポーザを 介在することは有効である。 インターポーザを構成する絶縁性基材のヤング率力 55GPa未満だと、ヤング率 が低いため、パッケージ基板と ICチップとの間にインターポーザを介しても、インター ポーザの変形量が大きくなり、 ICの配線層の樹脂に応力が到達する。一方、 440GP aを越えると、インターポーザとパッケージ基板間の半田バンプに応力が集中して、そ こで亀裂、断線が発生する。
インターポーザは、 ICの外部電極と榭脂製パッケージ基板の接続パッドを真っ直ぐ スルーホール導体で電気的に接続する構造となっている。スルーホール導体は、ィ ンターポーザを構成する絶縁性基材に比べて、低ヤング率の導電性物質で形成さ れている。このため、インターポーザを構成する絶縁性基材は、 IC直下部と IC直下 以外部で、ヤング率や熱膨張係数が異なっている。そのため、 ICの周辺直下部を起 点として、インターポーザを構成する絶縁性基材が反り易い。その反り量は厚みにも 依存するため、インターポーザを構成する絶縁性基材のヤング率が 55— 440GPaの 範囲内であっても、インターポーザを構成する絶縁性基材の厚みが、榭脂製パッケ ージ基板厚み X O. 05未満となると、その厚みが薄いため、変形量や反り量が大きく なる。その結果、 ICは、外方向に引っ張られる力や曲げられる力を受けることとなり、 I Cの配線層の樹脂に亀裂、断線が発生する。
インターポーザを構成する絶縁性基材のヤング率が 55— 440GPaの範囲内であつ て、その厚みが、榭脂製パッケージ基板厚み X O. 05以上になると、厚みがあるため 、インターポーザを構成する絶縁性基材は、剛性が増す。そのため、インターポーザ を構成する絶縁性基材の IC直下部とそれ以外部で物性が異なることにより発生する 変形及び反りが少なくなる。それ故、 IC力 Sインターポーザと一緒に変形したり反ったり する量が小さくなるので、 ICの配線層の樹脂に亀裂、断線が発生することがない。 インターポーザを構成する絶縁材料の厚みは、ノ ッケージ基板のコアの厚み X 0. 08以上であることが望ましい。それは、ノ¾ /ケージ基板は、コア基板が主体であるた め、ノ ッケージ基板の変形は、コア基板に依存するからである。
一方、インターポーザの厚みが、パッケージ基板厚み X 1. 5を超えると、インターポ 一ザが反らない。このため、 ICとインターポーザ間の熱膨張係数差に起因する応力 が Z方向に緩和することなく X— Y方向に集中する（ここで、 X— Y方向はインターポー ザ表面と平行な方向を言う）こととなり、 ICの配線層の樹脂に亀裂、断線が発生する。 また、半導体装置全体が厚くなるので、薄型化の要求に応えられない。他の理由とし ては、絶縁性基材が厚くなると小径の貫通孔を形成することが難しいので、ファイン ィ匕に不向きとなる。
[0008] インターポーザを構成する絶縁性基材の材料は、ヤング率が、 55— 440GPaであ れば、特に限定することはないが、例えば、パイレックス (登録商標)ガラス、 SFガラ
2 ス、 BK7ガラス、 MGFガラス等のガラス基板、ジルコニァ、窒化アルミニウム、窒化
2
珪素、炭化珪素、アルミナ、ムライト、コージライト、ステアタイト、 LTCC基板 (低温焼 成セラミック基板）、フォルステライト等のセラッミク基板ゃォレフイン榭脂、エポキシ榭 脂、ポリイミド榭脂、フエノール榭脂、 BT榭脂等の熱硬化性榭脂をガラスクロス等の 心材に含浸させた基板やさらにガラスフィラー、アルミナ、ジルコユア等の無機フイラ 一を分散させた基板が挙げられる。
[0009] この内、インターポーザの出発材料としては、焼成済みのセラミック基板やガラス基 板を用いるのが好適である。貫通孔形成後、収縮や寸法変化を引き起こす高温処理 がないので、貫通孔の位置精度を高めることができる。また、ノ ィレックス (登録商標） ガラス、ムライト、コージライト、ステアタイト、フォルステライト等のガラス成分含有セラ ミック基板をインターポーザに用いると、誘電率が低いので、高速信号を伝送する際 、有利となる。
[0010] IC等の電子部品とインターポーザ間、インターポーザとパッケージ間の接合部に使 うはんだ材料としては、特に限定することはないが、例えば、 Sn/Pb, Sn/Ag, Sn , Sn/Cu, Sn/Sb, Sn/In/Ag, Sn/Bi, Sn/In,銅ペース卜，銀ペース卜，導 電性榭脂等が挙げられる。
[0011] インターポーザを構成する絶縁性基材の大きさは、以下の関係が好ましい。
インターポーザに搭載する電子部品の投影面積≤インターポーザを構成する絶縁 性基材の面積≤パッケージ基板の投影面積 X I、さらには、電子部品の投影面積 X 1. 2≤インターポーザを構成する絶縁性基材の面積≤パッケージ基板の投影面積 X O. 8が好適である。
[0012] インターポーザを構成する絶縁性基材の面積が、電子部品の投影面積未満だと、 電子部品をインターポーザ上に搭載できな 、からである。インターポーザを構成する 絶縁性基材の面積が、電子部品の投影面積 X 1. 2以上になると、インターポーザと 電子部品との間に、段差ができるので、その間にモールド榭脂を充填することが可能 となる。モールド榭脂も応力を緩和することができるので、さらに、熱衝撃に対する接 合部及び電子部品の寿命が延びる。インターポーザを構成する絶縁性基材の面積 力 ノ ッケージ基板の投影面積の 0. 8倍以下だと、インターポーザとパッケージ本体 の間にも段差ができるので、その間にも、モールド榭脂を充填することができる。両者 の間にモールド榭脂を充填することで、半導体装置全体として、熱衝撃に対する信 頼性が向上する。そして、インターポーザを構成する絶縁性基材の大きさが、ノ^ケ ージ基板の投影面積を越えると、基板全体が大きくなるので、小型化の要求に応えら れない。インターポーザが大きくなると、温度変化に対して変形量が多くなるので IC の絶縁星が破壊しやすい。
[0013] 上記インターポーザを構成する絶縁性基材は、そのヤング率が、 55— 440GPaで あって、その厚みは、パッケージ基板厚みの 0. 05倍以上、 1. 5倍以下であって、表 裏を電気的に接続するスルーホール導体が形成されている貫通孔を有しており、 IC の電源、グランド端子に接続している貫通孔の配置は、格子状または、千鳥状である ことが好ましい。ピッチは、 60— 250 m力 S好適である。より好ましくは 180 m以下 である。
貫通孔は、導電性物質で充填してもよいし、貫通孔をめっき等で覆い、その未充填 部に絶縁剤あるいは導電性物質を充填した構造でもよい。貫通孔に充填する導電性 物質は、特に限定することはないが、導電性ペースト、金属ペーストよりは、例えば、 銅、金、銀、ニッケル等の単一の金属もしくは、二種以上力 なる金属で充填されて いることが好ましい。それは、導電性ペーストと比較して、抵抗が低いため、 ICへの電 源の供給がスムーズになったり、発熱量が低くなつたりするからである。他の理由とし ては、貫通孔内が金属で完全に充填されているため、金属の塑性変形により、応力 を吸収できるからである。
[0014] インターポーザを構成する絶縁性基材の貫通孔の配置が、格子状または、千鳥状 であり、貫通孔間のピッチが、 250 /z m以下であると、隣合う貫通孔間の距離が小さく なるので、インダクタンスが減少し、 ICへの電源の供給がスムーズになる力もである。 I Cの電源端子と接続して ヽるスルーホール導体は、隣接する位置に ICのグランド端 子と接続しているスルーホール導体を配置するのが好適である。また、 ICのグランド 端子と接続して ヽるスルーホール導体は、隣接する位置に ICの電源端子と接続する スルーホール導体を配置するのが好適である。貫通孔間のピッチが、 250 m以下 であると良い他の理由は、貫通孔のピッチを狭ピッチ化しようとすると貫通孔の径が 小さくなる力もである。貫通孔の径が、小さくなると、貫通孔に充填されている導電性 物質の径が、小さくなる。すると、導電性物質は、発生した応力により変形しやすくな るので、導電性物質にても、応力緩和が可能となるからである。その径としては、 30 一 150 /z m以下が好ましい。 30 /z mを下まわると、貫通孔内の導電性物質の強度が 無くなり、導電性物質が疲労破壊してしまう。一方、 150 /z mを越えると、温度変化時 における導電性物質と絶縁性基板との膨張、収縮量差が大きくなるので、導電性物 質あるいは絶縁性基板が疲労破壊する。貫通孔の径が 125 /z m以下になると、 ICの 電源端子、グランド端子と接続して 、る貫通孔の配置を千鳥状または格子状とするこ とが有効となる。なぜなら、導体抵抗が高くなるので、 ICの電源、グランド端子と接続 している貫通孔では、発熱量が多くなるからである。貫通孔の配置が格子状、または 千鳥状になっていると、それらは均一に配置される。それ故、使用時におけるインタ 一ポーザの温度分布が一様になるため、特定の箇所に応力が集中しないので、 IC チップの絶縁層が破損しない。また、均一に貫通孔が形成されているため、 ICチップ 直下の絶縁性基材の物性 (熱膨張係数、ヤング率等)がー様となる。
絶縁性基材の貫通孔の断面形状としては、少なくとも 1端面の開口径が、貫通孔中 心の穴径以上であることが好ましい。さらには、 1端面の開口径 Z貫通孔の最小穴径 の関係が、 1. 02-5. 0が好ましい。 1未満であると、貫通孔内に導電性物質を未充 填なぐ充填するのが難しい。 1. 02以上となると、貫通孔端面の開口径が、その他 の貫通孔部分より大きくなるので、導電性物質の充填が容易に行なわれる。その結 果、導電物質内にボイドが発生しにくい。ボイドが発生しにくいので、導体全体の導 通抵抗が低くなるし、ボイド近辺でのジュール熱が発生しなくなるので、 ICへの電源 の供給が、スムーズになり、 3GHzを越える高周波領域での誤動作がなくなる。また、 貫通孔の形状が、テーパー状となっているため、発生した応力は、スルーホールの 形状に沿って、接合部に到達する事となる。そのため、応力が、直線的に、接合部に 到達せず、分散する効果もある。この点から、インターポーザの少なくとも 1端面の開 口径が、貫通孔の中心部の穴径より、大きい方が、有利である。さらに、両端面の開 口径が、中心部の開口径より大きい方が良い。一方、 1端面の開口径 Z貫通孔の最 小径が 5を越えると、ランド径が大きくなるか、中心部の開口径が小さくなる。前者の 場合は、ファインィ匕に向かな力つたり、インターポーザが大きくなる。サイズが大きくな るとその分応力が大きくなるので、 ICの絶縁層が破壊され易くなる。後者の場合は、 最小径の部分で導電性物質が断線し易くなる。貫通孔の中心部の穴径より、 1端面 の方が開口径を大きくするのは、例えば、真っ直ぐ開口するときより、レーザのショット 数を少なくすればよい。また、貫通孔の中心部より、両端面の開口径を大きくするに は、両面から、例えば、レーザやブラスト等で開口することで可能となる。
発明を実施するための最良の形態
[実施例]
1.榭脂製パッケージ基板
榭脂製パッケージ基板 10の構成について、実施例 1に係る榭脂パッケージ基板 10 の断面図を示す図 1を参照して説明する。榭脂製パッケージ基板は 10では、多層コ ァ基板 30を用いている。多層コア基板 30の表面側に導体回路 34、導体層 34P、裏 面に導体回路 34、導体層 34Eが形成されている。上側の導体層 34Pは、電源用の プレーン層として形成され、下側の導体層 34Eは、グランド用のプレーン層として形 成されている。更に、多層コア基板 30の内部の上面側に内層の導体層 16E、下面 側に導体層 16Pが形成されて 、る。上側の導体層 16Eはグランド用のプレーン層と して形成され、下側の導体層 16Pは電源用のプレーン層として形成されている。電源 用のプレーン層 34Pとプレーン層 16Pとは、電源用スルーホール 36Pにより接続され る。グランド用のプレーン層 34Eとプレーン層 16Eとは、グランド用スルーホール 36E により接続される。多層コア基板 30の上下での信号の接続は、信号用スルーホール 36Sにより行われる。プレーン層は、片側だけの単層であっても、 2層以上に配置し たものでもよい。 2層一 4層で形成されることが望ましい。 4層以上では電気的な特性 の向上が確認されて!ヽな 、ことからそれ以上多層にしてもその効果は 4層と同等程 度である。特に、 2層で形成されることが、多層コア基板の剛性整合という点において 基板の伸び率が揃えられるので反りが出にくいからである。多層コア基板 30の中央 には、電気的に隔絶された金属板 12が収容されている（該金属板 12は、インバー、 42合金等の低熱膨張係数金属からなり、心材としての役目を果たしており、スルーホ ールゃバイァホールなどとの電気的な接続がされていない。主として、基板の熱膨張 係数を下げたり、反りに対する剛性を向上させているのである。その配置は、基板全 体に配しても良いし、搭載する IC周辺下に枠状に配しても良い。 )0該金属板 12に、 絶縁榭脂層 14を介して上面側に内層の導体層 16E、下面側に導体層 16Pが、更に 、絶縁榭脂層 18を介して上面側に導体回路 34、導体層 34Pが、下面に導体回路 3 4、導体層 34Eが形成されている。
[0017] 多層コア基板 30の表面の導体層 34P、 34Eの上には、バイァホール 44及び導体 回路 42の形成された層間榭脂絶縁層 40と、バイァホール 54及び導体回路 52の形 成された層間榭脂絶縁層 50とが配設されて 、る。該バイァホール 54及び導体回路 5 2の上層にはソルダーレジスト層 60が形成されており、該ソルダーレジスト層 60の開 口部 62を介して、上面側のバイァホール 54及び導体回路 52に信号用バンプ 64S、 電源用バンプ 64P、グランド用バンプ 64Eが形成されている。同様に、下面側のバイ ァホール 54及び導体回路 52に信号用外部端子 66S、電源用外部端子 66P、グラン ド用外部端子 66Eが形成されている。
[0018] スルーホール 36E、 36P、 36Sは、コア基板 30に形成した通孔の導体層を形成さ せ、その空隙内に絶縁榭脂 17を充填させて成る。それ以外にも、導電性ペーストもし くはめつきなどにより、スルーホール内を完全に埋めても良い。
[0019] ここで、コア基板 30表層の導体層 34P、 34Eは、厚さ 5— 35 μ mに形成され、内層 の導体層 16P、 16Eは、厚さ 5— 250 mに形成され、層間榭脂絶縁層 40上の導体 回路 42及び層間榭脂絶縁層 50上の導体回路 52は 5— 25 mに形成されている。
[0020] 本実施例に用いた榭脂製パッケージ基板は、コア基板 30の表層の電源層（導体層 ) 34P、導体層 34、内層の電源層（導体層） 16P、導体層 16Eおよび金属板 12を厚 くした。これにより、コア基板の強度が増す。従って、コア基板自体を薄くしたとしても 、反りや発生した応力を基板自体で緩和することが可能となる。
[0021] また、導体層 34P、 34E、導体層 16P、 16Eを厚くすることにより、導体自体の体積 を増やすことができる。その体積を増やすことにより、導体での抵抗を低減することが できる。
[0022] 図 2は、榭脂製パッケージ基板 10にインターポーザ 70を取り付けた状態を示す断 面図であり、図 3は、インターポーザ 70に ICチップ 110を取り付け、榭脂製パッケー ジ基板 10をドータボード 120に取り付けた状態を示す断面図である。インターポーザ 70は、絶縁性基材 80の貫通孔 81に導電性物質 84を充填してなるバイァホール 72 の上面にランド 74を下面に電源用ランド 76P、信号用ランド 76S、グランド用ランド 76 Eを配置することで構成されて 、る。榭脂製パッケージ基板 10とインターポーザ 70と の間には榭脂製のアンダーフィル 68が充填されている。インターポーザ 70の上面側 のランド 74には半田 114を介して、 ICチップ 110のランド 112が接続されている。イン ターポーザ 70と ICチップ 110との間には榭脂製のアンダーフィル 69が充填されてい る。
[0023] 榭脂製パッケージ基板 10の上面側の信号用バンプ 64S、電源用バンプ 64P、ダラ ンド用バンプ 64Eには、インターポーザ 70の信号用ランド 76S、電源用ランド 76P、 グランド用ランド 76Eへ接続される。一方、榭脂製パッケージ基板 10の下側の信号 用外部端子 66S、電源用外部端子 66P、グランド用外部端子 66Eには、ドータボー ド 120の信号用ランド 122S、電源用ランド 122P、グランド用ランド 122Eへ接続され ている。この場合における外部端子とは、 PGA、 BGA,半田バンプ等を指している。
[0024] 実施例 1の榭脂製パッケージ基板 10では、導体層 34P、 16Pを電源層として用い ることで、 ICチップ 110への電源の供給能力が向上させることができる。そのため、該 ノ ッケージ基板 10上に ICチップ 110を実装したときに、 ICチップ 110—基板 10—ド ータボード 120側電源までのループインダクタンスを低減することができる。そのため に、初期動作における電源不足が小さくなるため、電源不足が起き難くなり、そのた めにより高周波領域の ICチップを実装したとしても、初期起動における誤動作やエラ 一などを引き起こすことがない。更に、導体層 34E、 16Eをグランド層として用いること で、 ICチップの信号、電力供給にノイズが重畳しなくなり、誤動作やエラーを防ぐこと ができる。更に図示しないコンデンサを実装することにより、コンデンサ内の蓄積され ている電源を補助的に用いることができるので、電源不足を起しに《なる。
[0025] 図 4に図 3中の ICチップ 110、インターポーザ 70、榭脂製パッケージ基板 10の平 面図を示す。榭脂製パッケージ基板の外形サイズは 40mm X 40mmで、厚みは 1. 0 mmである。なお、コア基板の厚みは 0. 8mmである。インターポーザを構成する絶縁 性基材 70の外形サイズは 28m X 28mで、厚みは 100 m、 ICチップ 110の外形サイ ズは 20mm X 20mmである。
[0026] 図 5 (A)にインターポーザ 70の一部平面例を示す。ここでは、 ICの電源端子、ダラ ンド端子と接続して ヽる一部の貫通孔を示して ヽる。インターポーザのランド 74 (貫通 孔 81)は、格子状に配置され、ピッチ P1は、例えば 175 mに設定されている。図 5 ( B)は、別例に係るインターポーザの平面図を示す。インターポーザのランド 74 (貫通 孔 81)は、千鳥状に配置され、ピッチ P2は、例えば 120 mに設定されている。 +は ICの電源端子と接続して ヽる貫通孔、—は ICのグランド端子と接続して ヽる貫通孔で ある。
[0027] 実施例 1では、 ICチップ 110とパッケージ基板 10を接合するのにインターポーザ 7 0を介在しているため、応力が ICチップ 110とインターポーザ 70間の接合部（半田 11 4)とインターポーザ 110とパッケージ基板 10間の接合部 (信号用バンプ 64S、電源 用バンプ 64P、グランド用バンプ 64E)の 2箇所に分散する。そして、さらに、ヤング率 = 55GPaであって、パッケージ基板厚み X 0. 05のインターポーザ 70を介在するこ とで、セラッミック製 ICチップ 110と榭脂製パッケージ基板 10間の熱膨張差による応 力をインターポーザ 70が受けとめて、 ICチップ 110の配線層の榭脂に、応力を伝達 しない。その結果、 ICチップの配線層の樹脂に亀裂、断線が発生しない。
[0028] 2.インターポーザの作成
[実施例 1] ヤング率 = 55GPa,外形サイズ = 32mm X 32mm、インターポーザの厚 み = 50 μ m
実施例 1のインターポーザの製造工程について図 6を参照して説明する。 (1)ビスフエノール A型エポキシ榭脂 100重量部とイミダゾール型硬化剤 5重量部とァ ルミナフイラ一 60重量部を混合し、該榭脂をガラスクロスに含浸後、乾燥して、 Bステ ージとしたプリプレダ 80と、銅箔 78とを積層して加熱加圧プレスすることにより得られ る硬化済みの片面銅張積層板 80Aを出発材料として用いる（図 6 (A) )。この絶縁性 基材 80の厚さは 50 μ m、銅箔 78の厚さは 12 μ mである。このインターポーザを構成 する絶縁性基板のヤング率は、 JISに従い、 3点曲げ法にて、測定したところ、 55GP aであった。なお、ヤング率測定には、 1mm厚の絶縁性基材を用いた。
[0029] (2)っ 、で、絶縁材側から、表 1の条件にて、炭酸ガスレーザ照射を行って、絶縁性 基材 80を貫通して銅箔 78に至るノ ィァホール形成用開口 81を形成し、さらにその 開口 81内を紫外線レーザ照射によってデスミア処理した（図 6 (B) )。この実施例 1に おいては、バイァホール形成用の開口の形成には、三菱電機製の高ピーク短パルス 発振型炭酸ガスレーザ加工機を使用し、基材厚 50 mのガラス布エポキシ榭脂基材 に、マスクイメージ法で絶縁材側カもレーザビーム照射して 100穴/秒のスピードで 、 125 mのバイァホール形成用の開口を形成した。その配置は、 ICの外部電極に 1： 1で対応した位置に 180 mピッチに形成した。なお、 ICの電源、グランド用端子 は格子状である。バイァホール形成後、デスミア処理を行なった。デスミア処理用の YAG第 3高調波を用いた紫外線レーザ照射装置は、三菱電機社製の GT605LDX を使用し、そのデスミア処理のためのレーザ照射条件は、発信周波数が 5KHz、パ ルスエネルギーが 0. 8iuJ、ショット数が 10であった。
[表 1]
Figure imgf000013_0001
[0030] (3)デスミア処理を終えた基板に対して、銅箔を PETフィルム 85で保護してから、銅 箔 78をめつきリードとして、以下のめっき液と条件にて、電解銅めつき処理を施して、 開口 81の上部にわずかの隙間を残して、その開口 81内に電解銅めつき 84を充填し てノィァホール 72を形成する（図 6 (C) )。
〔電解めつき液〕
硫酸 2. 24 mol/1
硫酸銅 0. 26 mol/1 添加剤 19. 5 mlZl (アトテックジャパン社製、カパラシド GL)
〔電解めつき条件〕
電流密度 6. 5 A/dm2
時間 30分
温度 22± 2 °C
[0031] (4)さらに、銅めつき上 84に、塩ィ匕ニッケル 30gZl、次亜リン酸ナトリウム 10gZl、ク ェン酸ナトリウム lOg/1からなる pH = 5の無電解ニッケルめっき液に 20分間浸漬し て、 5 /z mのニッケルめっき層 86を形成した。さらに、その基板を、シアンィ匕金カリウム 2gZl、塩ィ匕アンモ-ゥム 75gZlクェン酸ナトリウム 50gZl、次亜リン酸ナトリウム 10g Zlからなる無電解金めつき液に 93°Cの条件で 23秒間浸漬して、ニッケルめっき層 上に厚さ 0. 03 mの金めつき層 87を形成した。金めつき 87を施した後、以下のめつ き液と条件で、金めつき層 87上に、すずめつき 88を 30 m析出させ、ランド 74を形 成した（図 6 (D) )。すずめつき 88はなしでもよい。
〔電解めつき液〕
硫酸 105mlZl
硫酸すず 30gZl
添加剤 40 ml/1
〔電解めつき条件〕
電流密度 5 A/dm2
時間 45分
温度 22± 2 °C
[0032] (5)その後、銅箔 78上の PETフィルム 85を剥離し、銅箔 78にドライフィルムを貼り付 け、露光現像後、銅箔 78をアルカリエッチング液にてエッチング処理を施して、ランド 76P、 76S、 76Eを形成した。
(6)最後に、 32mm X 32mmに外形力卩ェを行い、インターポーザとした。
[0033] [実施例 2] ヤング率 = 55GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 64
実施例 2のインターポーザは、実施例 1において、出発材料の基板厚みを 64 mと した。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、貫 通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。それ以外は
、実施例 1と同じである。
[表 2]
「レーザ条件」
Figure imgf000015_0001
[0034] [実施例 3] ヤング率 = 55GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 100
実施例 3のインターポーザは、実施例 1において、出発材料の基板厚みを 100 m とした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、 貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。それ以外 は、実施例 1と同じである。
[表 3]
「レーザ条件」
Figure imgf000015_0002
[0035] [実施例 4] ヤング率 = 55GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み =400
実施例 4のインターポーザは、実施例 1において、出発材料の基板厚みを 400 m とした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また、 貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。それ以外 は、実施例 1と同じである。
[表 4] 「レーザ条件」
Figure imgf000016_0001
[0036] [実施例 5] ヤング率 = 55GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 1000 /z m
実施例 5のインターポーザは、実施例 1において、出発材料の基板厚みを 1000 mとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また 、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。それ以 外は、実施例 1と同じである。
[表 5]
「レーザ条件」
Figure imgf000016_0002
[0037] [実施例 6] ヤング率 = 55GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 1500 /z m
実施例 6のインターポーザは、実施例 1において、出発材料の基板厚みを 1500 mとした。それに伴い、貫通孔を形成するレーザ条件を下表の条件に変更した。また 、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。それ以 外は、実施例 1と同じである。
[表 6]
「レーザ条件」
Figure imgf000016_0003
[0038] [実施例 7] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 50 πι
実施例 7のインターポーザの製造方法を図 7及び図 8を参照して説明する。 (1) 32mm X 32mm X厚さ 50 μ mの焼成済みのジルコユア基板（日本ファインセラミ ック社製) 80Bを出発材料（図 7 (A) )とした。この絶縁性基板のヤング率は、 JISに従 い、 3点曲げ法にて、測定したところ、 200GPaであった。なお、ヤング率測定には、 1 mm厚の絶縁性基材を用いた。この基板 80Bの一面にウレタン系のレジスト 79を貼り 付け、通常の写真法により、 ICの外部電極に対応する位置に、 125 /z m径の開口部 8 laを形成した（図 7 (B) )。
[0039] (2)っ 、で、レジスト 79を形成してある側から、新東ブレーター社製のサンドブラスト 装置で、下記の条件にて、サンドブラスト処理を行なって、 125 mのバイァホール形 成用の開口 81を形成した。その配置は、 ICの外部電極に 1： 1で対応した位置に 18 0 /z mピッチに形成した（図 7 (C) )。なお、 ICの電源とグランド端子は格子状配置であ つた。その後レジスト 79を剥離した。
[表 7]
「サンドブラス卜条件」
Figure imgf000017_0001
[0040] (3)バイァホール形成用の開口 81を形成した基板全表面に、先ず、スパッタにより 0
. ： mのクロム被膜を形成し、続いてそのクロム被膜上に 0. 14 mのニッケル被膜
(クロム被膜及びニッケル被膜を被膜 82として表す)を蒸着した (図 7 (D) )。
[0041] (4)次に、以下の組成の無電解銅めつき水溶液中に、基板を浸漬し、ニッケル被膜 上に厚さ 0. 6-3. 0 mの無電解銅めつき膜 83を形成した（図 7 (E) )。
〔無電解めつき水溶液〕
200 molZl硫酸銅
0. 800 mol/lEDTA
0. 030 mol/lHCHO
050 mol/lNaOH 100 mol/1 a oc ' —ビビリジル
100 mgZlポリエチレングリコール（PEG) 0. 10 g/1
〔無電解めつき条件〕
34°Cの液温度で 40分
[0042] (4)次に、無電解銅めつき膜 83上に、貫通孔 81内に優先的に析出するめつき液とめ つき条件を用いて、貫通孔 81内の充填と基材 80Bの表面に、電解銅めつき 84を形 成した（図 8 (A) )。
〔電解めつき液〕
硫酸 150gZl
硫酸銅 160g/l
添加剤 19. 5 ml/1
〔電解めつき条件〕
電流密度 6. 5A/dm2
時間 80分
温度 22 ± 2 °C
攪拌 噴流攪拌
[0043] (5)その後、基板 80Bの一面は、 PETフィルム 85で保護し、他面のみを、基材 80B の表面が露出するまで研磨を行なった（図 8 (B) )。
[0044] (6)さらに、貫通孔 81の銅めつき 84上に、ニッケル 86 (5 m)、金めつき 87 (0. 03 m)を施した後、他面の銅をリードとして、すずめつき（実施例 1と同条件） 88を 30 m析出させ、ランド 74を形成した（図 8 (C) )。すずめつき 88はなしでもよい。
[0045] (7)その後、 PETフィルム 85を剥離し、 PETフィルム 85下にあった電気銅 84にドライ フィルムを貼り付け、露光現像後、電気銅めつき層と無電解銅めつき層をアルカリエツ チング液にてエッチング処理を施して、ランド 76P、 76S、 76Eを形成した（図 8 (D) )
[0046] [実施例 8] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 64
実施例 8のインターポーザは、実施例 7において、出発材料の基板厚みを 64 mと した。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。 また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。そ れ以外は、実施例 7と同じである。
[表 8]
「サンドブラスト条件」
Figure imgf000019_0001
[0047] [実施例 9] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み = 100
実施例 9のインターポーザは、実施例 7において、出発材料の基板厚みを 100 m とした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した。 また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。そ れ以外は、実施例 7と同じである。
[表 9]
「サンドブラス卜条件」
Figure imgf000019_0002
[0048] [実施例 10] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み =400 /z m
実施例 10のインターポーザは、実施例 7において、出発材料の基板厚みを 400 mとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更した 。また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。そ れ以外は、実施例 7と同じである。
[表 10] 「サンドブラスト条件」
Figure imgf000020_0001
[0049] [実施例 11] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm,インターポーザ の厚み = 1000 /z m
実施例 11のインターポーザは、実施例 7において、出発材料の基板厚みを 1000 /z mとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更 した。また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更し た。それ以外は、実施例 7と同じである。
[表 11]
「サンドブラスト条件」
Figure imgf000020_0002
[0050] [実施例 12] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み = 1500 /z m
実施例 12のインターポーザは、実施例 7において、出発材料の基板厚みを 1500 /z mとした。それに伴い、貫通孔を形成するサンドブラスト条件を下表の条件に変更 した。また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更し た。それ以外は、実施例 7と同じである。
[表 12]
「サンドブラスト条件」
Figure imgf000020_0003
[0051] [実施例 13] ャング率=4400?&,外形サィズ= 32111111 32111111、ィンタ の厚み = 50 πι
実施例 13の出発材料の製法について先ず説明する。
(a)平均粒径が 0. の SiC粉末 lKgに、アクリル系バインダ 220g、焼結助剤とし ての B Cを 40g及びアルコール系溶剤を 400ml混合した。この混合物をボールミル
4
で均一に混合することにより、高粘度の原料スラリーを作成した。
(b)次に、ドクターブレード法に従って、原料スラリーからグリーンシート（52— 57 m) を成形した。
(c)次に、グリーンシートを脱脂した後、 2100°C、圧力 18MPaでホットプレスし、本焼 成した。これにより、インターポーザの出発材料を得た。この絶縁性基材は、厚さが 5 で、サイズが 32 X 32mmであった。焼成後、研磨により絶縁性基板の厚みを調 整してもよい。別途、（b)で 1. 05-1. 15mm厚のグリーンシートを作成し、（c)の処理 を施して、ヤング率測定用サンプルとした。このサンプルを JISに従い、 3点曲げ法に て、ヤング率を測定したところ 440GPaであった。
(1)実施例 13のインターポーザは、実施例 7において、出発材料を、先の (c)で得ら れた外形サイズ = 32mm X 32mmで、厚さが 50 μ mの焼成済みの SIC基板に変更 した。それ以外は、実施例 7と同じである。
[0052] [実施例 14] ヤング率 =440GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み = 64 πι
(1)出発材料の作成
実施例 13 (b)のグリーンシート厚を 67— 72 μ mに変更し、その後（c)工程を施し 64 μ m厚の SiC基板を得た。
(2)インターポーザの作成
実施例 8において、出発材料を先の（1)で作成したものに変更した。それ以外は実 施例 8と同様である。
[0053] [実施例 15] ヤング率 =440GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み = 100 /z m
(1)出発材料の作成
実施例 13 (b)のグリーンシート厚を 103— 113 mに変更し、その後（c)工程を施し 100 ^ m厚の SiC基板を得た。
(2)インターポーザの作成
実施例 9において、出発材料を先の（1)で作成したものに変更した。それ以外は実 施例 9と同様である。
[0054] [実施例 16] ヤング率 =440GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み =400 /z m
(1)出発材料の作成
実施例 13 (b)のグリーンシート厚を 415— 450 μ mに変更し、その後（c)工程を施し 400 μ m厚の SiC基板を得た。
(2)インターポーザの作成
実施例 10において、出発材料を先の（1)で作成したものに変更した。それ以外は実 施例 10と同様である。
[0055] [実施例 17] ヤング率 =440GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み = 1000 /z m
(1)出発材料の作成
実施例 13 (b)のグリーンシート厚を 1030— 1150 μ mに変更し、その後（c)工程を施 し 1000 m厚の SiC基板を得た。
(2)インターポーザの作成
実施例 11において、出発材料を先の（1)で作成したものに変更した。それ以外は実 施例 11と同様である。
[0056] [実施例 18] ヤング率 =440GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み = 1500 /z m
(1)出発材料の作成
実施例 13 (b)のグリーンシート厚を 1550— 1700 μ mに変更し、その後（c)工程を施 し 1500 m厚の SiC基板を得た。
(2)インターポーザの作成
実施例 12において、出発材料を先の（1)で作成したものに変更した。それ以外は実 施例 12と同様である。 [0057] [実施例 19] ヤング率 = 200GPa,外形サイズ = 24mm X 24mm,インターポーザ の厚み = 100 /z m
実施例 19のインターポーザは、実施例 9において、外形のサイズを 24mm X 24mmに した以外は、実施例 9と同じである。
[0058] [実施例 20] ヤング率 = 200GPa,外形サイズ = 20mm X 20mm,インターポーザの 厚み = 100
実施例 20のインターポーザは、実施例 9において、外形のサイズを 20mm X 20mmに した以外は、実施例 9と同じである。
[0059] [実施例 21] ヤング率 = 200GPa,外形サイズ =40mm X 40mm、インターポーザの 厚み = 100
実施例 21のインターポーザは、実施例 9において、外形のサイズを 40mm X 40mmに した以外は、実施例 9と同じである。
[0060] 「実施例 22」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み =4 00
(1)平均粒径が 1. 4 mの ALN粉末（トクャマ社製） lkgに、アクリル系バインダ 220 g、焼結助剤としての Y203を 50g及びアルコール系溶剤を 400mL混合した。この 混合物をボールミルで均一に混練することにより、高粘度の原料スラリーを作成した。
[0061] (2)次に、ドクターブレード法に従って、原料スラリーからグリーンシート 80 γ (410— 460 μ m)を成形した（図 9 (A)参照)。
[0062] (3)グリーンシート 80 γに、パンチングカ卩ェかレーザカ卩ェ力ドリルカ卩ェにより、 ICの外 部電極に対応する位置に 1： 1で貫通孔 81 ( φ 125 m)を形成した（図 9 (B)参照）。 なお、 ICの電源、グランド用端子は格子状配置であった。
[0063] (4)次に、平均粒径が 3 μ mのタングステン粉末 lOOgに、アクリル系バインダ 2g、ェ 一テル系溶剤 3ml、及びエーテル系分散剤 0. lgを混合した。この混合物を三本口 ール混合機で均一に混練して、導体回路形成用のタングステンペースト Pとした。
[0064] (5)そして、スクリーン印刷機を用いて、グリーンシート 80 γの貫通孔 81 yにペースト Pを印刷した。これにより、図 9 (C)に示すように、貫通孔 81 γ内がペースト Ρで充填 されると共に、貫通孔 81 yの上下面にペースト Pで円盤部分が形成された。 [0065] (6)次に、グリーンシート 80 γを乾燥機内に装入し、そのグリーンシート 80 γを 5. 0 °CZ分の昇温速度で加熱した。そして、乾燥機内の温度が 150°Cに達してから約 24 時間その温度を保持して、グリーンシート 80 γを十部に乾燥させ、その後、室温まで 放冷した。
[0066] (7)続いて、グリーンシート 80 γを不活性雰囲気下にて 1,600°C、 5時間の脱脂'仮 焼成を施した。さらに、仮焼成されたグリーンシートを同雰囲気下にて 1, 850°C、 3時 間本焼成した。これにより、 ALN製のインターポーザ 70を得た（図 9 (D)参照)。この インターポーザ 70は、厚みが 400 μ mで、サイズが 32 X 32mmであった。
[0067] (ヤング率測定）
上記、（1)、 （2)、 （6)、 （7)の工程により、 1mm厚の ALN基板を作製し、 JISに従い、 3点曲げ法にて測定した。その結果は、 310Gpaであった。なお、（2)のグリーンシー トの厚みは、 1.02— 1.15mmで作製した。
[0068] 「実施例 23」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 5 0 μ Ώΐ
(1)実施例 23のインターポーザは、実施例 7において、出発材料を、外形サイズ = 3 2 X 32mmで、厚さが 50 μ mの焼結済の ALN基板に変更した。この ALN基板は、実 施例 22中の（1)、 （2)、 （6)、 （7)の工程により作製した。なお、（2)中のグリーンシー トの厚みは、 52— 57 mとした。燒結後、研磨により絶縁性基材の厚みを調整しても よい。それ以外は、実施例 7と同じである。
[0069] 「実施例 24」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み =6
4 μ Ώΐ
(1)実施例 24のインターポーザは、実施例 8において、出発材料を、外形サイズ = 3 2 X 32mmで、厚さが 64 μ mの焼結済の ALN基板に変更した。この ALN基板は、実 施例 22中の（1)、 （2)、 （6)、 （7)の工程により作製した。なお、（2)中のグリーンシー トの厚みは、 67— 72 mとした。燒結後、研磨により絶縁性基材の厚みを調整しても よい。それ以外は、実施例 8と同じである。
[0070] 「実施例 25」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 1 00 (1)実施例 25のインターポーザは、実施例 9において、出発材料を、外形サイズ = 3 2 X 32mmで、厚さが 100 μ mの焼結済の ALN基板に変更した。この ALN基板は、 実施例 22中の（1)、（2)、（6)、（7)の工程により作製した。なお、（2)中のグリーンシ ートの厚みは、 103— 113 mとした。燒結後、研磨により絶縁性基材の厚みを調整 してもよい。それ以外は、実施例 9と同じである。
[0071] 「実施例 26」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み =4 00
(1)実施例 26のインターポーザは、実施例 10において、出発材料を、外形サイズ = 32 X 32mmで、厚さ力 00 μ mの焼結済の ALN基板に変更した。この ALN基板は、 実施例 22中の（1)、（2)、（6)、（7)の工程により作製した。なお、（2)中のグリーンシ ートの厚みは、 415— 450 mとした。燒結後、研磨により絶縁性基材の厚みを調整 してもよい。それ以外は、実施例 10と同じである。
[0072] 「実施例 27」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 1 000
(1)実施例 27のインターポーザは、実施例 11において、出発材料を、外形サイズ = 32 X 32mmで、厚さが 1000 μ mの焼結済の ALN基板に変更した。この ALN基板は 、実施例 22中の（1)、（2)、（6)、（7)の工程により作製した。なお、（2)中のグリーン シートの厚みは、 1030— 1150 mとした。燒結後、研磨により絶縁性基材の厚みを 調整してもよい。それ以外は、実施例 11と同じである。
[0073] 「実施例 28」ヤング率 = 310GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 1 500 μ πι
(1)実施例 28のインターポーザは、実施例 12において、出発材料を、外形サイズ = 32 X 32mmで、厚さが 1500 μ mの焼結済の ALN基板に変更した。この ALN基板は 、実施例 22中の（1)、（2)、（6)、（7)の工程により作製した。なお、（2)中のグリーン シートの厚みは、 1550— 1700 mとした。燒結後、研磨により絶縁性基材の厚みを 調整してもよい。それ以外は、実施例 12と同じである。
[0074] 「実施例 29」ヤング率 = 55GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 50 μ m (1)実施例 29のインターポーザは、実施例 7において、出発材料を、外形サイズ = 3 2 X 32mmで、厚さが 50 μ mの SF2ガラス基板（Schott社製、ガラスコード； 64833 9)に変更した。厚みは、研磨により調整した。この絶縁性基板のヤング率は、 3点曲 げ法にて、測定したところ、 55GPaであった。なお、ヤング率の測定には、 1mm厚の 絶縁性基材を用いた。それ以外は、実施例 7と同じである。
[0075] 「実施例 30」ヤング率 = 55GPa、外形サイズ 32 X 32mm、インターポーザ厚み =64
μ m
(1)実施例 30のインターポーザは、実施例 8において、出発材料を、外形サイズ = 3 2 X 32mmで、厚さが 64 μ mの SF2ガラス基板（Schott社製、ガラスコード； 64833 9)に変更した。厚みは、研磨により調整した。それ以外は、実施例 8と同じである。
[0076] 「実施例 31」ヤング率 = 55GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 10 0 μ Ώΐ
(1)実施例 31のインターポーザは、実施例 9において、出発材料を、外形サイズ = 3 2 X 32mmで、厚さが 100 μ mの SF2ガラス基板（Schott社製、ガラスコード； 6483 39)に変更した。厚みは、研磨により調整した。それ以外は、実施例 9と同じである。
[0077] 「実施例 32」ヤング率 = 55GPa、外形サイズ 32 X 32mm、インターポーザ厚み =40 0 μ ηι
(1)実施例 32のインターポーザは、実施例 10において、出発材料を、外形サイズ = 32 X 32mmで、厚さ力 00 μ mSF2ガラス基板（Schott社製、ガラスコード； 64833 9)に変更した。厚みは、研磨により調整した。それ以外は、実施例 10と同じである。
[0078] 「実施例 33」ヤング率 = 55GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 10 00
(1)実施例 33のインターポーザは、実施例 11において、出発材料を、外形サイズ = 32 X 32mmで、厚さが 1000 μ mの SF2ガラス基板（Schott社製、ガラスコード； 64 8339)に変更した。厚みは、研磨により調整した。それ以外は、実施例 11と同じであ る。
[0079] 「実施例 34」ヤング率 = 55GPa、外形サイズ 32 X 32mm、インターポーザ厚み = 15 00 (1)実施例 34のインターポーザは、実施例 12において、出発材料を、外形サイズ = 32 X 32mmで、厚さが 1500 μ mの SF2ガラス基板（Schott社製、ガラスコード； 64 8339)に変更した。厚みは、研磨により調整した。それ以外は、実施例 12と同じであ る。
[0080] 「実施例 35— 40」
実施例 7— 12の出発材料をパイツレタスガラス基板 (コ一-ング社製）に変更した。こ の絶縁性基材のヤング率は、 JISに従い、 3点曲げ法にて測定したところ 65. 5GPa であった。
[0081] 「実験例 1」
インターポーザの貫通孔形成エリアと貫通孔の数を実施例 9と同じとし、 ICの電源、 グランド端子と接続する貫通孔の位置をランダム配置とした。この結果、貫通孔が密 に存在するエリアと疎に存在するエリアができた。貫通孔の配置位置以外は、実施例 9と同様である。
[0082] 「実験例 2」
インターポーザの貫通孔形成エリアと貫通孔の数を実施例 9と同じとし、 ICの電源、 グランド端子と接続する貫通孔の位置を千鳥配置とした。貫通孔の配置位置以外は 、実施例 9と同様である。実験例 1、 2のインターポーザに ICを搭載する時は、インタ 一ポーザの貫通孔の配置に合わせた ICを用いた。
[0083] [実施例 41] ヤング率 =65. 5GPa,外形サイズ = 32mm X 32mm、インターポー ザの厚み = 50 mで、貫通孔の端面の開口径 Z中心の開口径 = 1. 02
実施例 22のインターポーザの製造方法について図 10及び図 11を参照して説明す る。
(1)出発材料にパイレックガラス基板 (コ一-ング社製) 80Zを用いた（図 10 (A) )。 この基板 80の両面にウレタン系のレジスト 79を貼付し（図 10 (B) )、通常の写真法に より ICの外部電極に対応する位置〖こ 125 mの開口部 79aを形成した（図 10 (C) )。
[0084] (2)ついで、一面側から、表 13の条件にて、サンドブラスト処理を行って、絶縁性基 材 80のほぼ中央まで開口 81aを形成し（図 10 (D) )、その後、他面側から、表 14の 条件にて、サンドブラスト処理を行って、貫通孔 81とした（図 11 (A) )。そして、レジス ト 79を剥離した（図 11 (B) )。貫通孔の基板両端面部と最小部の開口径をキーエンス 社製デジタルマイクロスコープ (VH— Z250)で測定した。両端部の開口径が、 125. O ^ m,最小部の開口径が 122. 5 mであった。以降の工程は、図 7 (D)—図 8を参 照して上述した実施例 7と同様であるため、説明を省略する。
[表 13] 一面からのサンドプラスト条件
Figure imgf000028_0001
[表 14] 他面からのサンドブラスト条件
Figure imgf000028_0002
[実施例 42] ヤング率 =65. 5GPa,外形サイズ = 32mm X 32mm、インターポー ザの厚み = 50 mで、貫通孔の端面の開口径 Z中心の開口径 = 5
(1)実施例 42のインターポーザは、実施例 41において、インターポーザに貫通孔を 形成するサンドブラスト条件を下表 15、表 16に変更した以外は、実施例 41と同じで ある。
[表 15] 一面からのサンドブラスト条件
Figure imgf000028_0003
[表 16] 他面からのサンドブラスト条件
Figure imgf000029_0001
[0086] [実施例 43]
実施例 43のインターポーザは、実施例 42と同様である。実施例 42では、バイァホ ールをめつき充填により製造した。これに対して、実施例 43では、基板 80の貫通孔 8 1に半田等の低融点金属のペーストを充填することによりバイァホールを製造した。 実施例 42では、バイァホールが、実施例 1一 43と比較して柔らかぐ応力吸収能力 が高い。
[0087] [比較例 1] ヤング率 = 50GPa,外形サイズ = 32mm X 32mm インターポーザの 厚み = 100
比較例 1の製造方法は、実施例 1と同様であるため省略する。
(1)ビスフエノール Α型エポキシ榭脂 100重量部とイミダゾール型硬化剤 5重量部とァ ルミナフイラ一 50重量部を混合し、該榭脂をガラスクロスに含浸後、乾燥して、 Bステ ージとしたプリプレダ 80と、銅箔 78とを積層して加熱プレスすることにより得られる片 面銅張積層板 80Aを出発材料として用いる。この絶縁性基材 80の厚さは 100 m、 銅箔 78の厚さは 12 /z mである。この絶縁性基板のヤング率は、 JISに従い、 3点曲げ 法により、測定したところ、 50GPaであった。なお、ヤング率測定は、 1mm厚の絶縁 性基材を用いた。以降の工程は、実施例 1と同様である。
[0088] [比較例 2] ヤング率 =470GPa,外形サイズ = 32mm X 32mm、インターポーザ厚 み = 100 πι
(1) 32mm X 32mm X厚さ 100 μ mのサファイア基板 (京セラ社製）を出発材料とし た。この絶縁性基板のヤング率は、 3点曲げ法にて、測定したところ、 470GPaであつ た。なお、ヤング率測定には、 1mm厚の絶縁性基材を用いた。それ以外は実施例 9 に準じて作成した。
[0089] [比較例 3] ヤング率 = 200GPa,外形サイズ = 32mm X 32mm、インターポーザの 厚み =45 πι 比較例 3のインターポーザは、実施例 7において、出発材料の基板厚みを 45 mと した。それに伴い、貫通孔を形成するサンドブラスト条件を下表 17の条件に変更した 。また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更した。そ れ以外は、実施例 7と同じである。
[表 17]
「サンドブラスト条件」
Figure imgf000030_0001
[0090] [比較例 4] ヤング率 =200GPa,外形サイズ =32mmX32mm、インターポーザの 厚み =1600 /zm
比較例 4のインターポーザは、実施例 7において、出発材料の基板厚みを 1600 mとした。それに伴い、貫通孔を形成するサンドブラスト条件を下記表 18の条件に変 更した。また、貫通孔に導電剤を充填するめつき時間は、基板厚みに合わせて変更 した。それ以外は、実施例 7と同じである。
[表 18]
「サンドブラスト条件」
Figure imgf000030_0002
[0091] [比較例 5] ヤング率 =55GPa,外形サイズ =15mmX15mm、インターポーザの厚 み =50 μ m
比較例 5のインターポーザは、実施例 1において、外形力卩ェのサイズを 15mm X 15 mmにした以外は、実施例 1と同じである
[0092] [比較例 6] ヤング率 =55GPa,外形サイズ =45mmX45mm、インターポーザの厚 み =50 μ m
比較例 6のインターポーザは、実施例 1において、外形力卩ェのサイズを 45mm X 45 mmにした以外は、実施例 1と同じである [0093] [比較例 7] ヤング率 =65. 5GPa,外形サイズ = 32mm X 32mm、インターポーザ の厚み = 50 mで、貫通孔の端面の開口径 Z中心の開口径 = 5. 5
(1)比較 7のインターポーザは、実施例 41において、インターポーザに貫通孔を形成 するサンドブラスト条件を下記表 19、表 20に変更した以外は、実施例 41と同じであ る。
[表 19] 一面からのサンドプラスト条件
¾ϊ 」合成ダイヤモンド
砥粒径 平均径 2 5
圧力 0 . 1 9 M P a
ショッ—卜数 2ショット
[表 20] 他面からのサンドプラスト条件
I 成ダイヤモンド
砥粒径 平均径 2 5 m
圧力 0 . 1 9 M P a ―
—ショッ―ト数 2ショット
[0094] [実験例 3]
実施例 9において、端子数は同じで ICの電源、グランド端子と接続する貫通孔のピ ツチを 120 μ mとした。 （貫通孔の径は φ 60 m)これに合わせて後の工程で接続す る ICチップの電極ピッチも 120 μ mのものを使用した。
[0095] [実験例 4]
実験例 4は実験例 3の貫通孔の配置を千鳥状配置にしたものである。
[0096] 3.半導体装置の作製
図 1に示すパッケージ基板 10へのインターポーザ及び ICチップの取り付けについ て図 2及び図 3を参照して説明する。
(1)例えば図 8 (D)に示すインターポーザ 70 (実施例 1一 43、実験例 1、 2、比較例 1 一 7)を、図 1に示すパッケージ基板 10に位置合わせして搭載した後、リフローを行つ て、接続した。 [0097] (2)インターポーザ 70と榭脂製パッケージ基板 10間に市販の封止剤（アンダーフィ ル) 68を充填した後、 80度で 15分、続いて、 150度で 2時間硬化した（図 2)。
[0098] (3)次に、 20mm X 20mmの ICチップ 110を、インターポーザ 70に位置合わせして 搭載した後、リフローを行って、実装した。
最後に、インターポーザ 70と ICチップ 110間に封止剤（アンダーフィル） 69を充填 して、 80度で 15分、続いて、 150度で 2時間硬化した（図 3)。
[0099] 4.ヒートサイクル試験
3で作製した各種半導体装置を、ヒートサイクル試験 (― 55°C * 30分 120°C * 30 分）に投入し、パッケージ裏面の測定端子からパッケージ基板内のビアホール、スル 一ホールを含む配線→インターポーザのスルーホール導体→ICチップの配線→ィ ンターポーザのスノレーホ一ノレ導体→パッケージ基板内のビアホーノレ、スノレーホ一ノレ を含む配線→パッケージ裏面の測定端子に至る配線の抵抗値を、ヒートサイクル試 験前（初期値） 500、 1000、 1500、 2000サイクル後に測定した。この結果を図 12、 図 13、図 14の図表に示す。合格は、抵抗のシフト量が ± 10%以内である。インター ポーザを構成する絶縁性基材のヤング率は、 55— 440GPaであることが望まし 、。 本発明者が半導体装置の基板実装時における熱応力の解析を行なったところ、イン ターポーザのヤング率が、前記した範囲内であると、 ICチップ、インターポーザと榭 脂製パッケージの熱応力等による各変形量が、 IC インターポーザくパッケージ基 板の関係となる。このような関係となると、セラッミック製 ICと榭脂製パッケージ基板間 の熱膨張差による応力をインターポーザが受けとめて、 ICの配線層の樹脂に、応力 を伝達しない。その結果、 ICの配線層の樹脂に亀裂、断線が発生しないことが分つ た。インターポーザのヤング率力 小さくなると、応力によるインターポーザの変形量 が大きくなる。インターポーザのヤング率が 55GPa未満となると、 ICとインターポーザ の変形量の差が大きくなる。そして、その違いにより発生した応力に、 ICの配線層の 榭脂が耐えきれなくなり、 ICの配線層の樹脂に亀裂、断線が発生することが分った。 440GPaを越えると、インターポーザの剛性が高すぎて ICの絶縁層の樹脂に亀裂、 断線することが分力つた。
[0100] ヒートサイクル 500サイクル後の実施例 1一 43と比較例 1一 4を比較すると、実施 例 1一 43では、いずれも〇以上であるのに対し、比較例 1一 4は、いずれも Xである。 これより、インターポーザの絶縁性基材のヤング率が 55— 440GPaであって、その厚 みがパッケージ基板の 0. 05倍から 1. 5倍の範囲であると、 IC搭載基板の耐ヒートサ イタル性が向上することがわかる。
また、実施例 9、 19、 20、 21の比較から、絶縁性基材の大きさは、 ICチップより大き くパッケージ基板より小さ 、ことが好まし 、ことが分る。
また、実施例 9と実験例 1の比較から、貫通孔の配置により、 IC実装基板の耐ヒート サイクル性が異なることがわかる。格子状や千鳥状に配置した方が好ま 、。
[0101] 5.封止剤中のボイド確認
ヒートサイクル試験後、実施例 9、 19、 20、 21の半導体装置（100個）を、 IC側から 封止剤の約 1Z2の厚さのところまで、平面研磨して封止剤中のボイドの発生率を測 定した (ボイドがあった半導体装置数 Z100 X 100)。
[表 21] 封止剤中のボイド発生率
Figure imgf000033_0001
[0102] この結果より、インターポーザの大きさにより、封止剤の充填性が変化し、それが、 接続信頼性に影響していることがわかる。即ち、インターポーザに搭載する電子部品 の投影面積≤インターポーザを構成する絶縁性基材の面積≤パッケージ基板の投 影面積 X 1、さらには、電子部品の投影面積 X 1. 2≤インターポーザを構成する絶 縁性基材の面積≤パッケージ基板の投影面積 X O. 8が好適であることが確認できた
[0103] 6.導電性物質中のボイド確認
実施例 35、 41、 42と比較例 7の絶縁性基材の貫通孔部を 100個断面研磨して、ボ イドの発生率を測定した (ボイドがあった貫通孔数 ZlOO X 100)。
[表 22] 導電性物質内のボイド
Figure imgf000034_0001
[0104] この結果より、貫通孔の断面形状は、導電物質の充填性に影響していることがわ力る 。このように、インターポーザの貫通孔の断面形状としては、少なくとも 1端面の開口 径カ 貫通孔中心の穴径以上であることが好ましい。さらには、 1端面の開口径 Z貫 通孔の最小穴径の関係力 1. 02-5. 0が好ましい。 1未満であると、貫通孔内に導 電性物質を未充填なぐ充填するのが難しい。 1. 02以上となると、貫通孔端面の開 口径が、その他の貫通孔部分より大きくなるので、導電性物質の充填が容易に行な われる。その結果、ボイドが無くなる。
[0105] 7.クラックの進行方向の確認
実施例 35と比較例 7のヒートサイクル 2000サイクル後の半導体パッケージを断面研 磨して、接合部分のクラックの方向を確認した。
[表 23]
クラックの進行方向
Figure imgf000034_0002
[0106] この断面観察より、比較例 7では、最小ビア径の部分を起点として、クラックが発生し 、それが貫通孔内壁に沿って接合部に到達していることが分った。このことから、応力 は、貫通孔の内壁に沿って接合部に伝わることが実証された。つまり、貫通孔の断面 形状がテーパーになっていることは、応力が、真っ直ぐ接合部に伝わらないので、応 力緩和に有効である。
[0107] 評価試験 1：図 16 (A)に示す絶縁性基材 (インターポーザ） 70を対象としてシミュレ ーシヨン（3Dストリップシミュレーション）により計算した B— B線上（図 16—1)のヤング 率を図 16 (B)に示す。なお、図 16 (A)中で、 ICチップ直下部 75中の貫通孔 74は、 77 X 77列配置されている。
図 16 (B)力も分るように、絶縁性基材 (インターポーザ)の物性が IC周辺直下部を 境界にしてヤング率が変化して 、ることが分る。
今回、図表には示さないが、絶縁性基材 (インターポーザ)の熱膨張係数も同様な 傾向がある。
[0108] 評価試験 2 :インターポーザ、導体、 ICチップ、パッケージ基板半田等の材質を全 て同一とし、それらのヤング率、ポアソン比、熱膨張長係数を入力し 3Dストリップシミ ユレーシヨンにより計算した絶縁性基材 (インターポーザ)厚みと ICの配線層の榭脂 にかかる応力との関係を図 15に示す。絶縁性基材のヤング率は 200GPaとした。 この図から分力るように、絶縁性基材 (インターポーザ)の厚み力 パッケージ基板 の厚みの 0. 05倍一 1. 5倍になると、 ICの配線層の樹脂にかかる応力が減少してい る。従って、絶縁性基材 (インターポーザ）の厚み力 パッケージ基板の厚みの 0. 05 倍一 1. 5倍になると ICの配線層の樹脂が破壊しにくい。
[0109] ヒートサイクル試験の結果から、絶縁性基板のヤング率が 55— 440GPaであって、 その厚みがパッケージ基板の 0. 05倍一 1. 5倍であっても、絶縁性基板の種類によ つてヒートサイクル試験の寿命が異なることが分かる。
実施例 22と実施例 26の 1500サイクル後の試験結果を比較すると、出発材料に焼 成済みの基板を用いた実施例 26では ©なのに対して、実施例 22では Xである。実 施例 26は、焼成済みの基板に貫通孔を形成しているので、スルーホール導体と IC チップの端子およびパッケージ基板の端子との位置合わせ精度が良好であると推察 している。
それに対して、実施例 22では、スルーホール導体形成後、高温での焼成工程が施 されるため、収縮や反りにより、 ICチップの端子やパッケージ基板の端子位置に対し てスルーホール導体の位置がずれ、 ICチップの端子やパッケージ基板の端子との接 合面積が減ると推測して 、る。この違いにより両者に差が生じて 、ると考えられる。 図面の簡単な説明
[0110] [図 1]本発明の実施例 1に係る榭脂製パッケージ基板の断面図である。
[図 2]図 1に示す榭脂製パッケージ基板にインターポーザを取り付けた状態の断面図 である。
[図 3]図 2に示す榭脂製パッケージ基板に ICチップを搭載し、ドータボードに取り付け た状態の断面図である。
[図 4]図 3に示す ICチップ、インターポーザ、榭脂製パッケージ基板の平面図である。
[図 5]図 5 (A)は実施例 1のインターポーザの平面図であり、図 5 (B)は実施例 1の別 例に係るインターポーザの平面図である。
[図 6]実施例 1に係るインターポーザの製造工程図である。
[図 7]実施例 7に係るインターポーザの製造工程図である。
[図 8]実施例 7に係るインターポーザの製造工程図である。
[図 9]実施例 22に係るインターポーザの製造工程図である。
[図 10]実施例 41に係るインターポーザの製造工程図である。
[図 11]実施例 41に係るインターポーザの製造工程図である。
[図 12]ヒートサイクル試験の結果を示す図表である。
[図 13]ヒートサイクル試験の結果を示す図表である。
[図 14]ヒートサイクル試験の結果を示す図表である。
[図 15]ICの配線層の樹脂にかかる応力を示す図表である。
[図 16]図 16 (A)は絶縁性基材 (インターポーザ)の模式図であり、図 16 (B)は絶縁 性基材 (インターポーザ)の IC直下部とそれ以外部のヤング率を示す図表である。 符号の説明
10 榭脂製パッケージ基板
30 多層コア基板
64E グランド用バンプ
64P 電源用バンプ
64S 信号用バンプ
68、 69 アンダーフィノレ
70 インターポーザ
72 バイァホール
74 ランド 76E グランド用ランド 76P 電源用ランド 76S 信号用ランド 80 基材
80B 基材
81 貫通孔
110 ICチップ 120 ドータボード

Claims

請求の範囲
[1] 榭脂からなるパッケージ基板と ICチップとの間に介在し、複数の貫通孔を備え、該貫 通孔には前記パッケージ基板と ICチップとを電気的に接続するスルーホール導体が 形成されたインターポーザであって、
前記インターポーザを構成する絶縁性基材のヤング率は 55— 440GPaであって、 前記絶縁性基材の厚みは、ノ ッケージ基板厚み X O. 05以上であって、パッケ一 ジ基板厚み X 1. 5以下であることを特徴とするインターポーザ。
[2] 前記絶縁性基材の厚みは、ノ ッケージ基板のコアの厚み X 0. 08以上であることを 特徴とする請求項 1のインターポーザ
[3] 前記絶縁性基材の大きさは、インターポーザに搭載する電子部品の投影面積以上 であって、パッケージ基板の投影面積以下であることを特徴とする請求項 1又は請求 項 2のインターポーザ。
[4] ICチップに形成されている外部電極端子の内、電源端子及びグランド端子と接続し ている前記絶縁性基材の貫通孔の配置は、格子状または、千鳥状であることを特徴 とする請求項 1又は請求項 2又は請求項 3のインターポーザ。
[5] 前記パッケージ基板は多層プリント配線板であることを特徴とする請求項 1一 4の ヽ ずれかのインターポーザ。
[6] 前記スルーホール導体は、金属めつき力 なることを特徴とする請求項 1一 5のいず れかのインターポーザ。
[7] 前記スルーホール導体は、金属ペーストからなることを特徴とする請求項 1一 5のい ずれかのインターポーザ。
[8] 絶縁性基材の貫通孔の断面形状は、少なくとも 1端面の開口径が、貫通孔中心の穴 径以上であることを特徴とする請求項 1一 7のいずれかのインターポーザ。
[9] 請求項 1一 8のいずれか 1のインターポーザを備える多層プリント配線板。
PCT/JP2004/013831 2003-09-24 2004-09-22 インターポーザ、多層プリント配線板 WO2005029581A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04788014A EP1667225A4 (en) 2003-09-24 2004-09-22 INTERMEDIATE MEMBER AND MULTILAYER CONDUCTOR PLATE
JP2005514107A JP4771808B2 (ja) 2003-09-24 2004-09-22 半導体装置
US10/564,200 US20060202322A1 (en) 2003-09-24 2004-09-22 Interposer, and multilayer printed wiring board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003331360 2003-09-24
JP2003-331360 2003-09-24
JP2003381048 2003-11-11
JP2003-381048 2003-11-11

Publications (1)

Publication Number Publication Date
WO2005029581A1 true WO2005029581A1 (ja) 2005-03-31

Family

ID=34380356

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013831 WO2005029581A1 (ja) 2003-09-24 2004-09-22 インターポーザ、多層プリント配線板

Country Status (6)

Country Link
US (1) US20060202322A1 (ja)
EP (1) EP1667225A4 (ja)
JP (1) JP4771808B2 (ja)
KR (1) KR20060111449A (ja)
TW (1) TW200522833A (ja)
WO (1) WO2005029581A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531380A (ja) * 2010-07-02 2013-08-01 ショット アクチエンゲゼルシャフト インターポーザおよびインターポーザに孔を生成する方法
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
TWI814582B (zh) * 2022-09-19 2023-09-01 大陸商芯愛科技（南京）有限公司 封裝基板

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120104641A (ko) * 2004-02-04 2012-09-21 이비덴 가부시키가이샤 다층프린트배선판
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법
FR2908955A1 (fr) * 2006-11-17 2008-05-23 Novatec Sa Element ou interface d'interconnexion electrique et son procede de realisation
KR100839075B1 (ko) * 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
KR101010672B1 (ko) * 2008-12-01 2011-01-24 윌테크놀러지(주) 인터포져 유닛 및 인터포져 유닛의 제조 방법
JP5590027B2 (ja) 2009-03-19 2014-09-17 富士通株式会社 半導体装置とその製造方法、電子装置、及び電子部品
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
EP4050649A1 (en) * 2011-08-16 2022-08-31 Intel Corporation Offset interposers for large-bottom packages and large-die package-on-package structures
FR2982415B1 (fr) * 2011-11-09 2014-06-13 Commissariat Energie Atomique Procede d'obtention d'un substrat pour la fabrication de semi-conducteur et substrat correspondant
US9691636B2 (en) * 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US9257384B2 (en) 2012-06-05 2016-02-09 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
TWI495074B (zh) 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US20160229689A1 (en) * 2015-02-11 2016-08-11 Analog Devices, Inc. Packaged Microchip with Patterned Interposer
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
US10681811B2 (en) * 2018-02-15 2020-06-09 Tongqing Wang Connecting optical sub-assembly to main printed circuit board
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
KR20200092236A (ko) * 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
WO2020185021A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
EP3916771A4 (en) 2019-03-12 2023-01-11 Absolics Inc. PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE
JP7087205B2 (ja) * 2019-03-29 2022-06-20 アブソリックス インコーポレイテッド 半導体用パッケージングガラス基板、半導体用パッケージング基板及び半導体装置
KR20220089715A (ko) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59996A (ja) * 1982-06-25 1984-01-06 株式会社日立製作所 基板の接続構造
JPH01105484A (ja) * 1988-09-20 1989-04-21 Furukawa Electric Co Ltd:The ケーブル接続部の形成方法
JPH0283963A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd 有機無機複合多層基板およびその製造方法
JPH11176998A (ja) * 1997-12-08 1999-07-02 Kyocera Corp 配線基板
JP2000332168A (ja) 1999-05-21 2000-11-30 Nec Corp Ｌｓｉパッケージの実装構造
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP2002373962A (ja) 2001-06-15 2002-12-26 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004304159A (ja) * 2003-03-19 2004-10-28 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JPH11261231A (ja) * 1998-03-10 1999-09-24 Ibiden Co Ltd プリント配線板
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
SG87034A1 (en) * 1998-06-04 2002-03-19 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6193524B1 (en) * 1999-08-20 2001-02-27 Tekon Electronics Corp. Connector with high-densely arranged terminals for connecting to working element and printed circuit board through LGA type connection
JP4041253B2 (ja) * 1999-11-19 2008-01-30 京セラ株式会社 集積回路素子搭載用基板および集積回路装置
US6335210B1 (en) * 1999-12-17 2002-01-01 International Business Machines Corporation Baseplate for chip burn-in and/of testing, and method thereof
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
JP4386525B2 (ja) * 2000-02-23 2009-12-16 イビデン株式会社 プリント配線板
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
FR2828983A1 (fr) * 2001-08-23 2003-02-28 Novatec Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59996A (ja) * 1982-06-25 1984-01-06 株式会社日立製作所 基板の接続構造
JPH01105484A (ja) * 1988-09-20 1989-04-21 Furukawa Electric Co Ltd:The ケーブル接続部の形成方法
JPH0283963A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd 有機無機複合多層基板およびその製造方法
JPH11176998A (ja) * 1997-12-08 1999-07-02 Kyocera Corp 配線基板
JP2000332168A (ja) 1999-05-21 2000-11-30 Nec Corp Ｌｓｉパッケージの実装構造
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP2002373962A (ja) 2001-06-15 2002-12-26 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004304159A (ja) * 2003-03-19 2004-10-28 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1667225A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013531380A (ja) * 2010-07-02 2013-08-01 ショット アクチエンゲゼルシャフト インターポーザおよびインターポーザに孔を生成する方法
JP2016195270A (ja) * 2010-07-02 2016-11-17 ショット アクチエンゲゼルシャフトＳｃｈｏｔｔ ＡＧ インターポーザおよびインターポーザに孔を生成する方法
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
TWI814582B (zh) * 2022-09-19 2023-09-01 大陸商芯愛科技（南京）有限公司 封裝基板

Also Published As

Publication number Publication date
TW200522833A (en) 2005-07-01
TWI299970B (ja) 2008-08-11
EP1667225A1 (en) 2006-06-07
JP4771808B2 (ja) 2011-09-14
JPWO2005029581A1 (ja) 2007-11-15
EP1667225A4 (en) 2009-04-01
KR20060111449A (ko) 2006-10-27
US20060202322A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
WO2005029581A1 (ja) インターポーザ、多層プリント配線板
KR101045554B1 (ko) 배선판용 시트재 및 그 제조 방법과 다층판 및 그 제조방법
CN109074900B (zh) 高频多层互连衬底及其制造方法
US6734542B2 (en) Component built-in module and method for producing the same
KR101162522B1 (ko) 다층프린트배선판
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
US20070096289A1 (en) A Multilayered circuit substrate with semiconductor device incorporated therein
JP2015053350A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
JP5543184B2 (ja) 配線板用材料、積層板、多層板及び配線基板
JP2005072328A (ja) 多層配線基板
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP3061282B2 (ja) セラミック多層回路板および半導体モジュール
JP2007305741A (ja) セラミック多層基板及びその製造方法
JP2003069229A (ja) 多層プリント配線板
JP2005123547A (ja) インターポーザ、多層プリント配線板
JP2006080199A (ja) 電気中継板
JP2002348441A (ja) 埋め込み樹脂及びそれを用いた配線基板
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2000165052A (ja) 多層配線基板
JP2015018988A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
CN100477180C (zh) 中继基板及多层印刷电路板
JP4695289B2 (ja) 配線基板の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP2007081423A (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2005093946A (ja) セラミック配線基板及びそれを用いた部品実装済み配線基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GM HR HU ID IL IN IS JP KE KG KP KZ LC LK LR LS LT LU LV MA MD MK MN MW MX MZ NA NI NO NZ PG PH PL PT RO RU SC SD SE SG SK SY TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SZ TZ UG ZM ZW AM AZ BY KG MD RU TJ TM AT BE BG CH CY DE DK EE ES FI FR GB GR HU IE IT MC NL PL PT RO SE SI SK TR BF CF CG CI CM GA GN GQ GW ML MR SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048105633

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004788014

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10564200

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005514107

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067005802

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004788014

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10564200

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067005802

Country of ref document: KR