TW200522833A - Interposer and multilayer printed wiring board - Google Patents

Interposer and multilayer printed wiring board Download PDF

Info

Publication number
TW200522833A
TW200522833A TW093128692A TW93128692A TW200522833A TW 200522833 A TW200522833 A TW 200522833A TW 093128692 A TW093128692 A TW 093128692A TW 93128692 A TW93128692 A TW 93128692A TW 200522833 A TW200522833 A TW 200522833A
Authority
TW
Taiwan
Prior art keywords
interposer
hole
thickness
substrate
base
Prior art date
Application number
TW093128692A
Other languages
English (en)
Other versions
TWI299970B (zh
Inventor
Takashi Kariya
Toshiki Furutani
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200522833A publication Critical patent/TW200522833A/zh
Application granted granted Critical
Publication of TWI299970B publication Critical patent/TWI299970B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

200522833 明之係成連 說屬明構及 明所發所、 發明本脂板 、發樹插 Λ [ 由内 技關的 接
在的。 設間板 介之路 係片電 別晶刷 特C印 ，_—•層 板成多 路構的 電所板 刷瓷插 印陶内 層由備 多與具 及、之 1板板用 域插基片 領内裝晶 術於封1C
於用成電基t性晶 接採形介裝Ψ4高C 連係所的封U、I。 片料成瓷製U頻與4 晶材燒陶脂降高板獻 C的經，樹將載基文 I板用外，可搭裝利 距基採此外而易封1 間裝為，另因容關卜 一 一 - _ J細封因高CO，較相獻10203040 術精。乃變I線的，文獻2獻20獻20獻20 技將板板將的佈對此利文開文開文開文開 前為基基值能銅相在專利特利特利特利特 先 裝裝阻性的， 如專 專專專 rL 封封電高成低 有t rL rL 報公 9 7 4 2 ο ΊΧ 報公 號 2 6 9 3 7 3 報公 UPTU 4 ο 2 11 6 2 報公 號 8 6 IX 2 3 3 用瓷的、形低 術 採陶瓷頻所較技 乃，陶高鍍率 的 ，此而載電電 板 板在因搭依介 插 基。，難用的 内 部脂線較採旨 設 外樹佈’為；I 等或化高因，I間 板瓷屬較乃且的之 子陶金率板卩丨 電 片 【發明内容】 (發明欲解決之課題） 1C的頻率若超過3GHz，將發生1C佈線層樹脂未被低介 1^化，以及發生錯誤動作的情況。在低介電化方面，乃使 =線^樹脂中含有氣泡而實施。若含有氣泡，樹脂將變脆 °若搭載此種由較脆弱樹脂所形成佈線層的IC，將因基板 構震時等的熱應力，而在I c樹脂層中，發生龜裂、斷線。 本發明乃為解決上述課題而所構思，其目的在於提供一 ，可防止因熱膨脹、熱收縮而發生的龜裂，且可穩定的將電 ^供應給I c晶片等電子零件的内插板、及具備内插板的多 層印刷電路板。 (供解決課題之手段） 發明者等便針對實現上述目的，經深入鑽研結果，著眼 於將由樹脂所構成封裝基板、與由陶瓷所構成IC晶片之間， 2160-6559-PF；Ahddub 5 200522833 介設著電耦接的内插板。 曰卢f 内插板的絕緣性基材，係彈性率55〜44〇GPa， 且厗度最好為下述關係。 d R封t基度Χ〇·〇5$絕緣性基材厚度$封裝基板厚度 f 板厚度χ 〇·絕緣性基材厚度^封 ^ ί f f ^ 甲，所謂封裝基板」係指在後述核心 ίίίίΪ 積層著層間絕緣層與導體電路的樹脂
條帶ί ί明行半ί體裝置基板構裝時的熱應力解析（3D ί S = ic，/、或將内插板與封☆板：
i^Sini=pS4rlti〇)、熱膨脹係數、厚度並實施計算)，ϋ if 的絕f性基材之彈性率在上述範圍内的話，1C Ϊ，#且右板1「、<及>^脂4製封裝基板相對於溫度變化的各變形 里便，、有ics内插板<< 封裝基板的關存。卽雜士产 與樹脂製封裝基板間，介設著具；以圍I性藉率由在g ，’即便在樹脂製封裝變形量相對 : 内插板仍不易發生變形情況，所以因二以里 膨脹差所引起的熱應力，將較不易傳遞、的g f，在防止1C樹脂的破壞方面，於IC* US L 2 高彈性率内插板乃屬有效的方法。U裝基板間，丨设者 構成内插板的絕緣性基材之彈性率若 滿’因為彈性率偏低，因而即便裝羊5曰夯 二蝥著内插板，内插板的變形量將變大，j片 以以的以ϊ超過t40GPa，應力^⑵ 内插板係正將呈現將IC的外部電f: ，接焊墊’利用筆直的通孔導ϊ? 導體係相較於構成内插板的絕緣性基材由 =11 導電性物質所形成。所以，構成内插 緣二之，彈/夂 正下方部位與ic正下方以外的部分 構成内插板的絕緣性基材將容易發生含曲t u，p a ί亦依存於厚度，因此即便構性 在55〜440GPa範圍内，若構成内插板：性率 於樹脂製封裝基板厚度X 〇.05的話，因度田卺 變形量與勉曲量將變大。結果，IC便將J爻二f此 力表蠻曲的六，而A Τ Γ 7士 M a 1$受朝外方向拉張的 2160-6559-PF;Ahddub 6 200522833 若構成内插板的絕緣性基材彈性率在55〜44OGPa範圍 内’且厚度在樹脂製封裝基板厚度X 〇_〇5以上的話，因為具 有厚度，因此構成内插板的絕緣性基材之剛性將增加。^ 以，因構成内插板的絕緣性基材之IC正下方部位、與其以 外部位直下部的物性不同，所發生的變形與赵曲情況將變 少。故，因為IC與内插板一起發生變形或輕曲的量將變小， 因而在IC佈線層的樹脂中發生龜裂、斷線的情況將減少。 構成内插板的絕緣材料厚度最好在封裝基板核心厚度x 0 · 0 8以上。此乃因為封裝基板以核心基板為主體，因而封妒 基板的變形乃依存於核心基板的緣故所致。 ^ 另一方面，内插板厚度若超過封裝基板厚度χ ，内插 板將不致麵曲。所以，因1C與内插板間之熱膨脹係數差所 引起的應力，將不致朝Ζ方向緩和而集中於χ — γ方向（在此， X-Υ方向係指平行於内插板表面的方向），導致IC佈線声的 樹脂中發生龜裂、斷線情況。此外，因為半導體裝置整_ 變厚，因而將無法因應薄型化的要求。其他理由則因為邑 j性基材變厚，較難形成小徑貫通孔，因而無法3 化0 構成内插板的絕緣性基材材料，僅要彈 5 5〜440GPa的話便可，其餘並無特別限制，可舉例如二 、肌玻璃、BK7玻璃、MGF2玻璃等玻璃基板；或使V、 $化銘、氮化碎、碳化石夕、氧化銘、高銘紅柱石、m 皂石：LTCC基板（低溫燒成陶瓷基板）、鎂撖欖石 ，=烴樹脂:，氧樹脂、聚醯亞胺樹脂、苯齡樹脂、βτ “ 專熱硬化性树脂，含潤於玻璃纖維布等芯材中弋^ 進一 nn璃填料、氧化銘musss板或更 板或玻璃基板。貫通孔形成後，因為並益會 缩，二 雙”高溫處理’因而可提高貫通孔的以I收 玻”分的”，板，使用為内V板石的話息石因J J ; 低，因此在傳輸咼速信號之際將成為優點。 ”、 率車乂 在I c荨電子零件與内插板間、内插板盘封| μ & 部所使用的軟焊材料，並無特別的限制合
Sn/Ag、Sn、Sn/Cu、Sn/Sb、Sn/In/Ao*、ςη/R · 〇 n//Pb、 塗劑、銀塗劑、導電性樹脂等。 g Sn/B!、Sn/In、銅 構成内插板的絕緣性基材大小，最好呈 内插板上所搭載電子零件的投#而係。 絕緣性基材面積^封裝基板投影面積；=荩立内插板的 影面積X i心構成内插板的：緣面性積ί ϊ:| J = 2160-6559-PF/Ahddub 7 200522833 ί;的因此更成ϋ; 構€板，在將構倍而膠所影。 。若Μ插話可此若8因封。投求 8為内的便因。ο，著性的要 ο因積成上此，命的差充靠板的 X乃面構以因力壽積度填可基化 積此影若2，應件面高間的裝型 ^©投。1·差和零影現之擊封小 影件致X度緩子投出者衝過應 ufif緣在間一插，在，構，彳 ϊί絕為中進内下可脂，積内
以較i此内因 r日緣因W乃通將相麵接、"通中性， ”ϊίγ並If二電的’構，貫給在，Λ貫孔ί ^ 的卜，通導由為量屬狀鄰供好外著Μ，通導一 旦 厚成子6孔貫著或因熱金錯相源最此置Γ話貫為J &WW 指 0J « ^ ^ i C Γ 存 — 耦接的孔3故的力A -o·體umj，MP由性生之+。耦子通，緣質應。 絕i的ί好㈣劑if理塑ί間變故著端的由的物的动 的ίΒΐ最ο性1電塗的對他的^孔將緣置地子W小性生所 ，18電为導屬成而其屬系通離的配接端㈣縮電發妗 lJ置以ιΐ金構因。金2貫距暢*源ί、將導所緣 因述基面L。可填填劑上低所利插為間為接於 ，11良旁？11未所塗以較故此内因孔變鄰接1|^ • L· rf _-丨 F.t — I .a · ► 4 零所積高可電板可二熱超因形 子故面現亦與基亦在對若法變 電緣影出脂部裝間為體，無的 於的投可樹合封之因整小而化 少上件將膠接在體。置大因變 ，板零間封的，本脂裝材，度 積插子之為擊積裝樹體基大溫 面内電件因衝面封膠導性變對 β於達零。熱材與封半緣將為 U載，子脂於基板入升絕板因 Η搭積電樹對性插充提的基則 緣件面與膠相緣内填可板體， 絕W材板封長絕在間便插整大 U子基插充延的為中而内為變 #:性内填步板因其因成因板 較 容^以通子^乞Η Η銅；H 4以之JJ.L於孔體欲致徑容您 U倍^/子為充絕並如此電因形Ρ距因著通導所直而 性以貫格下填著質J*。彳變材 接若 層篆rid“例ί的貝變基耦接的礼5故的力ΐ JL形端為通。充、，散著。交為電，。配在的，因質。 好貫2!填Μ下低充致或因的體體置好化話’物下 &接最好t之降填所狀，Λ導位最距的話法以 Μ並承距覆的最卜1將全故子話I孔孔鄰距間小的電m γ,源間等質是4塗，完緣格的對通通相間窄變此条A 。5_電。4但"性暢未的；下，的的；“徑& 壞率^;P狀電Μ,鎳W順並力置以少t子好間間孔。即1 破^!5接錯^事_銀令較内^配出減^端最孔孔通小，0 受^:N交4l^Jrα將孔4孔#將、、〈地，通貫變形在 遭ί、耦I 金較應通吸通Q感電接體貫η若將變此 易<」；亦”？ 4供貫可7$。導。1。便！Ji充2追^2|之^於7_孔體欲致徑容勉 2160-6559-PF/Ahddub 8 200522833 0.(在‘ t &荃軔却1 f、女開t p b的孔話可 ^ ^ ^ I :膨召上1，開質易近超為並力，的開JMait處通的， 緣Μ效j源置使地句熱截以為質的物不附在因狀應徑面的I才，分貫數面 L裏絕U有Μ電Li£為k均(,孔徑好物面性較隙並，形將σ端面戈Μ大部於擊方 t?5與ίΛκι因f為性通孔最性端電為孔，外孔是開二端且變徑大撞大 ^^質^1，4„通，於因物貫的，電孔導因在暢此通而的，1大，將小較射變 ♦疲物"下&£@貫以中，材的心係導通施。且順。沿部面外若變化力最徑雷徑 mu ±ΐϊ以Li柄將所集外基材中關充貫實隙，將現將合端此，等細應，口少口。 #|1^4^?而若。力此性基孔的填為的孔低便出力接1。面1^1精的時開減開口 301f,f#通因。置應。緣性通徑未因易生較應作應達少利方W向分況的，面關 W㈣425貫，量配無損絕緣貫孔將，輕發將供動的到至有一 Μ朝心情面起端杆 氐U夺因匕1熱的並破的絕在小内話可易阻源誤生線板為另島法此的端時二進 提發句此遭方，最孔的此不電電錯發直插較。，無，者一之將可 ^彳大徑端阻的均因致下徑孔通上因較通的無所非内況徑話並話後中口部便 的反 内。 性；：於 面
夂地電多將，不正 口通貫以，内導1C並此力，情口的，的。其開心等 W見"it接體較便同將片。開貫在2分質的中因應之的開5況大壞。直中磨 • 曰晶樣的I/，ο部物體而域，有觀徑情變破線筆孔研 ^M量若Η為將該將緣IC1面q話1孔電導因領狀具點孔心紅的若受斷從通、 1?褎^〕』絕)^端^的在通導體，域拔亦此部中徑者寸遭易如貫射 H m收f U乃d Γ 6的而等1 ^ 1若貫在整熱區推而從心於h前尺易容例從雷 7通ίΐ片因ί Λ於。他，此耳頻現因就中大最^容將，，如 金50脹变k理貫晶，^一至喘低充其果因焦高呈。。孔較孔ί因將質徑外用 |$21狀^35彈£1若^結’生的狀2通好通^“物孔此利 生 ^ ^ 7J l· LJ I
Λυ ίΛΐ, rl> > ·>Λ I - 3 1¾3^ΊΊ 1-1 - I 乃外5.進較充孔易GH孔接的於徑/Μ曼絕電心可雙 --Ι i 一曼 4mdr」_| : 3 il tr 徑口 C 口 更A 【實施方式】 [實施例] 1 ·樹脂製封裝基板 針對樹脂製封裝基板1 0的構造，參照實施例1之樹脂 2160-6559-PF；Ahddub 9 200522833 -- 4 J 、3r ί ί F11.¾ 己 i 第板3層用層16平36通信Ti到 的基層體地内層用孔用用Μ認4剛翹屬低孔昇KMH層 圖 心體導接成體源通地利Γ確與的生金等通提載UI層體 面核導的成形導電用接係層未仍板發的金與，搭^體導 剖層I側形則的成源Μ接單並果基易絕合未數所㈣導4> ο多3上則側側形電利連置上效心不隔2並係在#成3 1用路。4Ε面上則用係號配以，核將γ，脹可|^形路。 板採電4Ε3上。6Ρ利6Ε信僅層層層而用膨亦h側電4Ε 基乃體3層的6P1係1的側4多多因著ar作熱，，面體34 裝，導層體部1層P層下單為的就，容nv的的板中下導層 封10成體導内層體16面上為因上為合收(i材板基12在成體 圖 ο ，1?面體係層而 用 平導Ε面Ρ孔號 1 ; 進<在係層層形。耦 行多背形 明 情反膨介麵週 τί到層Β曲板熱或對逍 成電 封30電層核則 板側0側板導的面與板係U此，將處範作低整屬6E側、 基面3下基成侧平4E以層~在層率央怪當降於金1面34 裝表路，心形下與340面層便2伸中Μ有乃置該層上路 製£反體面層侧層心面Μ。成此形板板係，主可。導18體 ΜΙΗ導平多面面層平多L#f因係基基12成 樹u成用在下平面用7執好，別5>~ I, k. t 1^、 ·—_ * · ' ▲ * ,睡 * , · 說= =接f6siv層屬二緣貝 係形導的30體導層平30可」以因整，鋼芯基體板，形導 内成 玄3 J · i接ί°]-丰言核4β匡万纣形 才 J L，b 5 tt/ i S。b > # ri 〜L 才泠接 ’〔形源，在用平地 而最上特 接Ε孔層性程i在該數等剛W面U下 耦6通Jg特等係洞ΛΛ在 置氣同P況2脹在ί， ► * LV 4 . /✓/ Γ I i 4 Ρ 電為 ，4 Ρ 3 蜃6 ΕΛ/ 11 t構接配狀旨 板所耦此ij成月 以f1點多金金電面 層核平：即成延 置 層 具要配在體在電 面f f形介塊^θρϊίΐ 表4 5層的凸與6 ^填齊 的路路上側用4子塗 ο電電2面源5端6S隙性 i3體體5上電洞部1空電 Μ導導路在、層外P此導 基與與電，4S介用36在用 心44體626的源、並利 核4 5導Ρ塊側電6Ε，可 層洞洞與杳凸面、3層亦 多層層41Π用下6S孔體， 在介介5開號在66通導外 成成洞的信，子 的之。 形形層60成的端 孔此藏 導上 ο 旮4 核層層 ，内緣 此s絕 在#脂 基 心 的Μ路 層Ρ電 表1體 ο層導 U體的 才.L · f 4F脂脂與地2外基駒：： 3樹樹層4接5用0以 Λ心焊5、路地核3 體&4阻洞4?電接“_^則、 亭層層戈層6411在著電 4的的：？ ！：，.體；‘成乞乾導6Ε4 上 部板 tr 脂將
ϋ 端QY 已已介層形樣部 通除埋 設及該焊上同外 成。全 配以在阻2。用ΕΟ形成完 ，ο^οο該U4E號66所形部 上4 5著1 6 中而内 電塊成子 緣緣，體凸形 Μ 度層上 厚，ο 7 m 5 成W #罾 形& 得2 ; Γ ~絕 E Lb 4 匕日 3Ϊ 4Ρ'#Κ 3成層 層形與 2l60-6559-PF；Ahddub 10 200522833 的導體電路52係形成5〜25/zm。 本實施例中所使用的樹脂製封裝基板，係將核心基板3 0 表層的電源層（導體層）34P、導體層34、内層電源層（導體 層）1 6P、導體層1 6E、及金屬板1 2增厚。藉此便增加核心基 板的強度。所以，即便將核心基板本身變薄，仍可利用基板 本身緩和翹曲或所發生的應力。 再者，藉由將導體層34P、34E、導體層16P、16E增厚， 便可增加導體本身的體積。藉由此體積的增加，便可降低導 體的電阻。 第2圖所示係樹脂製封裝基板1 0中安裝内插板7 0狀態 的剖面圖，第3圖所示係内插板70中安裝著IC晶片11 並將樹脂製封裝基板10安裝於子板（daughter board)120狀 態的剖面圖。内插板7 0係在絕緣性基材8 0之貫通孔81中 填充著導電性物質8 4所構成的介層洞7 2上面，配置著以島 狀物74朝下面的電源用島狀物76P、信號用島狀物76S、接 地用島狀物76E而構成。在樹脂製封裝基板1〇與内插板7〇 之間，填充著樹脂製填底膠（underfill)68。内插板70上面 侧的島狀物74隔著軟焊114，耦接著1C晶片11〇的島狀物 11 2。在内插板7 0與IC晶片11 〇之間填充著樹脂製填底膠 fi P 〇 在樹脂製封裝基板1 0上面侧的信號用凸塊64S、電源用 凸塊64P、接地用凸塊64E，耦接於内插板70的信號用島狀 物76S、電源用島狀物76P、接地用島狀物76E。另一方面， f脂製封裝基板1 〇下側的信號用外部端子6 6S、電源用外部 f f 6 6P、接地用外部端子66E，則耦接於子板120的信號 用島狀物122S、電源用島狀物122P、接地用島狀物1 22E。 此情況下的外部端子係指PGA、BGA、軟焊凸塊等。 a从Ϊ施ΐ 1的樹脂製封裝基板10乃藉由將導體層34P、 二3電便可提昇對1C晶片110的電源供應能力。 /在該封裝基板10上構裝IC晶片110之時，便可降 ΐϋ晶片〜基板10〜子板120侧電源為止的迴路電感。 1 3期^作時的電源不足情況變小，因而較難引起電 2此現象即便構裝高頻領域1C晶片，亦不致 34，、m怠錯誤動作或錯誤等。此外，藉由將導體層 吏用^接地層，便不致使1(：晶片的信號、電力供 fIfϊϊΐ錯誤動作或錯誤情況的發生。另外，藉 雷= 谷裔，因為可辅助使用電容器内所儲存的 1：源j因而較〒易引起電源不足情況。 脂製Ϊ 3圖所示IG晶片Η0、内插板70、樹 、于裝土板1 0的平面圖。樹脂製封裝基板的外觀尺寸為 2160-6559-PF；Ahddub 11 200522833 0.8mm ° 厚度為 40πππχ 40ιηπι’厚度為Ι.Οπιιη。另外，核心基板厚度為 構成内插板的絕緣性基材70外觀尺寸為28mx 28m 100// m、1C 晶片 110 外觀尺寸為 2〇mmx 20mm。 第5 (A)圖所示係内插板70的部分平面例。在此，乃圖 示著耦接於IC電源端子、接地端子的部分貫通孔。内 的，狀物74(貫通孔81)係配置呈格子狀，間距ρι係例如 产，1 75//m。第5(B)圖所示係另一例的内插板平面圖。一 插板的島狀物74(貫通孔81)係配置呈交錯狀，間距p2 設定為120/zm。+係耦接於ic電源端子的貫通孔，-係搞 於1C接地端子的貫通孔。 只心 你祸接 人中，為將IC晶片110與封裝基板丨〇進行接 ά而i扠者内插板70，因而應力便分散於π晶片110與内 巧板7 0間之接合部（軟焊11 4 }、及内插板丨丨〇與封义 號用凸塊64S、電源用凸塊64P、接地;凸 ϋ〕的日方广。二斤以，更進—步，藉由介設著彈 =5 5GPa，且封裝基板厚度χ 0·05的内插板7〇， Ϊ 晶Αιϋ與^脂製封裝基板1 〇間之熱膨脹差所產生的 受，使應力不致傳遞至IC晶片"〇 师綠滑的樹月日。結果，便不致在丨p a g /太綠麻μ似& a 生龜裂、斷線情況。 Κ日日片佈線層的樹脂中發 2·内插板之製作 k實 彈性率=55GPa、外觀尺寸=32㈣x 32咖、内插板厚 明。針對實施例1的内插板之製造步驟，參照第6圖進行說 重量y)、將及雙氧重量份、味峻型硬化劑5 於玻璃鱸維ϊ彳φϊί Ί ? $份進行混合，將該樹脂含潤 布：之後;^燥’再將Β平台的預浸體80、與 張“择杯ίηΤ積:κ曰田熱加壓而所獲得經硬化過的單面銅 80厚k為50"銅羯7口1斗4第126圖(AU = f J材 ^^為55GPa。另外，在彈性率測定中採用i觀厚的絕緣性 雷射材Λ’Λ用表1條件，施行碳酸氣體 ί ΐ ^ Λ!成到達銅的介層洞 行去膠渣CDesmeadi理?第^用f外^射^而施 ，形成介層洞形成用開口方面，乃ϋ f H ^ j庵$ 脈衝振盈型礙酸氣體雷射加工機，對】以=㈡； 2l60-6559-PF；Ahddub 12 200522833 氧樹脂基材’利用遮罩影像法，從絕緣材側施行雷昭 射，並依1 0 0孔/秒的速度，形成i 2 5 # m介層洞形成用開口二 益配另置夕Γΐϋ部依1:1對應的位置形成匕間 ^。另外，1C電源、接地用端子乃為格子狀。介層洞形成後， n*行去膠渣處理。去膠渣處理用之使用YAG第3高諧波的 ίί射照射裝置，係使用三菱電機公司製GT605LDX 2 去膠 >查處理的雷射照射條件係發送頻率5ΚΗζ，脈衝能量 0.8mJ，撞擊數10〇 【表1】 光罩徑 φ 1. 4mm 脈衝能量 2· Omj/脈衝 撞擊數 7撞擊 在利用PET薄膜85保 並利用下述電鍍與條 81上端僅殘留些微間隙，並 84而形成介層洞72(第6圖 護銅箔之後，以銅箔78為電鍍引線 件’施行電鍍銅處理，在開口 在此開口 81内填充著電鑛銅 (C))。 〔電鍍液〕 硫酸 2. 24mol/l 硫酸銅0. 26mol/l 添加劑19· 5ml/l (亞德克曰本公司（音譯）製、卡帕萊得 G L (音譯）） 〔電鍍條件〕
電流密度6. 5A/dm2 時間30分鐘 溫度22± 2°C (4)更進一步，在鍍銅上84，浸潰由氣化鎳30g/1、次 磷酸鈉10g/；l、及檸檬酸鈉l〇g/l所構成pH = 5的無電鑛鎳液 中^0分鐘，而形成5/zm的鑛鎳層86。然後，將此基板，在 由氰化金鉀2g/l、氯化銨75g/l、檸檬酸鈉50g/l、及次填 酸鈉10g/l所構成無電鍍金液中，於93°C條件下浸潰23秒 鐘，而在鍍鎳層上形成厚度0.03//m的鍍金層87。經施行鍍 金87之後，再於下述電鍍液與條件之下，於鍍金層87上析 出30/zm的鐘錫88，而形成島狀物74(第6圖（D))。亦可未 形成鍍錫88。 〔電鍍液〕 硫酸 10 5 m 1 / 1 硫酸錫30g/l 添加劑4 0 m 1 / 1 2160-6559-PF；Ahddub 13 200522833 〔電鍍條件〕電流密度5A/dm2 時間4 5分鐘 溫度22± 2°C (5)然後，將銅箔78上的PET薄膜8 5剝離，並在銅猪 78上貼附著乾膜，經曝光顯影後，再對銅箔78利用鹼蝕刻 液施行蝕刻處理，而形成島狀物76P、76S、76E。 (6 )最後，施行外觀加工成為32mmx 32mm，而形成内插 扳。[實施例2]彈性率=55Gpa、外觀尺寸=32mmx 32mm、内插板厚 度=64 /z m £施例2的内插板係在實施例1中，將起始材料的基板 f度^為64 /z m。因此，形成貫通孔的雷射條件便變更為下 表戶f ^條件。此外，在貫通孔中填充導電劑的電鍍時間，乃 配a基板厚度而變更。除此之外均如同實施例1。 【表2】 「雷射條件」 光罩徑 φ 1.4mm 脈衝能量 2· Omj/脈衝 一 9撞擊 厚 板下乃 板 基為， 插 的更間 内 料變時 、 材便鍍。 1 始件電1 32起條的例 mx將射劑施 m ，雷電實 3 中的導同 t=1孔充如 尺 例通填均 觀 施貫中外 外 實成孔之 、 在形通此 cd 係，-»-貝除 5GP板此在。 5 插因，更 ^内m°外變 生 的/^此而 彈300。度 3]m例1件厚 d 施為條板 件 ;實一m雜 rll 度所合表雷 L-^度 厚表配t r 光罩徑 φ 1. 4mm 脈衝能量 2· Omj/脈衝 撞擊數 - 14撞擊 率 性 彈 _-1 4 例 施 貫 = 寸 尺 外 厚 板下乃 板 基為， 插 的更間 内 料變時 、 材便鍍。 mm始件電1 32起條的例 QX將射劑施 m m ，雷電實 =3中的導同 1孔充如 例通填均 施貫中外 實成孔之 在形通此 係，貫除 板此在。 插因，更 内m°外變 的Αί此而 4 ο 〇 度 m例4件厚 /^施為條板 υυ實設示基 度所合 2160-6559-PF；Ahddub 14 200522833 【表4】 「雷射條件 ψ 1. 4mm 脈衝能量 2. Omj/脈衝 60撞擊 Κ 度 度表配表t4 厚下乃Γ Γ πο施為示基># Η00實設所合！ 率 性 彈 3 = 寸 尺 W 外 厚 板 I jfry 抱 内 板為， 基更間 的變時’ 料便鍍。 材件電1 始條的例 起射劑施 將雷電實 ，的導同 中孔充如 1通填均 例貫中外 施成孔之 實形通此 在，貫除 係此在。 板因，更 插。外變 内m此而 的0/Z。度 500件厚 例1條板
J 徑 罩 光 s 脈衝能量 2. Omj/脈衝 150撞擊 率 性 W0XL 5 m b ^ 例00 他15 1 一一 Θ度 寸 尺 觀 外 厚 板 dftr 指 内 板為， 基更間 的變時 料便鍍。 材件電1 始條的例 起射劑施 將雷電實 ，的導同 中孔充如 1通填均 例貫中外 施成孔之 實形通此 在，貫除 係此在。 板因，更 插。外變 内m此而 的心。度 650件厚 例1條板 丨 施為示基 件 實設所合 ί配 莩7巧ί Γ 光罩徑 φ 1.4mm 脈衝能量 2· Omj/脈衝 撞擊數 Γ 香-tki/Ζτ Γ7 Ί -r*»~~·77 230撞擊 ^度7:^ ^彈性罕=200Gpa、外觀尺寸=32mmx 32mm、内插 圖進ΐΪ:施例7的内插板之製造方法，，照第7圖與第 (日本精陶公司製）8〇B為起始m之m元今的孴基 板的彈性案，摭嫱T T C 2始材抖（第7圖（A ))。此絕緣性 200GP^%% ^ ? 此基板80B的一ΐί J imm厚的絕緣性基材。- 相法，在1C外部電極所i者庙^^曰糸光阻79，並利用普通的j 部81 a(第7圖（B))。、⑽的位置處形成125/z m徑的開 (2)接著，攸光阻79所形成之一側，採用新東雷 2160~6559-PF;Ahddub 15 200522833 司（音譯）製喷砂裝置’依下述條件施行喷砂處理，而求Λ、，oc "m之介層洞形成用開口 SI :此配置^在Ic外:雰$ 125 於依1 : 1所對應的位置處形成1 80 /z m間距（第7圖r二 外，ic電源與接地端子係呈格子狀配置。然7另9 剝離。 【表7】 ^喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25//m 壓力 0· 2MPa 喷擊數 7 (3 )在已形成>m層洞形成用開口 81的基板總表面上，首 先利用濺鍍形成〇.l/zm鉻被覆膜，接著，在此鉻 1 ff。°；14、^ 將鉻被覆膜與錄被覆膜表示 覆膜82」）（第7圖（D))。 ~ ^ (4$其次’在下述組成的無電鍍鋼水溶液中，浸潰基 而在鎳被覆膜上形成厚度0.6〜3.〇//m的無電鍍銅膜83(第7 圖（E))。 , 〔無電鍍水溶液〕 200mol/l硫酸銅 0.800mol/lEDTA 0.O30mol/1HCHO 0·50mol/lNaOH 1 00mol/l α，α ’ -聯二□啶 100mg/l 聚乙二醇（PEG)0.1〇g/i 〔無電鍍條件〕 在34°C的液溫度中40分鐘 (4)其次，在無電鍍銅膜83上，採用在貫通孔81内優 ϋΐ ί電鍵液與電鍵條件，在貫通孔81内的填充中與基 材8 0Β表面上，形成電鍍銅84(第8圖（））。 〔電鍍液〕 硫酸1 5 Og/ 1 硫酸銅160g/l 添加劑19. 5ml/l 〔電鍍條件〕 電流密度6. 5A/dm2 時間80分鐘 溫度22± 2°C 攪拌喷流攪拌 2150-6559-PF；Ahddub 16 200522833 僅對(另^然面1二將/^\8〇〜之一面利用PET薄膜85保護，並 (B))。 也订研磨直到基材8〇8表面裸露出為止（第8圖 铲今在81的鍍銅84上，施行鎳86(^π〇、 丨；Λ1λ)〇後，以另一面的銅為導線，使鐘錫（如同 (7)然後’剝離pet薄膜85 ’在PET薄膜85下的雷妒锢 i4上田附feff膜，經曝光顯影後，對電鍵銅、層與A電解鲨‘ ?6E(r8;?D?)液施行㈣處理 idu彈性率=2〇〇Gpa、外觀尺寸=32隨32mm、内插板 厚声κι/的内”係在η例7中，將起始材料的基板 表所示條件。此外，在貫通孔中填充導1C為； 配合基板厚度而變更。除此之外均如同實施例7 ] ' 【表8】 '喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25/zm 壓力 0· 2MPa 喷擊數 9 磨粒 合成鑽石 磨粒徑 平均粒徑25/zm 壓力 0· 2MPa 喷擊數 14 板 板下乃 插 基為， 内 的更間 、 料變時 mm材便锻。 32始件電7 X 起條的例 2mm將砂劑施 C〇 ，喷電實 t=中的導同 尺7孔充如 例通填均 ^施貫中外 ^ 實成孔之 a'在形通此 Ur係，貫除 UU板此在。 =z插因，更 平内m°外變 性的#此而 坪m9 ο。度 例1件厚 Μ00施為條板 ^=1實設示基1 件 條 少 戶疮一/inn —^ ^ '内插 7予度- 400//m 實施例1 0的内插板係在實施例7中，將起始材料的 板厚度設為4 0 0 /z m。因此，形成貫通孔的喷砂條件便變更 2160>6559-PP；Ahddub 17 200522833 下表所示條件。此外，在貫通孔中填充導電 ^配合基板厚度而變更。除此之外均如鐘日守間 【表10】 I喷砂條件」 磨粒 谷成鑽石 磨粒徑 平均粒徑25/zm 壓力 6. 2MPa 噴擊數 60 L貫施例1 1」彈性率 厚度=1 000 // m 板 基更時^ 插 的變鐘α 插 :200GPa、外觀尺寸=32mmx 32mm 實施例11的内插板係在實施例7中，蔣 雙#爷设今1 0 0 〇 /z m。因此，形成貫通孔的喷砂‘件: ，下表所不條件。此外，在貫通孔中填充導、電劑的f 1表if】配合基板厚度而變更。除此之外均如同實施例： 合成鑽石 磨粒徑 平均粒徑25//m 〇· 2MPa Ϊ50 [實施例12]彈性率=200GPa、外觀尺寸=32Μχ 32imi 厚度=1500// m 材件的W 始條劑从 起砂電虚 將喷導π ，的充I 中孔填抬 7通申外 h__f·j 實施例1 2的内插板係在實施例 板厚度設為1 50 0 /zm。因此，形成1 為下表所示條件。此外，在貫通孔 間，乃配合基板厚度而變更。除此4 【表12】 ^只7T不ΤΓ」 合成鑽石 磨粒徑 —-- 平均粒徑25 "m 0. 2MPa 230 度 fw予 黏由料 ^ 1 磨 」助球 例-½ 施Μ燒利 實wg物 mf 平20t”針 2混。 ο先)^劑此料 =5首(a結將漿 3 始 起 的β施 m的機 之#劑f :時巾系， mm 325lk及混 一一 製衣、的 • Μ粉og勻 ;51CC4均 .t S4C行 m m 說、；溶 明 而 合丨成 板 酸。度 插 烯oml黏 内 丙00高 2l60-6559~PF；Ahddub 18 200522833 β m (5)其次’依照刮毁刀法，由原料漿料形成胚薄片（52 57 下施#i其懲欠卞3胚f ί ί行脫脂之後，在210(rc、壓力18MPa it料了堂ίΐί真正燒成。藉此便獲得内插板的起 ίϊί德基t係厚度Μ#"1且尺寸32x 32mm。亦可 (b)、製作、厂調整絕緣性基板的厚度。另外，在 彈!·生率Vmr厚力的胚薄片，並施行(c)的處理，而 曲法測定彈;用；i為樣本依照JIS，利用3點彎 為之内尺插寸板5在實,1例7,將起始材料改 成完成的SIC基板卜。觀除此寸之! 50"之經燒 [實施例14]彈性率=440GPa、卜外句t ^ f例^ 厚度=64/zm 夕卜觀尺寸=32mmx 32mm、内插板 (1) 起始材料之製作 將實施例1 3 ( b )之胚薄片厚声改或R 7 7 行（c)步驟，獲得64/zm厚的片fifU 67〜72/zm，然後，施 (2) 内插板之製作 予刃61C基板 在實施例8中，將起如好斗立# & +义 此之外其餘均如同實施例8 °。 ’為先刖（1 )所製成者。除 [實施例15]彈性率=440GPa、外顴尺+ — 0〇 厚度=100/zm r规尺寸一32mmx 32mm、内插板 (1) 起始材料之製作 將實施例1 3 (b)的胚薄#歷_錄纟$ & , 施行（c)步驟而獲得100//m厚度怠、更岔}03〜113#m，然後 (2 )内插板之製作 又的& 1C基板。 在實把例9中’將起始材料改兔义 此之外其餘均如同實施例9。叶文為先則（1)所製成者。除 [實施例16]彈性率=440GPa、外觀尺+ 〇 厚度= 400^111 寸—32ιηιηχ32πιιη、内插板 (1 )起始材料之製作 將實施例1 3 ( b )之胚薄片厚产汝炎 施行⑷步驟^得綱^厚的度^^15〜450 "®^， (2) 内插板之製作 予幻we基板。 在實施例1 0中，將起始材料 此之外其餘均如同實施例10。 馮先刖（1)所製成者。除
[實施例17]彈性率=440GPa、外觀尺QO 厚度=1 00 0 /zm 才—32mmx 32mm、内插板 (1)起始材料之製作 將實施例13(b)之胚薄片厚度改 予度改為1〇3〇~1150#m，然 2160-6559-PF;Ahddub 19 200522833 f2;内施插厚的SiC基板。 除 在實施例11中，將起始材料改為 此之外其餘均如同實施例1 1。 ）斤製成者 [實施例18]彈性率=440GPa、外觀尺寸=32m^ ^ ^ 厚度=1 500 /zm 娜八了 W_x 32mm、内插板 (1) 起始材料之製作 將實施例13(b)之胚薄片厚度改為ιπη ，，施行（c)步驟，獲得15〇〇// m厚的1 〇〇# m，然 (2) 内插板之製作 予岡ML基板。 此之同中實施將^材料改為先前⑴所製成者^ f ^ ^ =2〇〇GPa ' ^ ^ ^ =24MX 24mffl . ^ 24fflmx^21： IV，^ ^ ^ ^ ^ iV=ri〇Tff±#=200GPa' 實施例的内插板係在實施例9中，除外_尺+ & * f Ommx 20mm之外，其餘均如同實施例9。 ’、 寸文為 i實度施 ==1彈性率=2°^、外觀尺寸=4°隨4。随、内插板 實施例21的内插板係在實施例9中，除外顴尺+并达 4〇mmX 40mm之外，其餘均如同實施例9了示卜觀尺寸改為 厚！=咒」彈性率=310GPa、外觀尺寸32χ 32-、内插板 (1)在平均粒徑1 · 4 /z m的ALN粉東（馄丨f八1 ，
Ui丙4fn，系黏結· 22°g、燒結助劑的Υ‘5〇ί)、Ϊ 製rii度原以漿：此混合物利用球磨機進行均句混練，而 (41 Ο^Ο^κί Ϊ % ^κ)% Η 80 r ϋ 在胚薄片80 7中，藉由施行沖孔加工、或雷射加I、 ί2予力=，而在1C外部電極所對應的位置處，依1 1带 接地用端子係呈格子狀配置。 力卜比的電源、 工β (4)其次’在平均粒徑3 # ra的鶴粉末1 〇 〇 g中，温人輦 烯，系黏結劑2 g、醚系溶劑3 m 1、及轉系分散劑〇 1 : ^ 合物利用三親混合機進行均勻混練， 成用鎢塗劑p。 7 肷守m电路形 2160-6559-PF；Ahddub 20 200522833 τ ^用網版印刷機，在胚薄片8〇γ的貫通孔81 ί 藉此，便如第9(0圖所示，在貫通孔81 g盤塗背p，且在貫通孔81?^的上下面由塗劑p形成 <r #Λ6η)ί fV將胚薄片8〇r裝入乾燥機内，將此胚薄片80 之5溫速度進行加熱。然後，在乾燥機内的溫 fn丄气J50 C之後’於此溫度中保持約24小時，使胚薄片 8〇充分乾巧，然後放置冷卻至室溫。 于便胚潯月 。广“Hi，、將胚薄片807在非活性氣體環境下，施行16〇〇 為相n、d的*脫严/暫時燒成。然後，將經暫時燒成的胚薄片， g = f l，85(rc、3小時的真正燒成。藉此便獲 二^參照第9(D)圖）。此内插板70係厚度吏4炅 μπι 丑尺寸 32x 32mm。 (彈性率測定） 美板經ttm(2)、（6)、⑺步驟，製成imm厚的aln ^扳並依照JI s，利用3點彎曲法進行測定。钍莩盔 「=ί例外强m)之胚薄片厚度為^02〜hi5m二 厚率=310GPa、外觀尺寸32χ 32㈣、内插板 炎从（J)實施例23之内插板係在實施例7中，將起始材枓故
ί 5〇"m A N ，板。此ALN基板係經實施例22中的（1)、（2)、 而製成。另外，（2)中之胚薄片厚2為）（二、（2 ίί、5ί施2用7研磨調整絕緣性基材厚度。除此之外，其餘 32x 32mm. 為外施m之内插板係在實施例8中，將起始材料改
Γ，且厚度64#m之經完成燒結的ALN f =而製成。另外，（2)中之胚薄片厚度為67〜72 2)。 （2 施Γ8研磨調整絕緣性基材厚度。除此之外， 彈性率=31°GPa、外觀尺寸32x 32-、内插板 (1 )實施例25之内插板係在實施例9中，將起始 士’觀尺寸=32x 32mm，且厚度1〇0 之經完成燒,H改 5板。此ALN基板係經實施例22中的（1)、广(、-的 $，而製成。另外，（2)中之胚薄片厚度為j 〇3〜 可經燒結後，利用研磨調整絕緣性基材厚度。除此之外j ^ 2l6〇-6559-PF/Ahddub 21 200522833 $ $如同實施例9。 ^施例26」彈性率=31 OGPa、外觀尺寸32x 32mm、内插板 ^ =40〇 β m 并* (1 )實施例26之内插板係在實施例1 0中’將起始材料
外觀尺寸=32x 32mm，且厚度400 /zm之經完成燒結的ALN ^板。此ALN基板係經實施例22中的（1)、（2)、（6)、（7) 而製成。另外，（2)中之胚薄片厚度為415〜450/zm。亦 I經燒結後，利用研磨調整絕緣性基材厚度。除此之外，直 ，$如同實施例1 〇。 八 施例27」彈性率=310GPa、外觀尺寸32x 32mm、内插板 厚度=1 000 // m 敗 (1)實施例27之内插板係在實施例11中，將起始材料 觀尺寸=32x 32mm，且厚度1 000 #m之經完成燒結的 基板。此ALN基板係經實施例22中的（1)、（2)、（6)、 〔7)步驟而製成。另外，（2)中之胚薄片厚度為ι〇3〇〜115〇 亦可經燒結後，利用研磨調整絕緣性基材厚度。 夕「卜，其餘均如同實施例1丨。 ’、 ili其oi彈性率=31〇GPa、外觀尺寸32x 32mm、内插板 扑* (Μ1實施例28之内插板係在實施例1 2中，將起始材料 ALlflf尺，且厚度15〇Mm之經完成燒結的 $板。此ALN基板係經實施例22中的（1)、（2)、（6)、 ()=驟而製成。另外，（2)中之胚薄片厚度為ι55〇〜17〇〇 =。^^可經燒結後，利用研磨調整絕緣性基材厚度。 义卜’其餘均如同實施例1 2。 ί ίΓ/ίι29」彈性率=55GPa、外觀尺寸32x 32mm、内插板厚 主冰i1 施f 29之内插板係在實施例7中，將起始材料改 文ίί尺ί=32χ 32mm、厚度50#m的SF2玻璃基板（Schtt文t 二:i 塗佈；648339)。厚度乃利用研磨進行調整。 55Gpf另基外溫彈Λ率/採用3點彎曲法進行測定，結果為 m 彈性率的測定乃採用lmm厚的絕緣性基材。 除此之外其餘均如同實施例7。 刊 彈性率=55Gpa、外觀尺寸32x 32mm、内插板厚 a休m施ti30。之内插板係在實施例8中，將起始材料改 文ίϊ尺ί=32χ 32mm、厚度64"m的SF2玻璃基板（Schott 二nm塗佈；648339)。厚度乃利甩研磨進行調整。 除此之外其餘均如同實施例8。 金 「實施例31」彈性率=55GPa、外觀尺寸32x 32_、内插板厚 2160-6559 - PF ； Ah.dd.ub 22 200522833 度=1 0 0 # m (1)實施例3 1之内插板係在實施例9中，將起始材料 為外觀尺寸= 32x 3 2mm、厚度l〇〇#m的SF2玻璃基板（Sch 公司製、玻璃纖塗佈；648339 )。厚度乃利用研磨進行調餐。 除此之外其餘均如同實施例9。 ° ° 「實施例32」彈性率口 55GPa、外觀尺寸32x 32mm、内桥知 厚度=400 // m ^ m ^ 、（1)實施例32之内插板係在實施例i〇中，將起始材 改為外觀尺寸=32 x 32mm、厚度400 // m的SF2玻璃芙^ (Schott公司製、玻璃纖塗佈；648339)。厚度乃利用研 行調整。除此之外其餘均如同實施例1 〇。 運 「實施例33」彈性率=55GPa、外觀尺寸32x 32mm、内插始戸 度=1 000 〆m 門猶瑕谷 (1)實施例3 3之内插板係在實施例丨丨中，將起始 产為外觀尺寸=32x 32mm、厚度100Mm的复^ ^二21:1'製\玻璃纖塗佈；648339)。厚度乃利用5;5 仃調整。除此之外其餘均如同實施例u。 應進 1 2中，將起始材料 m的SF2玻璃基板 厚度乃利用研磨進 二實二I4」彈性率=55GPa、外觀尺寸32x 32mm、内插板厚 (1 )實施例34之内插板係在實施例 改為外觀尺寸=32x 32mm、厚度1500/z (Schott公司製、玻璃纖塗佈；64833 乍ΐϊ二ΛΛί外其餘均如同實施例12 實施例3 5〜4 0」 將實施例7〜1 2之起始材料改為帕雷香斯破殖 譯）（康尼克公司（音譯）製）。此1y"马帕/克斯玻璃基板u JIS依3點彎曲法進行：定)，基?的弹性率’根掮 「實驗例1」 m果為65.5GPa。 將内插板的貫通孔形成區域^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 施例9，將耦接1C電源、接址她^貝+通孔數里汉為如同1 置。結果，便形成貫通孔接/子的貫通孔位置設為隨機酉: 域。除貫通孔的配置位置之乂外费,存^的區域與較疏存在的屆 「實驗例2」 卜，其餘均如同實施例g。 將内插板的貫通孔形点F . 施例9，將耦接IC電源、接與貝通孔數量設為如同漬 置。除貫通孔的配置位置子的貫通孔位置設為交錯酉ί 驗例1、2的内插板中捭載τ Γ ’ ^餘均如同實施例9。在負 孔配置的IC。 " L之時’採用配合内插板之貫 [實施例41 ]彈性率= 65. 5GP& 板厚度=5 0//m、且貫通孔端面 '外觀尺寸=32mmx 32mffl、内插 之開口徑/中心之開口徑=1. 〇 2 2160-6559-PF/Ahddub 200522833 針對實施例2 2的内插板之製造方法，泉 11圖進行說明。 ，狀弟1 0圖與弟 广立咬(2气始材料採用帕雷克玻璃基板（音譯）（廉尼古八到 (音譯）製）80Ζ(第l〇(A)圖）。 子八康尼克公司 在此基板80的雙面上貼附氨酯系光阻 -)，並利用普通的照相法，在Ic外部電極（m 形成125//f的開口部79a(第1〇(c)圖）。 、⑽的位置處 理^形成直到絕緣性基材80幾乎中央處的3 m唢^彖 1 ί//^δ#Λ?Γφ #] ^ j ^ ^ 14 SI ； ί%(ξΙ 而形成貝通孔8 1 (第1 1 f A、isn。鈇始，么丨私+ ^ β二匕处理 圖）。利JE 測定貫通 開口徑為125· 0 /z m、最^小部jf分的開口徑為122. b以m ϊ f令一面側起’利用表13條件施行嘖砂處 b 成直到絕緣，W： ：«:从 βm 士山占，,μ _ . Λ y 一面側起，利用表14條件施行噴砂處理， 。後續 因而省 的步驟參照第7(D)圖〜第8圖 略說明。 【表13】 g 1°/^吉^、斯公司（音譯）製數位式顯微鏡（VH-Z250)進(行) =气板_二端，部A最小，的開口徑。二端Ϊ : f開口徑為122.-因為如同實施例 磨粒 合成鑽石 磨粒徑 25/zm 壓力 0· 2MPa 喷擊數 4喷擊 【表14】 從另一面起的嗜砂條件 磨粒 合成鑽石 磨粒徑 25/zm 喷擊數 0· 19MPa 3¾ L實/^J列^2]彈性率=65.5GPa、外觀尺寸=32mmx 32mm、内抱 板厗度=50 β m、且貫通孔端面的開口徑/中心的開口徑 k 士（/)實施例42的内插板係在實施例41中，除將在内抱 S ί f成ί通孔的噴砂條件，改為下表1 5、表1 6之外，其 餘均如同實施例41。 /、 【表15】 合成鑽石 磨粒徑 平均徑25/zm 〇· 2MPa 噴擊數 2喷擊 2lS0-6559-PF;Ahddub 24 200522833 【表16】 磨粒 合成鑽石 磨粒徑 平均徑25# m 壓力 Μμρϊ 噴擊數 Γ杳说Λ:·丨>1 Ο Ί νι°t m #J 42
由在美祐s n认I =门相對於此’在實施例4 3中，乃藉 Λ通孔81中填充軟料低融點金屬塗劑，S ir，比ίϊ:'42/ ’介層洞在相較於實施例1二 ^ ^ , f比較柔軟，應力吸收能力較高。 =父二]彈性率=5GGPa、外觀尺寸=32-x 32龍内插板厚度 fi Λ製造ί法’因為如同實施例1因而省略說明。 重量产、及ϋ各^气環氧樹脂10 〇重量份、咪唑型硬化劑5 篇璃5〇/量份進行混合，並使該樹脂含 纖、之1，經乾燥，再積層B平台的預浸體80、 S Ϊ ί用A f iH17熱沖M而獲得單面點銅積層板80A，並 坪3胃it"1、\ ΐ絕緣性基板的彈性率，乃根據JIS依 二?曲法進行測定，結果為5〇GPa。另外，彈性率測定 i度較ΤοοίΓ率 Pa、外觀尺寸=32mmx 32mm、内插板 司盤32mm><厚度U0/zm之藍寶石基板（京陶公 材\此絕緣性基板的彈性率，利用3點·彎曲 k之银其二果為470GPa。另外，彈性率測定係採用lmm f之絕緣性^基材。除此之外其餘均如同實施例9。 ^比車父=3]彈性率yOOGPa、外觀尺寸=32111111>< 32_、内插板 厚度- 4 5 /z in ^ U之内插板係在實施例7中，將起始材料的基板 i 2爻m。因此，形成貫通孔的噴砂條件便變更為下 m所此外，在貫通孔中填充導電劑的電鍍時間， 乃配ά基板；度而變更。除此之外均如同實施例7。 25 2160-6559-PF；Ahddub 200522833 【表17】 「喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25/zm 壓力 E 2MPa 喷擊數 6 板 板為時 插 基更鍍。 内 的變電7 、 料便的例 I 材件劑施 32始條電實 X 起妙導同 m 將噴充如 3 ，的填均 ^ 巾孔巾外 尺 7通孔之 觀例貫通此 外 施成貫除 ^ 實形在。 a 在，，更 GP係此外變 ο 板因此而 =2插。。度 率 内m件厚 性 之0//條板 J^“ 460示基 4 例1所合 d y60較為〇〇配 件 Μ 7比設1乃811 ttf度度表，幻！c Lt厚 厚下間t Γ 磨粒 合成鑽石 磨粒徑 平均粒徑25//m 壓力 0· 2MPa 喷擊數 [比較例5]彈性率=55GPa、外觀尺寸=15111111)< 15_、内插 度=50 // m 、比較例5之内插板係在實施例1中，除將外觀加工尺寸 改為15mmx 15mm之外，其餘均如同實施例1。 [比較例6 ]彈性率=55GPa、外觀尺寸=45mmx 45mm、内插板厚 度=50 // m 比較例6之内插板係在實施例1中，除將外觀加工尺寸 改為45mmx 45mm之外，其餘均如同實施例1。 [比較例7]彈性率=65.5GPa、外觀尺寸=32mmx 32mm、内插板 厚度=5 0 // m、且貫通孔端面之開口徑/中心之開口徑=5 5 (1)比較7之内插板係在實施例41中，除將内插板中形 成貫通孔的喷砂條件，改為下述表1 9、表2 0之外，盆择始 如同實施例41。 八 与 【表19】 從其中一面起的喷砂倏件 磨粒 合成鑽石 磨粒徑 平均徑25/zm 壓力 0.19MPa 噴擊數 2喷擊 2160-6559-PF；Ahddub 26 200522833 【表20】 磨粒 合成鑽石 磨粒徑 ?^#25/ζηΓ 壓力 〇. 19MPa 喷擊數 t噴擊 ’且將麵接1C電源、接 人，' * μ 二，以υ μ 111。（貫通孔徑為Φ 6 0 // m) A 配ml後的步驟中，亦使用所耦接1C晶片的電極間距ί 在實施例9中’端子數量相同 地端子的貫通孔間距設為1 20 // m 1 2 0 // m 者 [實驗例4 ] 3. 半！ί;ί;;Γ例3的貫通孔配置形成交錯狀配置。 片 裝基板10上安裝内插板與1C晶 參照第2圖與第3圖進行說明。 (1)將如第8^)圖所示内插板7〇(實施例卜43、實驗例 之後:施^流而輕ί位於第1圖所示封裝基板10並搭載 小時施行硬化（第2圖）。。Υ η刀接者在150C中2 70廿將始^龍乂^職之IC晶片110,對位於内插板 ’U並气載之後，施行迴流而構裝。 怖攸 最後’在内插板7 0與IC晶1 ] 0之簡i吉古λ 土j*壯七丨/ ur 底膠）69,在8〇。。中15分，在^匕間由填产,'封裝劑（填 (第3圖）。 T u刀接者在150 C中2小時施行硬化 4. 熱循環試驗 (-55$ 分3鐘中種Ί導Λ5气，投人於熱循環試驗 起經500、1 000、15〇〇、2〇〇刀〇 f熱，環試驗前（初期值） 定端子起$ 3 2 a i H循壤後，分別測定從背面的測 通之ί S兰fc曰κ Λ J夂、含通孔的佈線-内插板之 肉IC日日片之佈線—内插板之通孔導體—封穿美柘 it in vhr rr1 ^
好為55〜440GPa。本發明者經施行半導體梦詈夕其Z 話凌ϊΐ is η;:板彈性率若在上焱範“的 /、因1C曰曰片、内插板、及樹脂製封裝的熱應力等 2le〇-6559-PF；Ahddub 27 200522833 =產生的今變形量，為IC=内插板 < 封裝基板的關係。若 ί ί 7 f，，因陶究製1 c與樹脂製封裝基板間的熱膨脹差 ίί的二結果，得知在1c佈線層的樹脂中袁不致發ΐ 内插板變形量將變大。若内插板彈性“於生的 i 2 J f ϊ 2 S ί ϊ ϊ大。卺而，1c佈線層的樹脂“無法 承又依此差異所發生的應力，得知將在I c佈線戶的谢中 f ί ;Γ斷線情況。若超越44〇GPa，内插板剛7生將過高， 付知將f IC絕緣層的樹脂中發生龜裂、斷線情況。 將經熱擔環5 0 0循環後的實施例；[〜4 3鱼比較例1〜4推 5 = ί ’「實施例山1〜43均為「〇」以上，相/對的比較例1 4 ^均為χ」。由此得知，若内插板之絕緣性基材彈性率為 ^5〜440GPa，且其厚度為封裝基板的〇 〇5倍 |3^》 的話，將可㈣ic搭載基板的耐熱循環性m口乾圍内 好沾實施例9、19、20、21的比較得知，絕緣性基 材的大小係I c晶片越大且封裝基板越小越好。 配置Ί盖耆ΐ H ϋ實驗例1的比較得知，隨貫通孔的 錯g配1^ ί冓裝基板的耐熱循環性將不同。最好為格子狀或交 5 ·封裝劑中的孔隙確認 现热備裱試驗後，將實施 置（100個），從1C側施行平面 為止’測定封裝劑中的孔隙潑 /100x100)。 【表21】 9、19、20、21的半導體奘 磨直到封裝劑的約1 /2厚^ l率（有孔隙的半導體裝置數 實方⑭Γ ' 孔隙發生率(％) 實施例9 0 Ϊ®ΓΪ9 ~ 0 —- 實施例20 14 ~-- 實施例21 由此結果· ^Μ- 19 - * itn 5 Ιϊ»έ rir* 丨一.
此投面的物施 ，件影板性無< 化零投插電將 變子板内導 生電基成G 幘 Μ插材W積 劑内基影面 裝到陡史影 封認緣件^ 〕確絕零S 4，的f基 大即反電裝 极性WMV1I 硼靠；5最積認Ϊ Π可WL面確4 W接構Π0材隙卜 .耦 <=而基孔4 W響積b性之h q影面X緣中3 7將影積絕質例 性搭VII 充所積 填板面*>χ
X
垌弟封VII 貫 材 基 性 緣 絕 的 7 例 較 比 與 產的裝構 孔 2160-6559-PF；Ahddub 28 200522833 邛，施行1 0 0個截面研磨’並測定孔隙發 通孔數/ΙΟΟχ 100)。 j疋札丨糸&生丰C有孔隙的貝 【表22】 實施例 比較例 孔隙發生率 (%) 實施例35 7 — 實施例41 0 一 實施例42 B — 比較例7 32 形面而1質 面截L為物的質 一截孔±好生面物 的通Μ最.Ϊ端性 孔貫W， 孔電 通的孔係導通導 貫板的關充貫行認 ，插心之填為執確 知内中徑未因的之 得，孔孔無，易向 果此通小雖話輕方 結依貫最内的可行 此。在的孔上此進 田性徑孔通以因裂 充口通貫02，龜 填開貫在1.分？· 狀形 磨 研 p L 3面 例截 施行 向 實施 方將，行 23泰 裝表裂 封t龜 比 與 的的έ/J在部。 質面徑話若孔隙 物端1Π的。通孔 Si? -—· 電1、 充貫無 導少㈣Μ填他便 及至端若難其果 響好頗於結 影最1 ο是大。 將狀，-5旦徑充 曰 口填 開的 環 循 熱 之 7 例 較 分 部 合 接 認 確 比較例 龜裂進行方向 實施例35 垂直於内插板 比較例7 沿貫通孔的推拔狀發生 ο ο 體 導 半 的 後。 環向 循方 裂 龜 的 立p #二m i你罕父例,τ，以最小介層洞徑^ 1二ίϊί，將發生龜裂，此將沿貫通孔内壁到達接合部。 = 將沿貫通孔内壁傳遞至接合部。即，言 %，g = it拔狀，因為應力並未筆直的傳遞於接名 砟’因而將有效於應力緩和。 a斟7估ίϋ: f第16(A)圖所示絕緣性基材（内插板）？ ί 模J3D條帶模擬〕施行計算的B—β線上（第1 曰）5^1^率^ ^第16(B)圖所示。另外，第16(A)圖中，I 曰曰片ΐ ΐ方75中的貫通孔74係配置呈77x 77列配置。 柄、Α ΐ Ϊ上6ί 4圖得知’絕緣性基材（内插板）的物性將以I 週邊正下方為邊界，彈性率進行變化。 腊孫ί ί i ϊ ί S式表示，但是絕緣性基材（内插板）的熱塘 脹係數亦具有同樣的傾向。 評估試驗2 ··將内插板、導體、丨c晶片、封裝基板軟詞 2160-6559-PF/Ahddub 29 200522833 熱膨脹4數ί念艾T 3 &停^^_彈^性率、蒲松氏比、 15圖所示。絕緣性基材彈性率為％曰^。力間之關係’如第 ^ ^ ί.ΐ5®/i；5 i :以，氕絕緣性基材(内插板)厚ι、ΐ ‘mdv。; 口 · 5么/ ’ IC佈線層樹脂較不易遭受破壞。 又、. q R yl /ftt循環試驗的結果得知，即便絕緣性基板彈性率為 TJTJam ^ ^ °·05 ^ S ί ί i 土板的種類’熱德J哀試驗的哥命亦有所不同。 進杆ΐϊ實11 i2與實施例26之1 500循環後的試驗結果 料採用經燒成完成基板的實施例26為 成Ji、法i 此，實施例22則為「X」。實施例26乃因 ^ fr、至k成70成的基板中形成貫通孔，因此將推測通孔導體 /、 C晶片端子及封裝基板端子間的對位精度將呈良好狀能。 相對於此，在實施例22中，因為在通孔 於局溫中施行燒成步驟，因此將隨收縮與麵曲，使通孔導體 位置偏離相對於I c晶片端子與封裝基板端子的位置，推測 在與IC晶片端子或封裝基板端子間的接合面積將減少。隨 此不同可認為二者將產生差異。 【圖式簡單說明】 第1圖係本發明實施例1的樹脂製封裝基板剖面圖。 第2圖係在第1圖所示樹脂製封裝基板上，安裝著内插 板之狀態的剖面圖。 第3圖係在第2圖所示樹脂製封裝基板上搭載1C晶片， 並安裝子板之狀態的剖面圖。 第4圖係第3圖所示1C晶片、内插板、樹脂製封裝基 板的平面圖。 第5圖乃第5(A)圖係實施例1的内插板平面圖，第5(B) 圖係實施例1之另一例的内插板平面圖。 第6(A)圖至第6(E)圖係實施例1的内插板之製造步驟 圖。 第7(A)圖至第7(E)圖係實施例7的内插板之製造步驟 圖。 第8(A)圖至第8(D)圖係實施例7的内插板之製造步驟 圖。 第9(A)圖至第9(D)圖徐實施例22的内插板之製造步驟 圖0 2160-6559-PF;Ahddub 30 200522833 第10(A)圖至第10(D)圖係實施例41的内插板之製' 驟圖。 &步 第11(A)圖至第11(B)圖係實施例41的内插板之製、& 驟圖。 &歩 第1 2圖係熱循環試驗結果的圖表。 第1 3圖係熱循環試驗結果的圖表。 第14圖係熱循環試驗結果的圖表。 第1 5圖係施加IC佈線層樹脂之應力的圖表。 第16圖乃第16(A)圖係絕緣性基材（内插板）示意s 16(B)圖係絕緣性基材（内插板）之1C正下方與其以外乂第 彈性率的圖表。 之 【主要元件符號說明】 12〜金屬板； 16E〜導體層； 17〜絕緣樹脂； 3 0〜多層核心基板； 34E〜導體層； 36E〜接地用通孔； 36S〜信號用通孔； 42〜導體電路； 50〜層間樹脂絕緣層； 5 4〜介層洞； 6 2〜開口部； 64P〜電源用凸塊； 6 6 E〜接地用外部端子； 6 6 S〜信號用外部端子； 7 2〜介層洞； 76E〜接地用島狀物； 76S〜信號用島狀物； 7 9〜光阻； 81〜貫通孔； 82〜被覆膜； 8 4〜導電性物質； 87〜鍍金； ’ 110〜1C晶片； 11 4〜軟焊； 10〜樹脂製封裝基板； 14〜絕緣樹脂層； 16P〜導體層； 18〜絕緣樹脂層； 34〜導體電路； 34P〜導體層； 36P〜電源用通孔； 4 0〜層間樹脂絕緣層； 4 4〜介層洞； 52〜導體電路； 6 0〜阻焊層； 64E〜接地用凸塊； 64S〜信號用凸塊； 6 6 P〜電源用外部端早 70〜内插板； 子 7 4〜島狀物； 76P〜電源用島狀物； 7 8〜銅猪； 80〜絕緣性基材； 81a〜開口部；^ 83〜無電艘銅膜； 85〜PET薄膜； 8 8〜鍵錫； 112〜島狀物； 120〜子板。 2160-6559-PF;Ahddub 31

Claims (1)

  1. 200522833 片 於 設通 介貫 :，數 圍板複 範插有 利内具 奪種並 請一， 申1·間 、 之 1度 反ΐ 淘4 第厚第4積第外材 ‘圍芯圍插面圍成基 的厚下範之範内影範形性 :板材以利板利在投利所緣 於插基5專基專係板專中絕 C在内性1·請裝請小基請片該 I徵該緣χ申封申大裝申晶的 與特成絕度如係如的封如C子 板其構該厚2.度3·材且4.I端 基 板 厚基，該地。 裝 基 材性上 在接狀 通 之 片 晶 體 導 L 晶封 C該 ΤΑ 接 與耦 板電 基成 裝形 封中 成孔 構通 所貫 脂該 樹在 由， L 裝 •，封 aK pi G ， ο 4上 4 ~以 5 5 5 ο 係0. 率χ 性度 彈厚 之板 材基 基裝 性封 緣係 絕度 基緣以 性絕積 緣該面 絕，影 該 中投 ，其件 中，零 其板子 ，。插 板上内 插以之 内08項 之ο· 2 項X或 電 的 載 搭 所 中 ，與錯 中子交 其端或 ，源狀 板電子 插於袼 内接呈 之麵係 項，， 項内置 3子配 或端孔 。2極通 下、電貫 以1部之 第 圍 範 利 任任任 任至專 中 中。中。中係 請 項。項成項成項狀 申 4板5構5構7形括 ♦ I至ί至2；包 1刷1電1塗1孔以板 第印第屬第屬第通徑路 圍層圍金圍金圍貫孔電 範多範由範由範的的刷 利係利係利係利材心印。 專板專體專體專基中層板 請基請導請導請性孔多插 申裝申孔申孔申緣通種内 如封如通如通如絕貫一之 5·該6·該7·該8·該在9·項 9 ， ， ， ， 一 中 中 中 中徑 任 板板 Ρ0 am 指 插 内 内 之 之 項 項 板 捅 内 之 項 少 至 板的 插面 内端 之1 項 其 其 其 其口 中 ， ， ，開 項 2160-6559-PF；Ahddub 32
TW093128692A 2003-09-24 2004-09-22 Interposer and multilayer printed wiring board TW200522833A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003331360 2003-09-24
JP2003381048 2003-11-11

Publications (2)

Publication Number Publication Date
TW200522833A true TW200522833A (en) 2005-07-01
TWI299970B TWI299970B (zh) 2008-08-11

Family

ID=34380356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093128692A TW200522833A (en) 2003-09-24 2004-09-22 Interposer and multilayer printed wiring board

Country Status (6)

Country Link
US (1) US20060202322A1 (zh)
EP (1) EP1667225A4 (zh)
JP (1) JP4771808B2 (zh)
KR (1) KR20060111449A (zh)
TW (1) TW200522833A (zh)
WO (1) WO2005029581A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076683A1 (ja) 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법
FR2908955A1 (fr) * 2006-11-17 2008-05-23 Novatec Sa Element ou interface d'interconnexion electrique et son procede de realisation
KR100839075B1 (ko) * 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
KR101010672B1 (ko) * 2008-12-01 2011-01-24 윌테크놀러지(주) 인터포져 유닛 및 인터포져 유닛의 제조 방법
EP2410562B1 (en) * 2009-03-19 2016-04-13 Fujitsu Limited Semiconductor device, method for manufacturing same, electronic device and electronic component
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
KR101681269B1 (ko) * 2011-08-16 2016-12-01 인텔 코포레이션 오프셋 인터포저들, 상기 오프셋 인터포저들을 포함하는 장치들, 및 상기 오프셋 인터포저들의 구축 방법들
FR2982415B1 (fr) * 2011-11-09 2014-06-13 Commissariat Energie Atomique Procede d'obtention d'un substrat pour la fabrication de semi-conducteur et substrat correspondant
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US9257384B2 (en) 2012-06-05 2016-02-09 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
TWI495074B (zh) 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US20160229689A1 (en) * 2015-02-11 2016-08-11 Analog Devices, Inc. Packaged Microchip with Patterned Interposer
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
US10681811B2 (en) * 2018-02-15 2020-06-09 Tongqing Wang Connecting optical sub-assembly to main printed circuit board
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
KR20200092236A (ko) * 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
CN113383413B (zh) * 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna
TWI814582B (zh) * 2022-09-19 2023-09-01 大陸商芯愛科技（南京）有限公司 封裝基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) * 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
JPH01105484A (ja) * 1988-09-20 1989-04-21 Furukawa Electric Co Ltd:The ケーブル接続部の形成方法
JP2858760B2 (ja) * 1988-09-21 1999-02-17 株式会社日立製作所 有機無機複合多層基板
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JP3716088B2 (ja) * 1997-12-08 2005-11-16 京セラ株式会社 配線基板
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JPH11261231A (ja) * 1998-03-10 1999-09-24 Ibiden Co Ltd プリント配線板
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
EP1202348A3 (en) * 1998-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP3248516B2 (ja) 1999-05-21 2002-01-21 日本電気株式会社 Ｌｓｉパッケージの実装構造
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6193524B1 (en) * 1999-08-20 2001-02-27 Tekon Electronics Corp. Connector with high-densely arranged terminals for connecting to working element and printed circuit board through LGA type connection
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP4041253B2 (ja) * 1999-11-19 2008-01-30 京セラ株式会社 集積回路素子搭載用基板および集積回路装置
US6335210B1 (en) * 1999-12-17 2002-01-01 International Business Machines Corporation Baseplate for chip burn-in and/of testing, and method thereof
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
JP4386525B2 (ja) * 2000-02-23 2009-12-16 イビデン株式会社 プリント配線板
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP3994312B2 (ja) 2001-06-15 2007-10-17 日立エーアイシー株式会社 プリント配線板およびその製造方法およびインターポーザ基板
FR2828983A1 (fr) * 2001-08-23 2003-02-28 Novatec Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
JP4509550B2 (ja) * 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Also Published As

Publication number Publication date
WO2005029581A1 (ja) 2005-03-31
KR20060111449A (ko) 2006-10-27
JPWO2005029581A1 (ja) 2007-11-15
US20060202322A1 (en) 2006-09-14
TWI299970B (zh) 2008-08-11
JP4771808B2 (ja) 2011-09-14
EP1667225A1 (en) 2006-06-07
EP1667225A4 (en) 2009-04-01

Similar Documents

Publication Publication Date Title
TW200522833A (en) Interposer and multilayer printed wiring board
TWI504321B (zh) 具有嵌入式電子元件之印刷電路板及其製造方法
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
CN101416570B (zh) 多层陶瓷基板及其制造方法以及电子器件
JP5420060B2 (ja) コンデンサ
TW595295B (en) Method for making multilayer board having a cavity
TW200810630A (en) Circuit wiring board incorporating heat resistant substrate
TW200303164A (en) Multilayer wiring board, semiconductor device mounting board using same, and method of manufacturing multilayer wiring board
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP2016034035A (ja) 基板内蔵用積層セラミック電子部品及びそれを備える印刷回路基板
TW573301B (en) Conductive paste, ceramic multilayer substrate, and method of manufacturing the same
JP5182367B2 (ja) 多層セラミック基板およびその製造方法
JP2016139785A (ja) コイル部品及びその製造方法
CN109905981A (zh) 一种低温共烧陶瓷电路板的制造方法
JP2012195568A (ja) 金属ベース回路基板
CN104981102B (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
TW200810640A (en) Improved electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof-part II
JP4619026B2 (ja) ガラスセラミック基板およびその製造方法
JP2006080199A (ja) 電気中継板
JP2011088756A (ja) 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
TW201005770A (en) Laminated ceramic capacitor and formation method thereof
JP4489491B2 (ja) インターポーザ
WO2024024069A1 (ja) インターポーザおよびインターポーザの製造方法
JP2004259898A (ja) 多層配線基板およびその製造方法