TWI299970B - - Google Patents

Download PDF

Info

Publication number
TWI299970B
TWI299970B TW093128692A TW93128692A TWI299970B TW I299970 B TWI299970 B TW I299970B TW 093128692 A TW093128692 A TW 093128692A TW 93128692 A TW93128692 A TW 93128692A TW I299970 B TWI299970 B TW I299970B
Authority
TW
Taiwan
Prior art keywords
board
interposer
thickness
hole
substrate
Prior art date
Application number
TW093128692A
Other languages
English (en)
Other versions
TW200522833A (en
Inventor
Kariya Takashi
Toshiki Furutani
Original Assignee
Ibiden Company Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Company Ltd filed Critical Ibiden Company Ltd
Publication of TW200522833A publication Critical patent/TW200522833A/zh
Application granted granted Critical
Publication of TWI299970B publication Critical patent/TWI299970B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

1299970 九、發明說明： 【發明所屬之技術領域】 本發明係關於内插板及多層印刷電路板， 旨所構成的封裝基板、與由陶兗所構成 内插板、及連接1C晶片用之具備内插板的多廣印刷的 用瓷的、形低 術 採陶瓷頻所較 技 乃，陶高鍍率 的 ，此而載電電板 板在因搭依介 插 基。，難用的 内 部脂線較採脂設 外樹佈，為mco介 等或化高因，I間 板瓷屬較乃阻的之 子陶金率板電能片 於用成電基良性晶 接採形介裝U高C 連係所的封W、I。 報報報報 片料成瓷製Μ頻與4 公公公公 晶材燒陶脂W高板獻號 號號號 C的經，樹見載基文 9 2 4 8 I』 ' T *y 7 6 ο 6 板用外，「搭裝矛 4 9 2 1 距基採此外而易封專 ο 7 6 3 間裝為，另因容關卜 7-3-2-3 1 1 U 2 J 2 1 ο 3細封因高CO，較相獻10203040 術精。乃變I線的，文獻2獻2獻2獻20 技將板板將的佈對此利文開文開文開文開 前為基基值能銅相在專利特利特利特利特 先 裝裝阻性的， 如專 專 專 專 t 封封電高成低 有ί [ [ [ 【發明内容】 (發明欲解決之課題） 電率將發生IC佈線層樹脂未被低< $ ί ΐ «Λ气气Λ錯系動作的情況。在低介電化方面，乃省 I 實施。若含有氣泡，樹脂將變用 所形成佈線層的1c，將因基表 、等等的，力，而在I c樹脂層中，發生龜裂、斷線。
層氣㈡;路1c板晶片等電子零件的内插i及具以：SJ (供解決課題之手段） 於將fSimt十2ϊϊί述严的，經深入鑽研結果，著目， 、、樹知所構成封裝基板、與由陶瓷所構成I c晶片之間 2160-6559-PF；Ahddub 5 1299970 材 基 性 緣 。絕。 板的係 插板關 内插述度i G ΐ 的内下厚女1.雙 接述為板最X或 未間佈與 板孔率1C膨，曲率低此的情 a之1C板。基通性在熱點翹性，因張線 GP片I插況裝。彈，與起此彈度，拉斷 蒲算藉率大索脂間55晶達内情封造低材率為為材厚薄向、 應、合、計内化，性較製樹板s^'c到於線製構較基性位因基材較方裂 熱片d率施al變即彈量脂的基氐I將中斷脂的由陧彈部。性基度外龜 的晶f性實ikr度。圍形樹1C裝與例集、樹接，緣成方況緣性厚朝生 時〇基彈並4溫係範變與封一板應將裂與麵下絕形下情絕緣此受發 裝'Ift的度tt於關述ICIC於與务基，力龜極電之的便正曲的絕為承中 構體；厚d對的上、遞1CI裝大應生電行材板，邊翹板的因將脂 板導at、0以板有$因傳於Μ封變；3發部進基插分週生插板，便樹 基孔數g板基具f以易，。0在將GP處外體性内部C發内插話1C的 置通插入係J基裝著相所不面法k便量40此的導緣成的I易成内的M層 裝之Mi脹封設HJLf方Μ歸即Ϊ4在1C孔絕構外以容構成05果線 Μ板將並膨^#矣<<入丨1況將壞的^而變過而通的，以，將便構ο·结佈 ΐ插或，熱！？製板，變情，I效f因的超，將的板以方以材ixj F内、同、性脂f4裝形力的有緣，板若塊現直插所下所基此，度大I T、片相}緣樹M£f封變應旨屬絕低插，凸呈筆内。正。性因内厚變在 α板晶為10絕及VII q製生熱W乃的偏内之焊將用成成0況緣，圍板將而 r插1C咬at的、C基脂發的ci板板率，反軟正利構形I情絕度範基量， 者内I4tr板板I裝樹易起I插插性板。的係，於所與的的厚a裝曲力 耦上好基TnJ度面板明：與ts插插有封在不引止内内彈插脂間板墊較質位同板於GP封翹的 電成最裝折厚單基發擬板材on内内具製便仍所防率成為内樹板插焊相物部不插存40製與曲 著構度封5板的裝本模插成SS成、便脂即板差在性構因著的基内接係性方數内依5-4脂量彎 設 厚1.基板封帶内構01構片，樹，插脹，彈，設層裝連體電下係成亦55樹形或。 介 且 X裝基製 條將各(P若晶量與板内膨以高 滿介線封 的導導正脹構量在於變力況 率 性 彈 係 4 4
X 性 緣 絕 VI 一
一 層 d謂著 反所層 ??積 裝其J1 封V 封間 度封心脂 厚VII核樹 板度述的 基厚後路 裝材在電 封基指體 VII性係導 度緣J與 厚絕板層 材VII基緣 基1裝絕 的“率大封脂間 3 等比果1C形1C插為熱所著 焊氏結，變良内因的。設 阵土軟松，話各的，裝層介 2160-6559~PF；Ahddub 1299970 勺3 N i生；澍！ΐ才相 朝内髮肩开 Μ製的絕為於插以致於斷因難 魏層f内所不行、法較 插樹Ϊ插fIC線板乃依，。將平裂無， 内在4内部為^;插此乃面曲，指龜將厚 成度因成下因c>f内。形方fe力係生而變 構厚，構直，I成上變一致應向發因材 若且度因位故在構以的另不的方中，基 ，厚，部。而08板將起Y脂厚性。 内有以外少因 ο基板引X-樹變緣化 J -> — >n> > 板Μ同&中基度I方板況型小 ΜΛΛ插έΜ緣封核板，，内線應形 的製声的十内^絕為泠&以1~、幹 基 材一，緣i發务 厚邑利斤gtj i合超龚缓面肚軾賓 板Μ基όΛ厚板板MCI表。化徑 | rlsτ± * 度 率 性 Ο0Ρ 緣餘璃卜5聚；f氧材成提柱零|⑶ 絕其故bi燒、於、始形可紅彳號與並/樹性子基板 的wmijf,而紹反信件，如性緣電4 可BK碳低拣含填的通因高d速零料、電絕载封内 才便、、1(氧，璃板貫，、基高子材以導的搭成 插話璃矽；¥環脂玻插。理璃瓷輸電焊η/、板所積構 内的玻ί基、樹著内板處玻陶傳等軟S劑插上面<= 成PBF2氮Tccm^散，基溫ex的在C的Ρ塗内板材1.2 構OGS、L核4分中璃高yr分此I用S銀成插基XI 4/0L;、烴硬步其 ipy成因 is,rsf 5-璃化石烯熱一或化有璃，所/A劑 緣㈣ 5玻氮皂或等進板變含玻低部sη塗 t 超與緩面此的貫亞纖f，貫、V 以 性並Μ氧陶i高ϋ等材件投
大的A 圍具所以變， 範為。其將小>度封 内差此層體若精 pa因加與況Mil而 L數；^線整為L GP，增、情將f;心因 1·係向佈置因向 40話將位曲量以核，X脹方C裝則傾 T的性部輕的lf>板體度膨YH體由法 55上剛方與曲的基主厚熱χ-β導理無 在以之下形f線裝U。板之於導半他而 率05材正變U斷封U致基間中}為其因 ? J•基1C的在1所裝板集向因。， k •好心故封插而方，求孔 LL isti :!1&變、好^故;：^!.;£托」材限4高A脂等等用並的石反優内制4 最 性\生裂^亥1封插而方1孔，才別3、板樹布錯採為孔青2為、" 緣叶發务龜itUL過α和的夕要通U特2#銘基胺維、好因通堇ί成間W ;材.潑.度以的|紅、ί 一&七6 tW t 1」1 J ： 勺力产^ 為re告、板脂更基寸若等較 率yrM石基樹或。瓷尺，石率 f±:pu青瓷BT·，板陶或外欖電 彈如或堇陶、板基的縮此橄介 要例£;、等脂基的成收。鐄為 t舉U石石樹的料完起度、因 僅^U柱視A巾填成引精石 ，，^紅撖苯材機燒會置皂苦 料制Μ銘鎂、芯無經無位、I點插， 合b銅 接p、 的n/In 間:sn/ 裝如s 封例·1 與舉/β 板可sn 的投投 板的板 。、插件基 係内零裝 ^成子封 述構電<11下Vll奸積 具積^ 好面1-材 影X基:投-性 面 2ie〇-6559-PP；Ahddub 7 •1299970 t 夕另才 4 rt 月片專 ο 。若j插話可此若8因封。投求 8為、内的便因。ο，著性的要 ο·因積成上此，命的差充靠板的 X乃面構以因力壽積度填可基化 積此影若2，應件面高間的裝型 面投。1.差和零影現之擊封小 影件致X度緩子投出者衝過應 緣件面與膠相緣内填可板體， 絕i材板封長絕在間便插整大交 的子基插充延的為中而内為變車 板電性内填步板因其因成因板Μ 插字緣在間一插，在，構，插“絕0.體汗m物填tphICIEM性：1;;^4〒^，_質應。 内7"絕為中進内下可脂，積内絕的的筝好#生齊Mi理塑彖故著端的由的物的56 “J 的因此 Γ 以 IrJ的 最 sjrgsffiii 4 地子 y 構异板，在將構倍而膠所影 生倍並如4電因形；^距因接著通導^所直而吉 45貫格下填著質列。的則變β間，W接的?LH故的力h ㈣。4為以質出物r屬c A之小“ 3 0體好im物填性劑金I理塑：^間變故著端的的的 最ο性處電塗的對他的㈣孔將緣置地子Ξ小⑨生％ “:;,5置以 金f 因。金5貫距暢c\iiir, 4内板之己由充充、所，致用板若的順位I其更 因n?Li。可填填劑上低所利插為間為接於CJi填質力 m孔未所塗以較故此内因孔變鄰接IU孔所物應 if封接通在中性種阻緣因成乃通將相輕接通中&和 增構為耦貫25貫並孔電二電的，構，貫給在，耦m貫孔電缓 將度電的0-2，通導由為量屬狀鄰供好外著Μ，通導1 量厚成子60孔貫著或因熱金錯相源最此置25話貫為仍 生載，子f於基板人升絕板因一又彈 t搭積電#對性插充提的基則 緣.®·^、1 会frl 零所積高可電板可二熱超因形 子故面現亦與基亦在對若法變 電緣影出脂部裝間為體，無的 於的投可樹合封之因整小而化 少上件將膠接在體。置大因變 ，板零間封的，本脂裝材，度 積插子之為擊積裝樹體基大溫 面内電件因衝面封膠導性變對 材於達零。熱材與封半緣將為 J 5 fc5I、、、4*4^1 It V I ίΛ J开雄為 ，有地好 pa具接最 P^J oJ、姖 -44P源間 。5下電J5S 趣纟；接錯 耦交 i係、，或 K孔狀佳 性 」 二 · J S滨1 .。酿在的，因質。 貫1^填Μ下低充致或因的體體置好化話，物下 蓋構好f之降填所狀，C導導位最距的話1±以 覆1最卜1將全故子話IJ孔鄰距間小的摯m 等i是j；塗，完緣格的對通通相間窄變此· # 鍍Μ但一^性暢未的係下，的的在之距徑依便50 電Μ卜Ϊ順並力置以少t子好間間孔。即^ 利J聲於將孔收T源ϋ形在 wu金較應通吸通50感電接體貫貫若將變好 亦1特名相供貫可電^導“。便易最 2160-6559-PF;Ahddub 8 -1299970 電4物質30遭7疲5 5 S 電^】f5f將消^導致導 化時的導電性物質與絕緣性基板ϋ ? Y 土 s度變 徑在125㈣以下，將有效^將^板接將於通孔 ί;3ί=Ι形巧錯狀或格子狀導ϊΐ 的發s量因ίίί通1iii形多 均勻的配置”斤以，因為使用5::JJ”梵右”便將 因此並無應力集中於特定地方，因而IC =纩二 目同’ 。此外，因為均句的形成ί通1c孔曰以絕以⑦： 控，在貫通孔中心的孔徑以上。此外，1端/ 1 \面/的^ 口 子L最小孔徑的關係，最好為1〇2〜5〇。若低於^的#，^ 通孔内將未填充導電性物質，頗難進行填充。、若 、f貝 上的話，因為貫通孔端面的開口徑較大^1 1 =Sf的實施導電性物質的填ί,。ίίΐίί内 通電阻將較低，且在孔隙附近較不易體導2導 21源供應便將順暢，並在超過3GHZ的高頻區域 t 無錯誤動作出現。此外，因為貫通孔形狀呈現推拔：^ 戶ζ ΐ的應力將沿通孔形狀並到達接合部。因而亦且有庫Λ 丨ift的開口徑，較大於貫通孔中心部;ίί情 $較為有利。此外，二端面的開口徑最好較大於 3 3 徑。另一方面，若1端面的開口徑/貫通孔最小、 〔 話，島狀物徑將變大、或中心部開口徑將變小。前^° 、， 並無法朝向精細化，且内插板將變大。因為尺者若兄 5者1情況時，最小徑部分處的導電性物質將| 壞 中一端面的開口徑較大於貫通孔中心部孔徑，^ Π之時起，減少雷射撞擊數的話便可。此外，從盔tf3 冗5;=徑變大方面，可從雙面利用如雷射、研J等 【實施方式】 [實施例] 1 ·樹脂製封裝基板 針對樹脂製封裝基板1 0的構造，參照實施例1之樹脂 2160-6559-PF；Ahddub 9 1299970 ‘ 3裝f!用圖t第1圖進行說明。樹脂製封裝基板係 成導Si二d二f板30。在多層核心基板3〇表面側形 _ ί 路r3。導ί層34P，在背面則形成導體電路34、導 Ϊί J 側的導體層34P係形成電源用平面層，下側: ΪΜί ⑼地用平面層。而且，在多層核心基』30 ^ f 2上面側則形成内層導體層 ii體層16E係形成接地用平面i ΐϊί! 1 RP曰在，成電源用平面層。電源用平面層34Ρ與平面層 而展係ιί’κΛΛ严用通孔36Ρ而搞接。接地用平面層34Ε與; 曰1 6Ε；係利用接地用通孔36Ε而耦接。多層核心吴〃 為ίΐί ΐί ”利/信號用通孔36S而執行。平面土層係可 未確認到電氣特性的向上，因此即便在此以 仿m4層為同等程度。特別係形成2層，因 ί ’a而:不易發生-曲情況。在多層核心基板3。中 产谷者電ϋ的金屬板m該金屬板12係由怪範 tmi、 iii等低熱膨脹係數金屬所構成，具有當作ί f的熱，脹係數，提昇對勉曲的剛性。此配重二I- f2%\VAl%V^ ΤΛτ S51 ^ °} ί ^ Ϊ 在下面側形成導體層16P，更隔著絕緣樹f ί Π4ΐ路34、導體層34Ρ，在下面=成導體ί i以ί ^多層核心基板30的表面導體層34ρ、34Ε上，配机 $ $艾】洞4 4與導體電路4 2的層間樹脂絕緣層々〇1 卺成 '層洞54與導體電路52的層間樹脂絕、$層5〇。在該$ 層洞54與導體電路52上層形成阻焊層6〇，隔著今 ^ ^0的，π部62，在上面侧的介層洞54與導體電路β、2上《 ^ ，用凸塊64S、電源用凸塊64Ρ、接地用 ▲ 的，在下面侧的介層洞54與導體電路52上形2 = 端子66S、電源用外部端子66P、接地用 用外# 孔的導體層’並在此空隙内填充著絕緣樹mjj成$ 士亏外，亦可利用導電性塗劑或電鍍等，將通孔g J； ^全‘ 藏0 在此，核心基板30表層的導體層34p、34E传 5〜35"，内層的導體層16P、16E則形成 間樹脂絕緣層4 0上的導體電路4 2、與層間接&旨5絕2 2160-6559-PF；Ahddub 10 Ί299970 的導體電路52係形成5~25ym。 本實施例中所使用的樹脂製封裝基板，係將核心基板3 〇 表層的電源層（導體層）34P、導體層34、内層電源層（導體 層）1 6P、導體層1 6E、及金屬板1 2增厚。藉此便增加核心基 板的強度。所以，即便將核心基板本身變薄，仍可利用基板 本身緩和翹曲或所發生的應力。 再者，藉由將導體層34P、34E、導體層16P、16E增厚， 便可增加導體本身的體積。藉由此體積的增加，便可降低導 體的電阻。 ^ 第2圖所示係樹脂製封裝基板1 〇中安裝内插板7 〇狀態 的剖面圖，第3圖所示係内插板7 0中安裝著I c晶片11 〇 Γ 並將樹脂製封裝基板10安裝於子板（daughter board)120狀 態的剖面圖。内插板7 0係在絕緣性基材8 0之貫通孔81中 填充著導電性物質84所構成的介層洞72上面，'配置著以島 狀物7 4朝下面的電源用島狀物7 6 P、信號用島狀物7 6 S、接 地用島狀物76E而構成。在樹脂製封裝基板1 〇與内插板7〇 之間，填充著樹脂製填底膠（underf ill)68。内插板上面 侧的島狀物74隔著軟焊114，耦接著1C晶片11〇的島狀物 .112。在内插板70與1C晶片110之間填充著樹脂製填底膠 6 9° ’ 在樹脂製封裝基板1 0上面側的信號用凸塊6 4S、電源用 凸塊64P、接地用凸塊64E，耦接於内插板的信號用島狀 物76S、電源用島狀物76P、接地用島狀物76E。另一方面， 樹脂製封裝基板10下側的信號用外部端子66S、電源用外邻 费f 66P、接地用外部端子66E，則麵接於子板12〇'的“ 島狀物12 2 S、電源用島狀物1 2 2 P、接地用島狀物1 2 2 E。 此情況下的外部端子係指PGA、BGA、軟焊凸塊等。 實施例1的樹脂製封裝基板1〇乃藉由將導體層34p ^作電層使用，便可提昇對1C晶片11〇的電源供應能力。 ^斤以’ §在該封裝基板1 〇上構裝I c晶片J i 〇之時，便可 ，至1C晶片110〜基板10〜子板120侧電源為止的迴路電感。 ^ ’因為初期動作時的電源不足情況變小，因而較難 α 足情況，藉此現象即便構裝高頻領域IC晶孕片難^$1 氕啟動時的錯誤動作或錯誤等。此外，藉由將導 為接地層’便不致使ic晶片的信號 訊丄可防止錯誤動作或錯誤情況的發生。另外，# 裝未圖不的電容器，因為可輔助使用電容器内 ^ 電源，因而較不易引起電源不足情況。 省存的 第4圖所示係第3圖所示1C晶片11〇、内插板7η 财 脂製封裝基板1 〇的平面圖。樹脂製封裝基板的外觀尺寸^ 2160~6559-PF；Ahddub 11 1299970 ^ 40mmx 4〇mm，厚度為l· 〇mm。另外，核心基板厚度為〇 構成内插板的絕緣性基材70外觀尺寸為28mx 28m，厚声為 100/zm、IC 晶片 11〇 外觀尺寸為 2 0mmx 2 0 mm。 又”、、 一#第5(A)圖所示係内插板70的部分平面例。在此，乃圖 示f麵接於IC電源端子、接地端子的部分貫通孔。内插 =島狀物74 (貫通孔81)係配置呈格子狀，間距p 1係例如設 ，，1 7 5 " m。第5 (B)圖所示係另一例的内插板平面圖。内 的島狀物74(貫通孔81)係配置呈交錯狀，間距P2例如 設定為120 # m。+係耦接於1C電源端子的貫通孔，麴桩 於1C接^端子的貫通孔。 係锅接 f貫^例1中’為將IC晶片11 〇與封裝基板1 〇進行接 口而；I設著内插板7 0，因而應力便分散於IC晶片J i 〇盥 插板7 0間之接合部（軟焊11 4 >、及内插板11 〇盥封梦义妬 If、接合部（信號用凸塊64s、電源用凸塊64Ρ?ϊίί5 塊的2個地方。所以，更進一步，藉由介設著彈性率 :55GPa，且封裝基板厚度父〇.〇5的内插板7〇,便可使因 J 曰片U0與樹脂製封裝基板10間之熱膨脹差所產生^ f、ί麻=2插板70所承受，使應力不致傳遞至IC晶片11 〇 ΓίΓϊϊ情；果’便不致在IC晶片佈線層的樹脂中發 2·内插板之製作 [實巧例1]彈性率=55GPa、外觀尺寸=32mmx 32mm 度=5 0 // m 4/予 明。針對實施例1的内插板之製造步驟，參照第6圖進行說 啻旦ϋ氧樹脂1〇〇重量份、味峻型硬化劑5 ί 5 2纏t ϊ t* ΐ Ϊ料重量份進行混合，將該樹脂含潤 厚杯熱加壓而所獲得經硬化過的單面銅 ΪΛΓίί ΐ i厚度為12"m。構成此内插板的絕 ϊί ft根據JIS ’利用3點幫曲法進行測定’ ^ ，55GPa。另外，在彈性率測定中採用lmm厚的絕緣性 雷射L2if 從^^材立側’利用表1條件，施行碳酸氣體 彳更^^此5j2 81内利用紫外線雷射照射而施 ίίί方面，乃採用三菱電機製高尖峰短 脈衝振盪型奴酸虱體雷射加工機，對基材厚5〇//111玻璃布環 2160-6559-PF；Ahddub 12 •1299970 束口 m後波，能 射開0/Z成譜DX衝 雷用8形高5L派 亍成1洞360r 4形成罾 T 施^形J第G2 側層置4“製^ 材亇位狀¥司 緣^的子W公W 絕^應格彳機步 從25對為之電送 ，1 1乃用菱發 法成1:子理三係 像形依端處用件 影f上用Μ使條 罩速極地ί係射 遮的電接Γ置照 用秒f原理裝射〇 矛孔A電處Λ數 ，ο I C渣照的Μ 材Q在τ膠射理Μ 基依乃外去雷處4 脂並置另行線渣J11 樹，、配。施外膠8m表 氧射此距再紫去ο.ί 照 ο 間 9 的 此 量 光罩徑 Ψ1. 4mm 脈衝能量 2· Omj/脈衝 撞擊數 7¾ ~ 古植細對从經完成去膠渣處理的基板，在利用PET薄膜85保 ^銅始之後’以銅箔78為電鍍引線，並利用下述電鍍盥條 二行電。鍍銅處理，在開口 81上端僅殘留些微間隙了並 口 81内填充著電鍍銅84而形成介層洞72(第6圖 〔電鍍液〕 硫酸 2. 24mol/l 硫酸銅〇e26mol/l (^^添#加：^彳i9.5ml/1(亞德克日本公司（音譯）製、卡帕萊得 〔電鍍條件〕
電流密度6. 5A/dm2 時間30分鐘 溫度22± 2°C (4)更進一步，在鍍銅上84，浸潰由氣化鎳30 g/l、次 j I鈉l〇g/：l、及擰檬酸鈉i〇g/1所構成pH = 5的無電鍍鎳液 中分鐘，而形成5# m的鍍鎳層86。然後，將此基板7在 由氰化金鉀2g/l、氣化銨75g/l、檸檬酸鈉50g/i、及次磷 酸納10g/l所構成無電鍍金液中，於93ac條件下浸潰23秒 鐘’而在鍍鎳層上形成厚度〇.〇3em的鍍金層87。經施行鍍 金87之後，再於下述電鍍液與條件之下，於鍍金層87上析 出30/zm的鍍錫88，而形成島狀物74(第6圖（D))曰。亦可失 形成鍍錫88。 〔電鍍液〕 硫酸 105ml/l 硫酸錫30g/l 添加劑4 0 m 1 /1 2160-6559-PF；Ahddub 13 1299970 電鍍條件〕 電流密度5A/dm2 時間4 5分鐘 溫度22± 2°C 將銅？ 78上的PET薄膜85剝離，基 、占附者乾膜，經曝光顯影後，再對銅箔了 8 @ 液施錢刻處理，而形成島狀物76P丹二/、%78利用 板。（6)最後，施行外觀加工成為32mmx32m7m6E而形 [實，例2]彈性率=55Gpa、外觀尺寸=32mmx 度=6 4 // m n 尸择的内插板係在實施例1中，將起始材料 I悬s ί "m。因此，形成貫通孔的雷射條件便變 ί此外，在貫通孔中填充導電劑的電鑛^ ϊ$ί板厚度而變更。除此之外均如同實施例i。 雷射條件」 78 箔刻 插厚 板下乃 銅蝕 内板 基為， 在鹼 成插 的更間 光罩徑 φ 1. 4mm 脈衝能量 2. Omj/脈衝 «5~ ~'~ 9撞擊 厚 板下乃 板 基為， 插 的更間 内 料變時 、 材便鍍。 mm始件電1 3 起條的♦ mx將射劑施 m ，雷電實 2 3 中的導同 寸 1孔充如 尺 例通填均 觀施貫中外 外 實成孔之 、 在形通此 3 係，貫除 GP板此在。 5 插因，更 率内m°外變 生 的//此而 彈300。度 alm例1件厚 d 施為條板 4 :00實設』^· II 度戶合表雷 ί度 厚表配L r 光罩桎 φ 1. 4mm 脈衝能量 2. Omj/脈衝 撞擊數' 一 14撞擊 厚 板下乃 板 基為， 插 的更間 内 料變時 、 材便鍍。 mm始件電1 32起條的例 [IX將射劑施 卫 m ，雷電實 2 3 中的導同 t=1孔充如 尺 例通填均 觀施貫中外 外 實成孔之 0 在形通此 a 係，貫除 G 板此在〇 5 i ^ 5 插因，更 #内m°外變 ^的β此而 ^ 400。度 4Jm例4件厚 施為條板 U00實設示基 1=4度所合 ^度 厚表配 2160-6559-pp;Ahddub 14 1299970 J 件]m 4射 表1^· 罩 光 擊 撞 實 能量 φ 1. 4mm ----- 2. Omj/脈衝 60撞擊 5]彈性率=55Gpa、外觀 寸 尺 厚 板為， 板 基更間 插 的變時， 内 料便鍵。 、 材件電1 i 始條的例 3 起射劑施 mx將雷電實 2m，的導同 =32中孔充如 1通填均 例貫中外 施成孔之 實形通此 在，貫除 係此在。 板因，更 插。外變 内m此而 的Μ。度 500件厚 例1條板 j 施為示基,# 實設所合lhf# V度表配bg 度 厚下乃ί Γ 1 〇 〇 〇 m 光罩徑 ^~~- φ 1. 4mm 脈衝能量— ' t〇mj/脈衝 擊 撞 ο 5 厚 板為， 板 基更間 插 的變時 内 料便鍍α 、 材件電1 2mffl始條的例 3 起射劑施 mx將雷電實 m ，的導同 =32中孔充如 1通填均 例貫中外 施成孔之 實形通此 在，貫除 係此在。 板因，更 插。外變 率内i/m此而 的ο。度 650件厚 //m例1條板 列ο施為示基 数=實！d ^ f = 度表S表 i£[f度 fT75Hl 寸 尺 觀 外
光罩徑 φ 1. 4mm 脈衝能量 2. Omj/脈衝 撞擊數 230撞擊 疳ώ r . τ 1工干一、邓親尺 厚度=50 /z m 針對實施例7的内插板之製造；; 圖進行說明。 32mmx 32mm、内插板 參 8 第 與 圖 7 第 (14 彈pa板， 本 的0G基法8 反!0t B Sr 2Π司 3公 以陶 精 阻 光 ，部(Β從 ，外的夕圖， 率另BIC 性。80在第鳩 著 曲mj且形 第彎lmh處 V ^ t置 #枓 用系t 50#;3 採ilw 度始照係氨· 厚起依定著對 X為S測附Η mmBJI率貼 02加康性上料、 戲製根無f 經 圖 厚 板基為在照口 基性果。的開 锆緣結材通的 的絕定基普徑 成此測性用m 完A經緣利 成A)，、絕並 燒C法的^： 成 公 達 雷 新 用 採 側 - 之 成 形 所 2160>6559-PF；Ahddub 15 1299970 司裝置，依下述條件施行喷砂處理，而形成125 1二，，tit成用開口 81。此配置係在ic外部電極上， 依/r. H對T應的位置處形成180/Zm間距（第7圖（C))。另 外’ IC電源與接地端子係呈格子狀配置。缺後，將光阻7 9 剝離。 【表7】 「喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25am 壓力 &T2MPa 喷擊數 7 (3)在已/形成介層洞形成用開口 81的基板總表面上，首 先利用錢鍍形成0.1/zm鉻被覆膜，接著，在此鉻被覆膜上 蒸鍍0.14/zm鎳被覆膜（將鉻被覆膜與鎳被覆膜表示為「被 覆膜82」）（苐7圖（D))。 (4 ^其次’在下述組成的無電鍍銅水溶液中，浸潰基板， 而在錄被覆膜上形成厚度0.6〜3·0/ζπι的無電鐘銅膜83(第7 圖（Ε))。 ' 〔無電鍍水溶液〕
200mol/l硫酸銅 0.800mol/lEDTA 0.O30mol/1HCHO 0·50mol/lNaOH 1 00mol/l α，α ’ -聯二□啶 10 0mg/l 聚乙二醇（PEG)O. 10g/l 〔無電鍍條件〕 在34°C的液溫度中40分鐘 (4)其次’在無電鍍銅膜83上’採用在貫通孔η内優 先析出的電鍍液與電鍍條件，在貫通孔81内的填充中與美 材8 0B表面上，形成電鍍銅84(第8圖（A))。 、 ” 土 〔電鍍液〕 硫酸1 50g/1 硫酸銅1 60g/ 1 添加劑1 9. 5ml/ 1 〔電鍍條件〕 電流密度6. 5A/dm2 時間8 0分鐘 溫度22± 2°C 攪拌喷流攪拌 2160-6559-PF;Ahddub 16 1299970 • (5)然後，將基板80B之一面利用PET薄膜85保護，並 僅對另一面施行研磨直到基材80B表面裸露出為止（第8圖⑻）。 (6) 然後，在貫通孔81的鍍銅84上，施行鎳86(5/zm)、 鍍金87(0.03#m)之後，以另一面的銅為導線，使鑛錫（如同 實施例1的條件）88析出30 // m，而形成島狀物74 (第8圖 (C))。亦可未形成鍍錫88。 (7) 然^，剝離PET薄膜85，在PET薄膜85下的電鍍銅 84上貼附著乾膜，經曝光顯影後，對電鍍銅層與無電解鍍銅 層，利用鹼蝕刻液施行蝕刻處理，而形成島狀物76P、76S、 76E(第 8 圖 〇>))。 [實施例8]彈性率=200GPa、外觀尺寸=32mmx 32mm、内插板 厚度=64 /z m 曰 £施例8的内插板係在實施例7中，將起始材料的基板 厚度$為6 4 # m。因此，形成貫通孔的喷砂條件便變更為下 表所示條件。此外，在貫通孔中填充導電劑的電鍍時間，乃 配合基板厚度而變更。除此之外均如同實施例7。 【表8】 「喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25# m 壓力 0· 2MPa 喷擊數 9 MV實設示基9]μ D度度所合表!c 導 導表配ίr 率 性 彈 寸 尺 觀 外 板下乃 基為， 的更間 料變時 材便鍍。 始件電7 起條的例 將砂劑施 ，喷電實 中的導同 7孔充如 例通填均 施貫中外 實成孔之 在形通此 係，貫除 板此在。 插因，更 内m°外變 的Αί此而 9 ο 〇 度 9]¾例1件厚 00施為條板 板 插 内 件 磨粒 合成鑽石 磨粒徑 平均粒徑25//m 壓力 0· 2MPa 喷擊數 14 ^度性率=200GPa、外觀尺寸=32mmx 32㈣、内插相 板；^Jit! 的内插板係在實施例7中，將起始材料的基 扳厚度故為400 /zm。因此，形成貫通孔的喷砂條伴便、變更為 2l60-6559-PP；Ahddub 17 1299970 I表所:J，件。此外，在貫通孔中填充導電劑的電鍍時間 Hlg基板厚度而變更。除此之外均如同實施例7。 3砂條件」 合成鑽石 壓力 平均粒徑25//m 〇· 2MPa 噴擊數 60 L實JUV]彈性率=2〇〇GPa、外觀尺寸=32咖X 32mm 厚度=1 000 // m 實，例11的内插板係在實施例7中，將起始材料的 ^厚度設為1 0 〇 〇 # m。因此，形成貫通孔的喷砂條件便變 3下，所二，件。此外/在貫通孔中填充導電劑的電鍍 ^，乃配a基板厚度而變更。除此之外均如同實施例7。 L表11】 内插 板 基更時 v丨艰rr」 合成鑽石 磨粒徑 平均粒徑25# m WT ----- 〇· 2MPa _數 150 m ^ ^ΛΛ·山卞〜7「轨八Mmm、内插板 乂予度=1500/zm 祐戸ΐΐϊ丨5的内插板係在實施例7中，將起始材料的基 f為l5〇〇#m。因此’形成貫通孔的喷砂條件便變更 ^ ί ί Π条f r·。f外在貫通孔中填充導電劑的電鍵時 ί表1¾合基板厚度而變更。除此之外均如同實施例7。 Γ 啥;炊乂4· 7 [不丨丁」 磨 t ~ ------ 合成鑽石 磨粒徑 平均粒徑25/zm 壓力 〇· 2MPa 噴擊數 230 ^ 度=Γ〇Γιη 、 寸=32mmX 32mm、内插 产先針對實施例1 3之起始材料的製法進行說明。 夺勒士 均粒f 〇.3"m的SiC粉末1k中，混合丙稀 :燒結助劑的B4C(4〇g)、及醇系溶劑4〇〇m 5 球磨機施行均句的混合，而製成高黏 18 2160-6559-PF；Ahddub 1299970 U m (/)其次，依照刮漿刀法，由原料漿料形成胚薄片（52〜57 下施其/處5胚”=脫f ?後;,在210°°c、麼力驗 始材料了此絕緣正心成。藉此便獲得内插板的起 於後係厚度5〇"m且尺寸32x 32mm。亦可 (b)中製作i 05 調整絕緣性基板的厚度。另外，在 形成彈^14作率測定j.iS111厚&的胚薄片，並施行（c)的處理，而 曲法測定ί di為樣本依照m，利用3點彎 為之ϊ ϊ以3外的觀内尺插/ f2在^例η，將^始材料改 ^ ^ siCy^〇T/^ idC性率、外觀尺寸=32‘ 32隨、内插板 (1)起始材料之製作 φ 9 ^ (2 )内插板之製作 土傲 此之JiJS如8同中實施〜f8始材料改為先前⑴所製成者。除 i實度施 彈性率=44〇GPa、外觀尺寸=32麵32ΠΠΠ、内插板' (1) 起始材料之製作 . 將實施例1 3 (b)的胚蓮κ錄$ a 1 Λ $行⑷步驟而獲得'的片厚m更〜in"，然後 (2) 内插板之製作 年度的SiC基板。 此之外其餘均J如9同中實H9始。材料改為先前⑴所製成者。除 内插板 (1) 起始材料之製作 將實施例13(b)之胚薄片厚产改或 施行（c)步驟，獲得4〇〇 及文岔fl5〜450 #m，然後， (2) 内插板之製作 予幻基板。 此之外其餘均*同中實施將料改為先前⑴所製成者。除 i實度施率=_a、外觀尺寸=32賴X 32mm、内插板 (1 )起始材料之製作
將實施例13(b)之Μ建Η同A k ;之胚潯片厚度改為1 030〜1150/zm，然 2160-6559-PF；Ahddub 19 1299970 、Γ2)，Λ行板(¾，獲得1GG—厚的w基板。 此，ΪΪΪ2二中實施將·巧材料改為先前⑴所製成者。除 [貫施例1 8 ]彈性率=44〇GPa、外_尺+〜q9 〇〇 厚度=1 500 /zm 卜觀尺寸—32mmx 32mm、内插板 (1)起始材料之製作 此之同中實施將以材料改為先前 ，性率=2MGpa 實。施例1 9的内插板係在實施例9中，除外_尺斗并法 24mm之外，其餘均如同實施例，、卜觀尺寸改為 [實施例20 ]彈性率=200GPa、外嫵ρ ·+ 〇η 〇λ 厚度=io〇em 外觀尺寸=20ramx 20龍、内插板 實施例21的内插板係在實施例9中， 40mmx 40mm之外，其餘均如同實施例9， ’、觀尺寸改為 貝細*例22」無性率=31〇GPa、夕卜翻尺 厚度=400 /zm 平外觀尺寸32x 32mm、内插板 ,i1 i在平1均粒徑1 ·4 ^ m的aln粉末（得山公司奥M n ί糸=二m系黏結劑22〇g、燒結助劑的Y2〇3(5〇g)、/ 製成高黏度原料漿料。 』』』此綠，而 次二f照刮漿刀法，由原料漿料成形胚薄片80 (410〜460 /z m)(參照第 9(A)圖）。 $ 5 8〇 7 + m ϋ在胚薄片8〇 r中，藉由施行沖孔加工、或雷射加工 或鑽孔加工，而在1C外部電極所對應的位置處，依力工： 成貫通孔81( p 125 // m)(參照第9(B)圖）。另外，ic的雷、^形 接地用端子係呈格子狀配置。力外比的電綠、 (4)^其次’在平均粒徑3/z ^的鎢粉末i〇〇g中，混入从 丙烯酸糸黏結劑2g、醚系溶劑3ml、及醚系分散劑〇 ΰ考 此犯合物利用二親混合機進行均勻混練，而形成導將 成用鎢塗劑Ρ。 /观守骚飞路形 2160-6559-PF;Ahddub 1299970 、 （5 )然後，採用網版印刷機，在胚薄片8 0 7的貫通1 r上印刷J劑Ρ。藉此，便如第9(c)“示，7貫貝^ ;; uii者塗劑p，且在貫通孔8ir的上下面由塗劑p形成 I依50C/分之昇溫速度進行加熱。然後，在乾燥H 3 度到達15(TC之後，於此溫度中保持約24小時坪 8 0充分乾燥，然後放置冷卻至室溫。 /專片
(7)管煑，將胚薄片8〇r在非活性氣體環境下，施行 ^二5小時的脫脂/暫時燒成。然後，將經暫時燒成的胚 在相同環境中施行1，85(TC、3小時的直正燒成。μ 禮 得ALN製内插板70 (參照第9(D)圖）。此内、插板70係^度便& # m，且尺寸32x 32mm。 丁予及4UU (彈性率測定） 經^上述（1)、（2)、（6)、（7)步驟，製成lmm厚的UN 气板，並依照JIS，利用3點彎曲法進行測定。予結的A = 3「l^Pa。另外，製得（2)之胚薄片厚度為r 〇2〜l 15_。…、 厚Ι^Γ/Ζιη3」彈性率=31〇讣。外觀尺寸32X 32_、内插板 (1)實施例23之内插板係在實施例7中，將起始材 4外觀今^2x 32mm，且厚度50/zm之經完成燒結 基板。此ALN基板係經實施例22中的（1 )、（ 2 )、（ 6 )、r 7 λ 而製成。另外，（2)中之胚薄片厚度為52〜57//m。） j燒結後，利用研磨調整絕緣性基材厚度。除此之外，1 = 均如同實施例7。 ，、餘 ϋίΓ/Λ4」彈性率=310GPa、外觀尺寸32x 32龍、内插板 (1)實施例24之内插板係在實施例8中，將起始 ;卜觀尺寸=32x 32mm，且厚度64# m之經完成燒結的aln ^板。此ALN基板係經實施例22中的（1)、（2)、（6)、 匕^而製成。另外，（2)中之胚薄片厚度為67〜72/z m。亦可) f k結後，利用研磨調整絕緣性基材厚度。除此之外，= 均如同實施例8。 1 关餘 「^施例25」彈性率=310GPa、外觀尺寸32x 32mm、内括把 厚度=100// m Μ插板 ^Π)實^施ίί 25之内插板係在實施例9中，將起始材料改 念’觀尺寸=32x 32mm，且厚度loop之經完成燒結的斗文 1板。此ALN基板係經實施例22中的（1)、（2)、（6)、r = ^ ,而製成。另外，（2)中之胚薄片厚度為1 〇 3〜4 3 , m。^ 可經燒結後，利用研磨調整絕緣性基材厚度。除此之外，1 2160-6559-PF；Ahddub 21 1299970 餘均如同實施例9。 「實施例26」彈性率=310GPa、外觀尺寸32x 32mm、内插板 厚=400 # m (1 )實施例2 6之内插板係在實施例1 〇中，將起始材料 =為外觀尺寸=32x 32mm，且厚度400 /z m之經完成燒結的ALN ^板。此ALN基板係經實施例22中的（1)、（2)、（6)、（7) ^驟而製成。另外，（2)中之胚薄片厚度為415〜450 // in。亦 I經燒結後，利用研磨調整絕緣性基材厚度。除此之外，立 餘，如同實施例1 〇。 ’、 ^實施例27」彈性率=310GPa、外觀尺寸32x 32mm、内插板 厚度=1 000 # m 扑务（1)實施例27之内插板係在實施例11中’將起始材料 ί卜觀尺寸=32X 32min，且厚度l〇〇〇"m之經完成燒結的 基板。此ALN基板係經實施例22中的（1)、（2)、（6)、 步驟而製成。另外，（2)中之胚薄片厚度為1〇3〇〜115〇# =。亦可經燒結後，利用研磨調整絕緣性基材厚度。除此之 夕^ ’其餘均如同實施例11。 二^施例28」彈性率=310GPa、外觀尺寸32x 32mm、内插板 厚度=1500//m 也（ι1)實施例28之内插板係在實施例12中，將起始材料 卜，尺寸=32X 32_，且厚度1 500 "m之經完成燒結的 巧丨)基板。此ALN基板係經實施例22中的（1)、（2)、（6)、 驟而製成。另外，（2)中之胚薄片厚度為ι55〇〜17〇〇 =。亦經燒結後，利用研磨調整絕緣性基材厚度。除 夕f，其餘均如同實施例12。 a 29」彈性率=55GPa、外觀尺寸32X 32mm、内插板厚 也底i1)貝施例之内插板係在實施例7中，將起始材料改 文尺Il3iXj2mm、厚度5〇/Zm的SF2玻璃基板（Sch〇t1 二2 3，塗佈；648339)。厚度乃利用研磨進行調整。 外…f性率的測定乃㈣lmm厚的絕“ii 除此之外其餘均如同實施例7。 30」彈性率=55GPa、外觀尺寸32x 32mm、内插板厚 兔冰it實4施30之内插板係在實施例8中，將起始材料改 尺32mm、厚度 64"m 的 SF2 玻璃基板（Schot1 二3 ί纖塗佈；648339)。厚度乃利用研磨進行調整。 除此之外其餘均如同實施例8。 「實施例31」彈性率=55GPa、外觀尺寸32χ 32mm、内插板厚 22 2160-6559-PF；Ahddub 1299970 ' 度=1 00 // m (1 )實施例31之内插板係在實施例9中，將起妒 ^司製、玻璃纖塗佈；648339)。厚度乃利用研磨fdtt $此之外其餘均如同實施例9。 』用所厲進仃調整。 彈性率口 55心、外觀尺寸32x 32mm、内插板 (1 )實施例32之内插板係在實施例1〇中，將. ，文為外觀尺寸=32x 32mm、厚度400 "m的中冗將||复2 ^Schott公司製、玻璃纖塗佈；648339)。厚度 ^ f $調整。除此之外其餘均如同實施例1()。^ Μ用研磨進 度ίΓοί^Ι3」彈性率=55GPa、外觀尺寸32χ 32践、内插板厚 (1)貝施例3 3之内插板係在實施例11中，將說私私 穴為外觀尺寸=32x 32mffl、厚度10。心1的中SF將；以 1'製、玻璃纖塗佈；648339)。厚度乃利ΐϊί進 Υ 5整。除此之外其餘均如同實施例u。 進 度ίΓοΓ/ιη4」彈性率=55GPa、外觀尺寸32x 32mm、内插板厚 (1)實施例34之内插板係在實施例1 2中，將鈕蛀 免為外觀尺寸=32x 32mm、厚度1 500二的中 1'製、玻璃纖塗佈；648339)。厚度乃利用進 订调整。除此之外其餘均如同實施例1 2。 進 「實施例35〜40」 7〕12之起始材料改為帕雷克斯玻璃基 康尼克公司（音譯）製）。此絕緣性基材的 JIS依3點彎曲法進行測定，結果為根據 「實驗例1」 · f H气的τ y通孔形成區域與貫通孔數量設為如同實 ΐ Γ /耦Λϋ源、接地端+的貫通孔位置設為隨Ϊ i ί。° 較：存/的區域與較疏存在“ ，杳ί f, ί孔的配置位置之外，其餘均如同實施例9。 貫驗例Ζ」 #在丨ϊ ΊΙΙΛί 5孔形成區域與貫通孔數量設為如同實 ΐ例1，·Λ1Λ « ί源、接地端子的貫通孔位置設為交2 ί =的Τ插板中搭載1C之時，“以:板之“ ^實施例fl]彈性t=65.5GPa、外觀尺i=32mmx 32mm、内插 板厚度=50/zm、且貫通孔端面之開口徑/中心之開口徑=1〇2 2ie〇-6559-PF/Ahddub 23 1299970 11圖例22的内插板之製造方法，參照第10圖與第 (音譯克玻璃基板(音譯)(康尼克公司 在此基板8 0的雙面上貼附氨酯系光 ，i ’並利用普通的照相法，在IC外部電極 （） 形成125/zf的開口部79a(第1〇(c)圖）。斤ί應的位置處 (2 )接著’從其中一面侧起，利用表-罄,成直到絕緣性基材80幾乎中央用處表3 3 喷以 圖），然後再從另一面側起，利用表 ，成貫通孔81(第11(A)圖）。然後，剝％件光3理， 5 i貫利通用孔吉/么公司i t ? )/數位式顯微鏡(VH_Z250)進(行) JJg參照第KD)圖〜第8圖，因為如:同實施例7'm因J| 【表13】 磨粒 合成鑽石 磨粒徑 25/zm 壓力 0. 2MPa 噴擊數 f噴擊 從另一面起的喷砂條件 磨粒 合成鑽石 磨粒徑 25/zm ~ 壓力 5ΓΪ9ΜΡβ 喷擊數 3喷擊 - [實施例 42]彈' 卜生率=65· 5GPa、 板厚度=50 " m、且貫通孔端面的卜開觀口U中32:^2口U插 φ ^ ϊϊ^ ^ 41 ^ ^ ^ ^ ^ 2:=;=噴7條件’改為下表15、表16之外，其 【表15】 磨粒 合成鑽石 磨粒徑 平均徑25/zm 壓力 〇MPa ^ 士擊數 2喷擊 — 2l60-6559-PF;Ahddub 1299970 【表16】 磨粒 合成鑽石 磨粒徑 平均徑25/zm Wi 0. 2MPa 喷擊數 Γ juU / t Λ C\ η------^ 2喷擊 命姑ί ΐ !L43的内插板乃如同實施例42。實施例42乃利用 5f产，製得介層洞。相對於此，在實施例43中，乃 盖ί各的A通孔81中填充軟焊等低融點金屬塗劑，‘ $笃"f f。在實施例42中，介層洞在相較於實施例丨〜 呈，岁較柔軟，應力吸收能力較高。 00乂//li 1彈性率= 5〇GPa、外觀尺寸= 32mmx 32mm内插板厚度 之製造方法，因為如同實施例1因而省略說明。 舌旦八、η雙片紛A型環氧樹腊1 0 〇重量份、咪嗤型硬化劑5 Ϊ 5 ί L，氣化銘填料5 0重量份進行混合，並使該樹脂含 Ϊ 布中之後，經乾燥，再積層Β平台的預浸體80、 用加熱沖壓而獲得單面貼銅積層板80Α，並 Ϊ ^ /择\气始材料。此絕緣性基材80厚度為銅 ί 3 度^為、t12/zm。此絕緣性基板的彈性率，乃根據JIS依 S 曲f進行測定，結果為50GPa。另外，彈性率測定 之絕緣性基材。後續步驟均如同實施例1。 厚度^100//，性率=47〇GPa、外觀尺寸=32mmx 32mm、内插板 司製ϋ 32mmx厚度^ο〇/ζιη之藍寶石基板（京陶公 + 材/^。此絕緣性基板的彈性率，利用3點彎曲 厚t^二篡二果為47〇GPiaJ另外，彈性率測定係採用lmm ^予之、在緣性基材。除此之外其餘均如同實 i比度較 彈性率=2〇〇GPa、外觀尺寸=^mmx 32mm、内插板 展声ί ^彳U之内插板係在實施例7中，將起始材料的基板 表又所為-2 。严严，Ιΐ貫通孔的喷砂條件便變更為下 7¾ SP入I不4條r件此外’在貝通孔中填充導電劑的電鍍時間， 乃配a基板厚度而變更。除此之外均如同實施例7。 25 2160-6559-PF;Ahddub 1299970 【表17】 「喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25//m 壓力 0. 2MPa 喷擊數 6 板 板為時 插 基更鍍。 内 的變電7 、 料便的例 mm材件劑施 32始條電實 X 起砂導同 mm將喷充如 32，的填均 h 巾孔巾外 尺J7通孔之 例貫通此 外 施成貫除 、 實形在。 3 在，，更 GP係此外變 00板因此而 =2插。。度 率 内m件厚 性 之0//條板 彈/^111460示基 4 0你1所合 彳6較為〇〇配 Μ 7比設1乃 tbl度度表， It厚 厚下間 【表18】 「喷砂條件」 磨粒 合成鑽石 磨粒徑 平均粒徑25/zm 壓力 0. 2MPa 喷擊數 250 [比較例5]彈性率=55GPa、外觀尺 度=5 0 // in = 15mmx 15mm、内插板厚 、比較例5之内插板係在實施例1 改為1 5mmx 1 5mm之外，其餘均如同 中，除將外觀加工尺寸 實施例1。 [比較例6 ]彈性率= 55GPa、外觀尺寸= 45mmx 45mm、内插板厚 度=50 // m 比較例6之内插板係在實施例1中，除將外觀加工尺寸 改為45mmx 45mm之外，其餘均如同實施例1。 [比較例7 ]彈性率= 65· 5GPa、外觀尺寸= 32mmx 32mm、内插板 厚度=5 0 " m、且貫通孔端面之開口徑/中心之開口徑=5· 5 (1)比較7之内插板係在實施例41中，除將内插板中形 成貫通孔的噴砂條件，改為下述表19、表20之外，其餘均 如同實施例41。 【表19】 從其中一面起的清孙修株 合成鑽石 徑 平均徑25//m 〇_19MPa — 2喷擊 2l60-6559-PF；Ahddub 26 1299970 、 【表20】 磨粒 ~— 磨粒徑 平均徑25/zm 壓力 57l9MPa ~— 喷擊數 『喷擊 '~ 祕瑞f Ϊ M H fί數量相同，且將麵接1C電源、接 的間距έ又為l20#m。（貫通孔徑為ΟΟαιιΟ在 ild 驟中，亦使用所純IC晶片的電極間距ί [實驗例4 ] 3. 4ϊίίίί:驗例3的貫通孔配置形成交錯狀配置。 片，Kd1愈圖二f固封f基板10上安裝内插板與1C晶 月，I照第2圖與第3圖進行說明。 (1)將如第8(D)圖所示内插板70(實施例1〜43、實驗例 i、J、二，例』〜7)，對位於第1圖所示封裝基板1〇並#“ 之後，施行迴流而耦接。 低^ 1拾戰 丨板7。與樹脂製封裝基板1〇間，填充市售封 真底膠）68之後，在8(TC中15分，接著在i5〇°c中2 小時施行硬化（第2圖）。 妖君隹1DUC中2 70 將f〇mmXPmm之1C晶片U〇，對位於内插板 7 ϋ並載之後，施行迴流而構裝。 低 底跌70與1c晶片uo之間填充入封裝劑（填 f第膠3)圖)，。在 中15分，接著在15(rc中2小時施行 4·熱循環試驗 r 述3·中所製得各種半導體裝置，投入於熱循環試驗 分鐘〇120°c*3〇分鐘），從熱循環試驗前（初‘值） ϊϊϋ、1 000、1 500、2000循環後，分別測定從背面的1 列> ΐίίϊ至封裝基板内之介層洞、含通孔的佈線一3ίΐί IC晶片之佈線一内插板之通孔導體一封裝基板 P0 ΐ洞、含通孔之佈線—封裝背面之測定端子的佈線電 果，如第曰12圖、第13圖、第14圖之圖表中:斤t 4 ϊ Ϊ，if严在士 1〇%以内。構成内插板的絕緣性基材彈 55〜44〇GPa。本發明者經施行半導體裝置之基板 ^扁時的熱應力解析，獲得内插板彈性率若在上述範圍内的 5 ，便具有因IC晶片、内插板、及樹脂製封裝的熱應力等 2l60-6559-PF；Ahddub 27 1299970 ，所產生的各變形量，為I c与内插板〈封裝基板的關係。若形 成此種關係’因陶瓷製I c與樹脂製封裝基板間的熱膨脹差 所產生應力，便由内插板所承受，應力便不致傳遞於IC佈 線層的樹脂。結果，得知在I c佈線層的樹脂中將不致發生 龜裂、if線情況。若内插板的彈性率變小，因應力所產生的 内插板變形量將變大。若内插板彈性率少於55GPa的話， 與=插板的變形量差將變大。因而，I c佈線層的樹脂將無法 承受依此差異所發生的應力，得知將在I c佈線層的樹脂中 生龜裂、斷線情況。若超越4 4 0 G P a，内插板剛性將過高， 得知將+ IC絕緣層的樹脂中發生龜裂、斷線情況。 , 將經熱循壤5 0 0循環後的實施例1〜4 3與比較例1〜4進 行比較’實施例1〜43均為「〇」以上，相對的比較例1〜4 則均為「X」。由此得知，若内插板之絕緣性基材彈性率為 5 5〜440GPa ’且其厚度為封裝基板的0·05倍至15倍範圍& 的話’將可提升1C搭載基板的耐熱循環性。 再者：從實施例9、1 9、2 0、21的比較得知，絕緣性美 材的大小係I c晶片越大且封裝基板越小越好。 再者，從實施例9與實驗例1的比較得知，隨貫通孔 $置，1C構裝基板的耐熱循環性將不同。最好為格^ 六 錯狀配置。 7』队a又 5 ·封裝劑中的孔隙確認
系工熱循ί衣试驗後’將實施例9、1 9、2 0、21的半導缺 ^ (100個），從1C側施行平面研磨直到封裝劑的約"厘^ 4 A，測定封裝劑中的孔隙發生率（有孔隙的半導 :J /100x100)。 丁平肢展置數 【表21】 封裝劑中的孔隙發决率 實施例 孔隙發生率(％) 0 實施例19 0 14 實施例2Γ " 19 知響積1性之h 得影面X緣中3 果將影積絕質例 結此投面的物施 此，件影板性實 由化零投插電將 變子板内導 生電基成 w， 叫么別叼工具兄十生 麵接可靠性。即，確認到内插板所 S構成内插板的絕緣性基材面積< 而且，最好電子零件投影面積X i ^ 基材面積$封裝基板投影面積 孔隙確認 4Ί、42與比較例7的絕緣性基持貫 2160-6559-pF;Ahddub 28 •1299970 ’ t，施行100個截面研磨，並測定孔隙發生率ί右a 1¾、的言 通孔數/1 00X 1 00 )。 J心札丨糸^生羊C有孔隙的貝 【表22】 實施例 比較例 孔隙發生率 (%) 貪施例35 7 貪施例41 〇 - 實施例42 0 比較例7 32 ~ +吉士 ^ ”〜…傲囬艰狀將影響及導電物質的 ρΐ❿ΐ二5此，1插板的气通孔截面形狀最好至少1端面的 ί通ί ί I ί $齐mL"^以上。而且，1端面的開口徑/ mm係首，最好為1.02〜5.〇。若少於1的話， 1 〇貝21上=ί ”、田未^真^充8導,電性物質，但是頗難填充。若在 分，因此z iϋ端面的開口徑大於其他貫通孔部 導電性物質的填充。結果便無孔隙。 /·龜裂進行方向之確認 封梦將較，7之熱循環2000猶環後的半導體 仃截面研磨，確認接合部分的龜裂方向。 龜裂進行方向 比較例 龜裂進行方向 實施例35 垂直於内插板 比較例7 沿貫通孔的推拔狀發生 如八决I , I %…干又椚 ,丫，以取小1广層洞徑的 =5 ί ϊ ϊ Μ，ί ΐ龜裂，此將沿貫通孔内壁到達接合部。 $ $ f i ϊ ί，5 f7將沿貫通孔内壁傳遞至接合部。即，貫 =孔，面形狀形成推拔狀，因為應力並未筆 傳遞 部，，而將有效於應力緩和。 早且^丨牙l获口 么#估严第16(A)圖所示絕緣性基材（内插板）7〇 ί „模擬J3D條帶模擬）施行計算的Β—β線上（第1 6 --1)彈性率，如第16(B)圖所示。另外，第16(Α)圖中，Ic 曰曰片正I方75中的貫通孔74係配置呈77x 77列配置。 ΐ第16iB2圖得知’絕緣性基材（内插板）的物性將以1C 週透正下方為邊界，彈性率進行變化。 @ # i ί 1 ΐ未圖式表示，但是絕緣性基材（内插板）的熱膨 脹係數亦具有同樣的傾向。 / 評估試驗2:將内插板、導體、IC晶片、封裝基板軟烊 2160-6559-PF；Ahddub 29 •1299970 度的0 J f絕緣性基材（内插板）厚度為封裝基板厚 所以，若絕〇缝14 5就^44·、施加於IC佈線層樹脂的應力將減少。 材/内插板）厚度為封裝基板厚度的0.05 借12 ir / Lc佈線層樹脂較不易遭受破壞。 循ί ΐ驗的結果得知’即便絕緣性基板彈性率為 1Έ 度為封裝基板的〇· 05倍〜1 · 5倍，隨絕緣性 基扳的種類，熱循環試驗的壽命亦有所不同。 i隹實22與實施例26之1 500循環後的試驗結果 較/ί 材料採用經燒成完成基板的實施例2Θ為 或户乂二ΐ Ϊ於此，實施例22則為「χ」。實施例26乃因 ^k成元成的基板中形成貫通孔，因此將推測通孔導體 ，、iC晶片端子及封裝基板端子間的對位精度 相^於此，在實施例22中，因為在通孔導體% 於南溫中施行燒成步驟，因此將隨收縮與翹曲，使通孔導體 ，^偏離相對於IC晶片端子與封裝基板端子的位置，推測 十/、IC晶片端子或封裝基板端子間的接合面積將減少。隨 此不同可認為二者將產生差異。 【圖式簡單說明】 第1圖係本發明實施例1的樹脂製封裝基板剖面圖。 第2圖係在第1圖所示樹脂製封裝基板上，安裝著内插 板之狀態的剖面圖。 、 第3圖係在第2圖所示樹脂製封裝基板上搭載IC晶片， 並女裝子板之狀態的剖面圖。 第4圖係第3圖所示IC晶片、内插板、樹脂製封裝基 板的平面圖。 第5圖乃第5(A)圖係實施例1的内插板平面圖，第5(B) 圖係實施例1之另一例的内插板平面圖。 第6(A)圖至第6(E)圖係實施例1的内插板之製造步驟 圖。 第7(A)圖至第7(E)圖係實施例7的内插板之製造步驟 圖。 第8(A)圖至第8(D)圖係實施例7的内插板之製造步驟 圖。 第9(A)圖至第9(D)圖係實施例22的内插板之製造步驟… 圖。 2l6〇«6559-PF；Ahddub 30 1299970 、 第10(A)圖至第i〇(D)圖係實施例41的内插板之製造步 圖 〇 第11(A)圖至第U(B)圖係實施例ο的内插板之製造步 以 N > 表板其 圖插與 的内方 力C下 /t材EL 表表表U基CJE 圖圖圖旨fiI 的的的ί 果果果層絕板ϊίτί# 壤 布lay 試試試CA)彳 環環環I C材 循循循加16基 熱熱熱施第性。 係係係係乃緣* 圖圖圖圖圖絕 ;圖 2 3 4 5 6 係 一—| 一—· 一—111—•的 第第第第第)®率 (B性 16彈 圖 意 示 部 外 第之 ，分 主要元件符號說明】 10〜樹脂製封裝基板； 14〜絕緣樹脂層； 16P〜導體層； 18〜絕緣樹脂層； 34〜導體電路； 34P〜導體層； 36P〜電源用通孔； 4 0〜層間樹脂絕緣層； 44〜介層洞； 52〜導體電路； 60〜阻焊層； 64E〜接地用凸塊； 64S〜信號用凸塊； 6 6 P〜電源用外部端子； 7 0〜内插板； ’ 74〜島狀物； 76P〜電源用島狀物； 78〜銅箔； 80〜絕緣性基材； 81 a〜開口部； 83〜無電鍍銅膜； 85〜PET薄膜； 8 8〜鑛錫； 11 2〜島狀物； 1 2 0〜子板。 12〜金屬板； 16E〜導體層； 17〜絕緣樹脂； 30〜多層核心基板； 34E〜導體層； 36E〜接地用通孔； 36S〜信號用通孔； 42〜導體電路； 5 0〜層間樹脂絕緣層； 5 4〜介層洞； 62〜開口部； 64P〜電源用凸塊； 66E〜接地用外部端子 6 6 S〜信號用外部端子 7 2〜介層洞； 76E〜接地用島狀物； 76S〜信號用島狀物； 7 9〜光阻； 81〜貫通孔； 82〜被覆膜； 84〜導電性物質； 87〜鍍金；' 110〜1C晶片； 114〜軟焊； 2160-6559-PF;Ahddub

Claims (1)

  1. 曰 由並I 基裝 於，與 性封 設間板 緣係 介之基 絕度 ，塊裝 的厚 圍板凸封··板材 範插接該於插基 利内焊接在内性 #:種的耦徵該緣 請一別電特成絕 申1·各成其構該 、 間形 + 片中 下或内置 以1子配 ly- j J-<1 cl J 第厚第4積第端孔第印第屬第屬第通徑路 圍芯圍}面圍極通圍層圍金圍金圍貫孔電 範之範内影範電貫範多範由範由範的的刷 。利板利在投利部之利係利係利係利材心印。 下專基專係板專外材專板專體專體專基中層板 以請裝請小基請成基請基請導請導請性孔多插 ο申封申大裝申形性申裝申孔申孔申緣通種内 XI如係如的封如所緣如封如通如通如絕貫一之 度2·度3·材且4·中絕5·該6.該7·該8·該在9.項 厚 厚基， 片該 ’ ’ ， ，’ 一 板 材 性上 晶的 中 中 中 中徑 任 度 項XO或 中 期 曰 正 .3.20 晶孔 C通 I貫 與該 板在 基：，體 裝孔導 封通Η 構數之 所Λf^u 晶 基 •，裝 pa封 OG且 .4 ， T上 5 人 5以 係1 率XO 性度 彈厚 之板 材基 中 其 所 基 緣以 性 絕積 緣該面 絕，影 該中投 其件 ，零 板子 U。插電 板上J的 插以之載 内8項f 之ο 搭 形 、13^所^所^面。包 或電或鍍或劑或截上， 刷1電1塗1孔以板 1C子 該端， 在地。板 ，接狀插 中與錯内 其子交之 ，端或項 板源狀一 插電子任 内於格中 之接呈項 項耦係 板 路 其 其 其 其口 中 ， ， ，開 項 板 板 板的 插 插插面 内 内 内端第 之 之 之1 圍 項 項 項、 範 一 一一！^ 利 任任任、專 中。中。中係請 項成項成項狀申 2構2構2形括 - IX 2160-6559-PF1 32
TW093128692A 2003-09-24 2004-09-22 Interposer and multilayer printed wiring board TW200522833A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003331360 2003-09-24
JP2003381048 2003-11-11

Publications (2)

Publication Number Publication Date
TW200522833A TW200522833A (en) 2005-07-01
TWI299970B true TWI299970B (zh) 2008-08-11

Family

ID=34380356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093128692A TW200522833A (en) 2003-09-24 2004-09-22 Interposer and multilayer printed wiring board

Country Status (6)

Country Link
US (1) US20060202322A1 (zh)
EP (1) EP1667225A4 (zh)
JP (1) JP4771808B2 (zh)
KR (1) KR20060111449A (zh)
TW (1) TW200522833A (zh)
WO (1) WO2005029581A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076683A1 (ja) 2004-02-04 2005-08-18 Ibiden Co., Ltd. 多層プリント配線板
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4655092B2 (ja) * 2005-10-20 2011-03-23 株式会社村田製作所 回路モジュールおよびこの回路モジュールを用いた回路装置
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
EP2026379B1 (en) * 2006-06-02 2012-08-15 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing same
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법
FR2908955A1 (fr) * 2006-11-17 2008-05-23 Novatec Sa Element ou interface d'interconnexion electrique et son procede de realisation
KR100839075B1 (ko) * 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
KR101010672B1 (ko) * 2008-12-01 2011-01-24 윌테크놀러지(주) 인터포져 유닛 및 인터포져 유닛의 제조 방법
EP2410562B1 (en) * 2009-03-19 2016-04-13 Fujitsu Limited Semiconductor device, method for manufacturing same, electronic device and electronic component
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
KR101681269B1 (ko) * 2011-08-16 2016-12-01 인텔 코포레이션 오프셋 인터포저들, 상기 오프셋 인터포저들을 포함하는 장치들, 및 상기 오프셋 인터포저들의 구축 방법들
FR2982415B1 (fr) * 2011-11-09 2014-06-13 Commissariat Energie Atomique Procede d'obtention d'un substrat pour la fabrication de semi-conducteur et substrat correspondant
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
US9257384B2 (en) 2012-06-05 2016-02-09 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
DE102012107876A1 (de) * 2012-08-27 2014-02-27 Epcos Ag Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
TWI495074B (zh) 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
JP2015072983A (ja) * 2013-10-02 2015-04-16 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US20160229689A1 (en) * 2015-02-11 2016-08-11 Analog Devices, Inc. Packaged Microchip with Patterned Interposer
KR102493463B1 (ko) 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10720338B1 (en) * 2017-11-07 2020-07-21 Honeywell Federal Manufacturing & Technologies, Llc Low temperature cofired ceramic substrates and fabrication techniques for the same
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
US10681811B2 (en) * 2018-02-15 2020-06-09 Tongqing Wang Connecting optical sub-assembly to main printed circuit board
WO2020137878A1 (ja) * 2018-12-25 2020-07-02 京セラ株式会社 電子部品実装用基板および電子装置
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
KR20200092236A (ko) * 2019-01-24 2020-08-03 삼성전기주식회사 브리지 내장 인터포저, 및 이를 포함하는 패키지 기판 및 반도체 패키지
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
CN113383413B (zh) * 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna
TWI814582B (zh) * 2022-09-19 2023-09-01 大陸商芯愛科技（南京）有限公司 封裝基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) * 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0734455B2 (ja) * 1986-08-27 1995-04-12 日本電気株式会社 多層配線基板
US4855872A (en) * 1987-08-13 1989-08-08 General Electric Company Leadless ceramic chip carrier printed wiring board adapter
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JP2548602B2 (ja) * 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
JPH01105484A (ja) * 1988-09-20 1989-04-21 Furukawa Electric Co Ltd:The ケーブル接続部の形成方法
JP2858760B2 (ja) * 1988-09-21 1999-02-17 株式会社日立製作所 有機無機複合多層基板
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JP3716088B2 (ja) * 1997-12-08 2005-11-16 京セラ株式会社 配線基板
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
JPH11261231A (ja) * 1998-03-10 1999-09-24 Ibiden Co Ltd プリント配線板
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
EP1202348A3 (en) * 1998-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP3248516B2 (ja) 1999-05-21 2002-01-21 日本電気株式会社 Ｌｓｉパッケージの実装構造
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6193524B1 (en) * 1999-08-20 2001-02-27 Tekon Electronics Corp. Connector with high-densely arranged terminals for connecting to working element and printed circuit board through LGA type connection
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP4041253B2 (ja) * 1999-11-19 2008-01-30 京セラ株式会社 集積回路素子搭載用基板および集積回路装置
US6335210B1 (en) * 1999-12-17 2002-01-01 International Business Machines Corporation Baseplate for chip burn-in and/of testing, and method thereof
DE10002182A1 (de) * 2000-01-19 2001-08-09 Fraunhofer Ges Forschung Vorrichtung zur elektrischen und mechanischen Fügung von flächigen Anschlussstrukturen
JP4386525B2 (ja) * 2000-02-23 2009-12-16 イビデン株式会社 プリント配線板
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP3994312B2 (ja) 2001-06-15 2007-10-17 日立エーアイシー株式会社 プリント配線板およびその製造方法およびインターポーザ基板
FR2828983A1 (fr) * 2001-08-23 2003-02-28 Novatec Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
JP4509550B2 (ja) * 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Also Published As

Publication number Publication date
TW200522833A (en) 2005-07-01
WO2005029581A1 (ja) 2005-03-31
KR20060111449A (ko) 2006-10-27
JPWO2005029581A1 (ja) 2007-11-15
US20060202322A1 (en) 2006-09-14
JP4771808B2 (ja) 2011-09-14
EP1667225A1 (en) 2006-06-07
EP1667225A4 (en) 2009-04-01

Similar Documents

Publication Publication Date Title
TWI299970B (zh)
TW401726B (en) Multiple layer printing circuit board
TWI299642B (zh)
CN103733739B (zh) 布线基板
TWI235633B (en) Multi-layer printed circuit board and semiconductor device
TWI335195B (en) Multilayer wiring board
JP6791287B2 (ja) 複合磁性封止材料を用いた電子回路パッケージ
WO2005081312A1 (ja) 半導体搭載用基板
JP2018082142A (ja) 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ
TW200303058A (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
TW200810630A (en) Circuit wiring board incorporating heat resistant substrate
JP2002359341A (ja) 半導体モジュールおよびその製造方法
JPH10308565A (ja) 配線基板
TW200830500A (en) Wafer level package with die receiving through-hole and method of the same
TW201540147A (zh) 印刷電路板及其製造方法
JP2005072328A (ja) 多層配線基板
CN102548199A (zh) 电路基板及其制作方法
JP2015076518A (ja) 接合部及び電気配線
CN110402491A (zh) 电路模块及其制造方法
TW200810640A (en) Improved electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof-part II
JP4599121B2 (ja) 電気中継板
CN101624665A (zh) 电子封装用镀钨SiC颗粒增强铜基复合材料的制备方法
CN205984981U (zh) 双向集成埋入式芯片重布线基板结构
JP4489491B2 (ja) インターポーザ
CN100477180C (zh) 中继基板及多层印刷电路板