JP4599121B2

JP4599121B2 - 電気中継板

Info

Publication number: JP4599121B2
Application number: JP2004260871A
Authority: JP
Inventors: 宏徳田中
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2004-09-08
Filing date: 2004-09-08
Publication date: 2010-12-15
Anticipated expiration: 2024-09-08
Also published as: JP2006080199A

Description

本発明は、電気中継板に関し、詳しくは、セラミック基板の上面に取り付けられる第１電子部品と下面に取り付けられる第２電子部品とを電気的に接続する電気中継板に関する。

近年の集積回路（ＩＣ）技術の進展により、ＩＣチップの入出力端子の数が増大している。それに対応するため、ＩＣチップをプリント配線板に搭載する方式としてフリップチップ方式が採用されることがある。このフリップチップ方式では、ＩＣチップの主平面に入出力端子を格子状又は千鳥状等の二次元に配置し、樹脂製のプリント配線板の上面にもこれと対応する位置にパッドを形成し、両者をはんだバンプで接合する。ところで、ＩＣチップは、樹脂製のプリント配線板と比較して熱膨張係数が著しく小さいため、ＩＣチップの搭載時や使用時の発熱により両者の熱膨張係数差から接合材であるはんだバンプに剪断応力が働くこととなる。このため、ＩＣチップの発熱に伴う温度変化が繰り返し生じた場合、はんだバンプが破壊されるおそれがあった。そこで、特許文献１では、ＩＣチップとプリント配線板の間に、熱膨張係数がＩＣチップとプリント配線板の中間の値を持つセラミック基板からなるインターポーザを介在させることにより、剪断応力を緩和することが提案されている。このインターポーザは、セラミック基板の上下両面を貫通する貫通孔内に銅などの軟質金属体が充填され、この軟質金属体を介して上面側のＩＣチップと下面側のプリント配線板とを電気的に接続する。
特開平１０−１２９９０号公報（段落００３７）

しかしながら、特許文献１のインターポーザでは、セラミック基板の熱膨張係数が概ね３〜７ｐｐｍであるのに対して銅などの軟質金属体の熱膨張係数が１６ｐｐｍ程度であり両者の差が大きいため、加熱・冷却が繰り返されるとセラミック製基板にクラックが発生するおそれがあった。

本発明は、このような課題を解決するためになされたものであり、加熱・冷却が繰り返されてもクラックが発生しにくい電気中継板を提供することを目的とする。

本発明は、上述の目的を達成するために以下の手段を採った。

即ち、本発明の電気中継板は、
セラミック基板と、
前記セラミック基板の上面と下面とを貫通する貫通孔と、
前記上面に取り付けられる第１電子部品と前記下面に取り付けられる第２電子部品とを電気的に接続するように前記貫通孔の内壁に形成された管状導体ビアと、
前記管状導体ビアの管内に低弾性率材料を充填してなる応力緩和部と、
を備えたものである。

この電気中継板は、セラミック基板の上面に取り付けられる第１電子部品と下面に取り付けられる第２電子部品とを管状導体ビアにより電気的に接続する。ここで、管状導体ビアの管内には、低弾性率材料からなる応力緩和部が設けられている。このため、加熱によって管状導体ビアがセラミック基板に比べて大きく膨張したとしても、応力緩和部がその膨張時の変形を受けて縮むため、管状導体ビアとセラミック基板との間に大きな応力が発生しない。また、加熱後の冷却によって管状導体ビアがセラミック基板に比べて大きく収縮したとしても、応力緩和部がその収縮時の変形に追従するように復元するため、管状導体ビアとセラミック基板との間に大きな応力が発生しない。したがって、この電気中継板によれば、加熱・冷却が繰り返されてもクラックが発生しにくい。

ここで、セラミックとしては、特に限定されるものではないが、例えばジルコニア、アルミナ、シリカ、ムライトなどの酸化物セラミック；窒化アルミニウム、窒化ケイ素、窒化チタンなどの窒化物セラミック；炭化ケイ素、炭化チタンなどの炭化物セラミックなどが挙げられる。

なお、本明細書において「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上と下を入れ替えたり上下を左右に置き換えたりしてもよい。

本発明の電気中継板において、前記貫通孔はクビレを持つ形状に形成されていてもよい。こうすれば、貫通孔の内壁に形成される管状導体ビアもクビレを持つ形状となるため、略ストレート形状の場合に比べて応力が分散しやすいことから、加熱・冷却が繰り返されてもクラックが一層発生しにくい。

本発明の電気中継板において、前記貫通孔の直径Ｄに対する前記管状導体ビアの厚さｔの比ｔ／Ｄが１／４０≦ｔ／Ｄ≦１／３であることが好ましい。この範囲内であると、加熱・冷却が繰り返されたときの管状導体ビアの導通抵抗が安定する。この比ｔ／Ｄが１／３を超えると、導体ビアの収縮・膨張による応力に対してその応力を緩和する低弾性率材料の容積が不足して、脆いセラミック基板にクラックが入るおそれがある。そして、そのクラックによって管状導体ビアの導通抵抗が安定しないおそれがある。一方、比ｔ／Ｄが１／４０未満になると、貫通孔の径に対して管状導体ビアの厚みが小さすぎて管状導体ビアの収縮・膨張によって自らが疲労してクラックが入るおそれがある。

本発明の電気中継板において、前記貫通孔の直径Ｄは、５０μｍ≦Ｄ≦２００μｍを満たすことが好ましい。直径Ｄが５０μｍ未満では、応力緩和部の低弾性率材料を充填する容積が少なくなるので応力を十分緩和できないおそれがある。一方、直径Ｄが２００μｍを超えると、セラミック基板の容積が減るので、基板自身の強度が不十分になって反りやクラックが生じるおそれがある。なお、貫通孔の直径Ｄは、５０μｍ≦Ｄ≦１５０μｍを満たすことがより好ましい。この場合、セラミック基板と低弾性率材料の体積比が適当となって加熱・冷却を繰り返しても管状導体ビアの導通抵抗が安定になる。

本発明の電気中継板において、前記セラミック基板の厚みＴｃに対する前記応力緩和部の直径ｄの比ｄ／Ｔｃが１／１０≦ｄ／Ｔｃ≦１を満たすことが好ましい。こうすれば、加熱・冷却を繰り返したときの管状導体ビアの導通抵抗が安定する。この比ｄ／Ｔｃが１／１０未満だと、セラミック基板の収縮・膨張による応力に対し、その応力を緩和する低弾性率材料の容積が不足してセラミック基板にクラックが入るおそれがある。一方、比ｄ／Ｔｃが１を超えると、セラミック基板の体積が不足するため電気中継板の強度が低下し、セラミック基板の収縮・膨張によりクラックが入るおそれがある。

本発明の電気中継板において、前記応力緩和部は３０℃におけるヤング率が１０ＭＰａ〜１ＧＰａの低弾性率材料からなることが好ましい。こうすれば、応力緩和部は熱膨張係数差に起因する応力を確実に緩和することができる。また、この応力緩和部は、３０℃におけるヤング率が１０ＭＰａ〜５００ＭＰａであることがより好ましく、１０ＭＰａ〜１００ＭＰａであることが最も好ましい。また、前記応力緩和部は、導電性の良好な粒状体を含んでいてもよく、例えば金、銀、銅、はんだ、アルミニウム等の金属粉や導電性を有するカーボン粉などを含んでいてもよい。こうすれば、応力緩和部が導電性を有するため電気接続の信頼性が一層向上する。

本発明の電気中継板において、−５５℃×３０分のあと１２５℃×３０分を１サイクルとするヒートサイクル試験を１０００サイクル繰り返したあとにクラックが未発生であることが好ましい。こうすれば、長期にわたって電気接続の信頼性が高くなる。

本発明の電気中継板において、前記電気中継板を前記第１電子部品及び前記第２電子部品と鉛フリーはんだを介してリフローにより接続したときにクラックが未発生であることが好ましい。こうすれば、鉛フリーはんだを用いる場合でも、リフロー工程で電気接続の信頼性が損なわれることがない。

本発明の電気中継板において、前記第１電子部品は半導体素子であり、前記第２電子部品はプリント配線板であってもよい。つまり、電気中継板はいわゆるインターポーザであってもよい。

次に、本発明の実施の形態を図面に基づいて説明する。図１は、本発明の一実施形態であるインターポーザの使用状態を表す断面図である。

本実施形態のインターポーザ１０は、ＩＣチップ３０と多層プリント配線板４０との間に介在し、両者を電気的に接続する役割を果たすものである。ここで、ＩＣチップ３０は、３ＧＨｚ以上のクロック周波数で動作するものであり、下面に多数のはんだバンプ３２が格子状又は千鳥状に配設されている。このＩＣチップ３０は、熱膨張係数が約３．５ｐｐｍ／℃である。また、多層プリント配線板４０は、スルーホールめっき４１を介して上下両面の配線パターン４２，４２が電気的に接続されたコア基板４３と、このコア基板４３の上下両面に絶縁層４４を介して複数の配線パターン４５がバイアホール４６により層間接続された状態で積層されたビルドアップ部４７と、このビルドアップ部４７の表面に設けられたソルダーレジスト４８から外部に露出するように格子状又は千鳥状に配設された多数のパッド４９と、パッド４９上に形成されたはんだバンプ５０とを備えている。この多層プリント配線板４０は、熱膨張係数が約１２〜２０ｐｐｍ／℃、厚みが０．３〜１２ｍｍである。

インターポーザ１０は、熱膨張係数がＩＣチップ３０と多層プリント配線板４０の中間の値を持つセラミック基板１２と、セラミック基板１２の上面と下面とを貫通する複数の貫通孔１４と、セラミック基板１２の上面側に取り付けられるＩＣチップ３０と下面側に取り付けられる多層プリント配線板４０とを電気的に接続するように貫通孔１４の内壁に形成された管状導体ビア１６と、管状導体ビア１６の管内に低弾性率材料が充填されてなる応力緩和部１８と、セラミック基板１２の上面に設けられ管状導体ビア１６と電気的に接続されるパッド２０と、セラミック基板１２の下面に設けられ管状導体ビア１６と電気的に接続されるパッド２２とを備えている。ここで、セラミック基板１２は厚さＴｃが０．１〜１ｍｍで熱膨張係数が約７ｐｐｍ／℃のジルコニアセラミック製であり、貫通孔１４は直径５０〜２００μｍのストレート形状の孔である。また、管状導体ビア１６やパッド２０，２２は銅を主成分として構成されている。このインターポーザ１０は、貫通孔１４の直径Ｄに対する管状導体ビア１６の厚さｔの比ｔ／Ｄが１／４０≦ｔ／Ｄ≦１／３を満たすように、また、セラミック基板の厚みＴｃに対する応力緩和部１８の直径ｄの比ｄ／Ｔｃは１／１０≦ｄ／Ｔｃ≦１を満たすように形成されている。

応力緩和部１８をなす低弾性率材料は、３０℃におけるヤング率が１０〜１０００ＭＰａ（好ましくは１０〜３００ＭＰａ、より好ましくは１０〜１００ＭＰａ）である。低弾性率材料のヤング率がこの範囲だと、加熱によって管状導体ビア１６がセラミック基板１２に比べて大きく膨張したとしても、応力緩和部１８がその膨張時の変形を受けて縮むため、管状導体ビア１６とセラミック基板１２との間に大きな応力が発生しない。また、加熱後の冷却によって管状導体ビア１６がセラミック基板１２に比べて大きく収縮したとしても、応力緩和部１８がその収縮時の変形に追従するように復元するため、管状導体ビア１６とセラミック基板１２との間に大きな応力が発生しない。このような低弾性率材料としては、例えばエポキシ樹脂、イミド系樹脂、フェノール樹脂、シリコーン樹脂等の熱硬化性樹脂やポリオレフィン系樹脂、ビニル系樹脂、イミド系樹脂等の熱可塑性樹脂に、ポリブタジエン、シリコーンゴム、ウレタン、ＳＢＲ、ＮＢＲ等のゴム系成分やシリカ、アルミナ、ジルコニア等の無機成分を分散させた樹脂などのうち上述したヤング率に合致したものが挙げられる。なお、樹脂に分散させる成分は、１種でも２種以上でもよく、ゴム成分と無機成分の両方を分散させてもよい。

次に、このように構成されたインターポーザ１０の使用例について説明する。まず、パッド４９にはんだバンプ５０が形成された多層プリント配線板４０の上にインターポーザ１０を載置し、下面にはんだバンプ３２が配設されたＩＣチップ３０をインターポーザ１０の上に載置する。このとき、インターポーザ１０の下面に配設された各パッド２２が多層プリント配線板４０の上面に配設された各はんだバンプ５０と接触するように配置し、ＩＣチップ３０の下面に配設されたはんだバンプ３２がインターポーザ１０の上面に配設された各パッド２０と接触するように配置する。続いて、リフローによりはんだバンプ３２を介してＩＣチップ３０とインターポーザ１０とを接合すると同時に、はんだバンプ５０を介してインターポーザ１０と多層プリント配線板４０とを接合する。これにより、ＩＣチップ３０はインターポーザ１０を介して多層プリント配線板４０に電気的に接続されるため、電源が供給されたり接地されたり信号のやり取りを行ったりする。なお、ここでは、多層プリント配線板４０、インターポーザ１０及びＩＣチップ３０を同時にリフローして３者を接合したが、多層プリント配線板４０の上にインターポーザ１０を載置しリフローしたあとインターポーザ１０の上にＩＣチップ３０を載置しリフローして３者を接合してもよいし、インターポーザ１０の上にＩＣチップ３０を載置しリフローしたあと多層プリント配線板４０の上にインターポーザ１０を載置しリフローして３者を接合してもよい。

次に、インターポーザ１０の製造方法を図２〜図１１を参照して説明する。ここでは、３００ｍｍ×３００ｍｍ×厚さ（Ｔｃ）０．４ｍｍの絶縁性のセラミック基板１２を出発原料とした（図２参照）。このセラミック基板１２はジルコニアセラミック製であり、ヤング率は３点曲げ法にて測定したところ、２００ＧＰａであった。このセラミック基板１２の両面に感光性のレジスト６０を形成し、通常の写真法により貫通孔１４となる位置に開口６０ａ（ここではφ１００μｍ）を形成した（図３参照）。次いで、新東ブレーター社製のサンドブラスト装置で開口６０ａからセラミック基板１２にサンドブラスト処理を行うことにより、開口６０ａと略同径でストレート状の貫通孔１４を形成した（図４参照）。その後、レジスト６０を剥離し（図５参照）、複数の貫通孔１４が形成されたセラミック基板１２に、金属皮膜６２を形成した（図６参照）。この金属皮膜６２は、セラミック基板１２の表面と貫通孔１４の内壁に、まずスパッタにより０．１μｍのクロム皮膜を形成し、続いてそのクロム皮膜上に０．１４μｍのニッケル被膜を蒸着し、更にこのセラミック基板１２を無電解銅めっき水溶液中に浸漬して基板表面と貫通孔１４の内壁に厚さ０．６〜３．０μｍの無電解銅めっき膜を形成することにより、形成した。続いて、金属皮膜６２上に電解銅めっき層６４を形成した（図７参照）。

その後、スキージを用いて貫通孔１４に低弾性率材料を充填し応力緩和部１８とした（図８参照）。ここでは、低弾性率材料として、ナフタレン型のエポキシ樹脂（日本化薬（株）製、商品名：ＮＣ−７０００Ｌ）１００重量部、フェノール−キシリレングリコール縮合樹脂（三井化学製、商品名：ＸＬＣ−ＬＬ）２０重量部、架橋ゴム粒子としてＴｇが−５０℃のカルボン酸変性ＮＢＲ（ＪＳＲ（株）製、商品名：ＸＥＲ−９１）９０重量部、１−シアノエチル−２−エチル−４−メチルイミダゾール４重量部を乳酸エチル３００重量部に溶解した樹脂組成物からなる材料を使用した。この低弾性率材料は、３０℃におけるヤング率が５００ＭＰａである。続いて、上下両面をセラミック基板１２の表面が露出するまで研磨し（図９参照）、露出した上下両面に無電解銅めっきを施して無電解銅めっき膜６６を形成したあと電解銅めっきを施すことにより電解銅めっき層６８を形成した（図１０参照）。続いて、上下両面に感光性のレジスト６０を貼り付けたあと、通常の写真法により無電解銅めっき膜６６及び電解銅めっき層６８が応力緩和部１８の上下両面を覆うようにパターン形成した（図１１参照）。この結果、上面側の電解銅めっき膜６６及び電解銅めっき層６８がパッド２０となり、下面側の電解銅めっき膜６６及び電解銅めっき層６８がパッド２２となり、インターポーザ１０が完成した。なお、このあと上下両面にソルダーレジスト層を形成してもよい。

以上詳述した本実施形態のインターポーザ１０では、加熱によって管状導体ビア１６がセラミック基板１２に比べて大きく膨張したとしても、応力緩和部１８がその膨張時の変形を受けて縮むため、管状導体ビア１６とセラミック基板１２との間に大きな応力が発生しない。また、加熱後の冷却によって管状導体ビア１６がセラミック基板１２に比べて大きく収縮するとしても、応力緩和部１８がその収縮時の変形に追従するように復元するため、管状導体ビア１６とセラミック基板１２との間に大きな応力が発生しない。したがって、このインターポーザ１０によれば、加熱・冷却が繰り返されてもクラックが発生しにくい。特に３ＧＨＺ以上のクロック周波数で高速に動作するＩＣチップ３０を搭載する場合には発熱量が大きく熱応力が大きいため、このインターポーザ１０を使用する意義が高い。

また、貫通孔１４の直径Ｄに対する管状導体ビア１６の厚さｔの比ｔ／Ｄが１／４０≦ｔ／Ｄ≦１／３を満たし、しかもセラミック基板１２の厚みＴｃに対する応力緩和部１８の直径ｄの比ｄ／Ｔｃが１／１０≦ｄ／Ｔｃ≦１を満たすため、加熱・冷却が繰り返されたときの管状導体ビア１６の導通抵抗が安定する。また、貫通孔１４の直径Ｄが５０≦Ｄ≦２００μｍのため、応力緩和部１８は応力を十分緩和することができるし、インターポーザ１０の強度が弱くなることもない。

更に、応力緩和部１８は３０℃におけるヤング率が１０〜１０００ＭＰａの低弾性率材料からなるため、熱膨張係数差に起因する応力を確実に緩和することができる。

更にまた、後述するように、インターポーザ１０は−５５℃×３０分のあと１２５℃×３０分を１サイクルとするヒートサイクル試験を１０００サイクル繰り返したあとにクラックが発生しないため、長期にわたって電気接続の信頼性が高くなる。同じく後述するように、インターポーザ１０をＩＣチップ３０と多層プリント配線板４０にはんだバンプ３２，５０を介して接続し高温（２００℃、２６０℃、３２０℃）でリフローしたときにもクラックが発生しないため、リフロー工程で電気接続の信頼性が損なわれることがない。

なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。

例えば、上述した実施形態では、貫通孔１４を略ストレート状としたが、クビレを有する形状としてもよい。その一例を図１２に示す。上述した実施形態と同様のセラミック基板１２を出発原料とし（図１２（ａ）参照）、このセラミック基板１２の両面に感光性のレジスト６０，６０を形成し、通常の写真法により、貫通孔１５となる位置に開口６０ａ，６０ａを形成し（図１２（ｂ）参照）、新東ブレーター社製のサンドブラスト装置で両面にサンドブラスト処理を行うことにより、上下両面からそれぞれ円錐台形の空洞を形成し、この２つの空洞が基板内部で繋がってクビレを持つ形状の貫通孔１５とした（図１２（ｃ）参照）。そして、レジスト６０，６０を剥離したあと（図１２（ｄ）参照）、図６〜図１１の工程を踏襲することにより、図１２（ｅ）に示すように、貫通孔１５の内壁にクビレ形状の管状導体ビア１７とその管状導体ビア１７の管内に低弾性率材料を充填してなるクビレ形状の応力緩和部１９を備えたインターポーザ１１０を得た。このインターポーザ１１０を用いれば、管状導体ビア１７もクビレを持つ形状となるため、略ストレート形状の場合に比べて軸方向（上下方向）にも応力が分散しやすいことから、加熱・冷却が繰り返されてもクラックが一層発生しにくい。

また、上述した実施形態では、管状導体ビア１６の管内に低弾性率材料を充填して応力緩和部１８としたが、この低弾性率材料に金属粉やカーボン粉などの導体粉を混入して導電性を持つようにしてもよい。こうすれば、応力緩和部１８が導電性を有するため電気接続の信頼性が一層向上する。

以下に、本発明のインターポーザの効果を実証するための実験例について説明する。まず、上述した実施形態の製法に準じて表１に示す寸法となるように作成したインターポーザ１０（実験例１〜１４）及び図１３に示すように貫通孔１４内をすべて銅で充填した以外は実験例２と同じ構成であるインターポーザ１２０（実験例１５）を作製した。続いて、はんだバンプとしてＳｎ／Ａｇ（９５：５）を用いて２６０℃でリフローして、ＩＣチップ３０を各インターポーザ１０，１２０を介して多層プリント配線板４０に実装した。その後、この多層プリント配線板４０につき、−５５℃×３０分、１２５℃×３０分を１サイクルとしこれを１５００サイクル繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、５００サイクル目、１０００サイクル目、１５００サイクル目で、一旦実装したＩＣチップ３０を取り除いたあと、倍率２０倍の顕微鏡により各実験例のインターポーザ１０の上面を観察し、パッド２０の周辺にクラックが発生したか否かを調べた。その結果を表１に示す。表１から明らかなように、実験例１５では５００サイクル目で既にクラックが発生したのに対して、実験例１〜１４では少なくとも５００サイクル目までクラックが発生しなかった。また、実験例１〜１２では少なくとも１０００サイクル目までクラックが発生せず、特に実験例１〜７では１５００サイクル目までクラックが発生しなかった。

次に、実験例１のインターポーザ１０と実験例１５のインターポーザ１２０につき、はんだバンプとしてＳｎ／Ｐｂ（６０：４０）、Ｓｎ／Ａｇ（９５：５）及びＡｕ／Ｓｎ（２０：８０）を用いてそれぞれ２００℃、２６０℃、３２０℃でリフローしてＩＣチップ３０を多層プリント配線板４０に実装した。そして、一旦実装したＩＣチップ３０を取り除き、その後インターポーザ１０の上面を倍率２０倍の顕微鏡により観察し、パッド２０の周辺にクラックが発生したか否かを調べた。その結果を表２に示す。表２から明らかなように、実験例１ではすべてクラックが未発生だったのに対し、実験例１５ではＳｎ／Ｐｂのみクラックが未発生で鉛フリーはんだであるＳｎ／ＡｇやＡｕ／Ｓｎではクラックが発生した。

インターポーザの使用状態を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザの作成手順を表す断面図である。インターポーザ作製手順を表す断面図である。インターポーザ作製手順を表す断面図である。他のインターポーザ作製手順を表す断面図である。比較例のインターポーザの概略構成を表す断面図である。

符号の説明

１０インターポーザ、１２セラミック基板、１４貫通孔、１６管状導体ビア、１８応力緩和部、２０パッド、２２パッド、３０ＩＣチップ、３２バンプ、４０多層プリント配線板、４１スルーホールめっき、４２配線パターン、４３コア基板、４４絶縁層、４５配線パターン、４６バイアホール、４７ビルドアップ部、４８ソルダーレジスト、４９パッド、５０バンプ、６０レジスト、６０ａ開口、６２金属皮膜、６４電解銅めっき層、６６無電解銅めっき膜、６８電解銅めっき層、７０ウェハ封止基板、７２セラミック基板、７４貫通孔、７６管状導体ビア、７８応力緩和部、８０パッド、８２パッド、８４電子部品、８６はんだバンプ、９０シリコンウェハ、９２配線、９４はんだバンプ、１１０インターポーザ。

Claims

セラミック基板と、
前記セラミック基板の上面と下面とを貫通する貫通孔と、
前記上面に取り付けられる第１電子部品と前記下面に取り付けられる第２電子部品とを電気的に接続するように前記貫通孔の内壁に形成された管状導体ビアと、
前記管状導体ビアの管内に低弾性率材料を充填してなる応力緩和部と、
を備え、
前記応力緩和部は３０℃におけるヤング率が１０ＭＰａ〜１ＧＰａの低弾性率材料からなる電気中継板。
前記貫通孔はクビレを持つ形状に形成されている、請求項１に記載の電気中継板。
前記貫通孔の直径Ｄに対する前記管状導体ビアの厚さｔの比ｔ／Ｄは１／４０≦ｔ／Ｄ≦１／３を満たす、請求項１又は２に記載の電気中継板。
前記貫通孔の直径Ｄは５０μｍ≦Ｄ≦２００μｍを満たす、請求項１〜３のいずれかに記載の電気中継板。
前記セラミック基板の厚みＴｃに対する前記応力緩和部の直径ｄの比ｄ／Ｔｃは１／１０≦ｄ／Ｔｃ≦１を満たす、請求項１〜４のいずれかに記載の電気中継板。
−５５℃×３０分のあと１２５℃×３０分を１サイクルとするヒートサイクル試験を１０００サイクル繰り返したあとにクラックが未発生である、請求項１〜５のいずれかに記載の電気中継板。
前記第１電子部品及び前記第２電子部品を鉛フリーはんだを介してリフローにより接続したときにクラックが未発生である、請求項１〜６のいずれかに記載の電気中継板。
前記第１電子部品は半導体素子であり、前記第２電子部品はプリント配線板である、請求項１〜７のいずれかに記載の電気中継板。