JP4561193B2 - 印刷配線板及び半導体装置 - Google Patents

印刷配線板及び半導体装置 Download PDF

Info

Publication number
JP4561193B2
JP4561193B2 JP2004175228A JP2004175228A JP4561193B2 JP 4561193 B2 JP4561193 B2 JP 4561193B2 JP 2004175228 A JP2004175228 A JP 2004175228A JP 2004175228 A JP2004175228 A JP 2004175228A JP 4561193 B2 JP4561193 B2 JP 4561193B2
Authority
JP
Japan
Prior art keywords
layer
insulating resin
semiconductor element
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004175228A
Other languages
English (en)
Other versions
JP2005353953A (ja
Inventor
博文 中村
Original Assignee
株式会社トッパンＮｅｃサーキットソリューションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社トッパンＮｅｃサーキットソリューションズ filed Critical 株式会社トッパンＮｅｃサーキットソリューションズ
Priority to JP2004175228A priority Critical patent/JP4561193B2/ja
Publication of JP2005353953A publication Critical patent/JP2005353953A/ja
Application granted granted Critical
Publication of JP4561193B2 publication Critical patent/JP4561193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、印刷配線板及び半導体装置に関し、特に、Ｌｏｗ−ｋ材を使用した半導体素子を搭載する場合にも、信頼性の高い印刷配線板及び半導体装置に関する。
半導体素子が直接搭載される印刷配線板（多層配線基板、半導体パッケージ基板）においては、半導体素子と印刷配線板の熱膨張係数の違いに起因する反りや熱応力が問題となる。特に、温度サイクル信頼性試験においては印刷配線板の配線層、印刷配線板の樹脂層、及び半導体素子間の熱膨張率の違いに起因する樹脂層のクラックが問題となっている。
このような問題を解決するために、コア基材の上下両面に、樹脂材料を主体とした多層の絶縁層を有すると共に、表面及び前記絶縁層間に導体パターンを有してなり、その表面を表面実装部品が半田付けされる実装面とした多層配線基板であって、前記実装面側に位置する絶縁層を構成する樹脂材料は、それとは反対側に位置する絶縁層よりも、弾性率の大きいもの又は熱膨張係数が大きいものが採用された多層配線基板が提案されている（特許文献１参照）。ここで、コア基材には、一般的に、エポキシ樹脂、ＢＴ樹脂等の樹脂にガラスクロスが入った熱膨張率１０〜１６ｐｐｍのコア基材が用いられる。また、絶縁層には、一般的に、熱膨張率２０〜１００ｐｐｍの樹脂付き銅箔（ＲＣＣ）、樹脂フィルム等が用いられている。
また、金属板からなり半導体素子を嵌入するための開口部を有するメタルベースと、前記メタルベースに積層された多層配線構造膜と、を有し、前記半導体素子は前記開口部内で前記多層配線構造膜に搭載され、前記多層配線構造膜は、前記メタルベースに接する第１の面における前記開口部内の領域に形成され前記半導体素子に接続される第１の金属パッドを有する半導体パッケージ基板が提案されている。ここで、多層配線構造膜における樹脂層には、一般的に、熱膨張率２０〜１００ｐｐｍの樹脂付き銅箔（ＲＣＣ）、樹脂フィルム等が用いられている。
特開２００１−２１７５１４号公報 特開２００２−８３８９３号公報
最近の半導体素子（ＬＳＩチップ等）は、高速伝送でかつ低消費電力化を進めるために、半導体素子の配線間の絶縁材料の低誘電率化（誘電率２．３以下）が進んできている。低誘電率の絶縁材料（以下、「Ｌｏｗ−ｋ材」という。）を使用した半導体素子は、非常に脆弱になっている。その理由は、当該絶縁材料中に気泡を入れることにより、低誘電率化を実現しているからである。
このようなＬｏｗ−ｋ材を使用した半導体素子を従来の印刷配線板に搭載した場合、印刷配線板と、半導体素子中のベース基板（シリコン）と、の熱膨張率の差により、半導体素子中のＬｏｗ−ｋ材を用いた脆弱な層にクラックが発生するおそれがあった。
本発明の目的は、Ｌｏｗ−ｋ材を使用した半導体素子を搭載する場合にも、信頼性の高い印刷配線板及び半導体装置を提供することである。
本発明の第１の視点においては、印刷配線板において、複数の配線層及び絶縁樹脂層が交互に積層され、かつ、前記配線層間がビア接続された多層配線層と、半導体素子が配される前記多層配線層の第１の面の所定の位置に形成されるとともに、前記半導体素子と電気的に接続される複数の第１の導電性パッドと、を備え、前記多層配線層は、前記第１の面側の前記絶縁樹脂層における少なくとも前記半導体素子が配される領域に、前記半導体素子と前記多層配線層との熱膨張率差を緩和させるセラミックス層が配設され、前記第１の面の反対側の第２の面に、マザーボードに電気的に接続される複数の第２の導電性パッドが形成されることがあり、前記セラミックス層の側端面は、前記第１の面側の前記絶縁樹脂層に覆われていることを特徴とする。
また、本発明の前記印刷配線板において、前記セラミックス層は、前記第１の面側の前記絶縁樹脂層における前記半導体素子が配される領域のみに配設されることが好ましい。
また、本発明の前記印刷配線板において、前記セラミックス層は、前記第１の面側の前記絶縁樹脂層における、前記半導体素子と前記多層配線層の間に充填される封止樹脂が配される領域に配設されることが好ましい。
また、本発明の前記印刷配線板において、前記多層配線層における前記絶縁樹脂層の熱膨張率は、前記マザーボードの熱膨張率以上に構成されることが好ましい。
また、本発明の前記印刷配線板において、前記多層配線層の前記第１の面に配されるとともに、前記半導体素子を収納するための開口部を有する金属板を備えることが好ましい。
また、本発明の前記印刷配線板において、前記セラミックス層は、熱伝導性セラミックスよりなり、前記セラミックス層は、前記金属板に接することが好ましい。
また、本発明の前記印刷配線板において、前記多層配線層の前記第１の面及び前記第２の面のいずれか一方又は両方の面にソルダーレジスト層を備えることが好ましい。
本発明の第２の視点においては、半導体装置において、前記印刷配線板に半導体素子を搭載したことを特徴とする。
また、本発明の前記半導体素子において、前記半導体素子は、配線間の絶縁材料にＬｏｗ−ｋ材が用いられることが好ましい。
本発明（請求項１〜９）によれば、Ｌｏｗ−ｋ材を用いた高速、低消費電力の半導体素子を印刷配線板に搭載した半導体装置において、印刷配線板の半導体素子側の所定の領域を半導体素子の熱膨張率に近い材料構成とし、ＢＧＡ面側を半導体装置を実装するマザーボードの熱膨張率とあわせることにより、ＬＳＩチップとビルドアップ配線基板、ビルドアップ配線基板とマザーボードといった異種の材料系で派生する熱膨張率の差から生じる熱応力が低減されるので、信頼性を高くすることができる。
本発明（請求項３）によれば、セラミックス層は封止樹脂が配される領域よりも広い領域に配されているので、封止樹脂の熱膨張の作用を受けることによるセラミックス層と絶縁樹脂層の間の部分におけるクラックの発生を防止することができる。
本発明（請求項５）によれば、半導体素子が金属板の開口部内に収納され、反りがなく平坦な多層配線層の最表面に接続されているため、多層配線層と半導体素子との接続部が安定し信頼性を高くすることができる。
本発明（請求項６）によれば、セラミックス層に熱伝導性セラミックスを用いるとともに、セラミックス層と金属板が接しているので、半導体素子で発生した熱をセラミックス層を介して金属板に導くことができ、多層配線層及び半導体素子の温度の上昇を抑制することができる。これにより、半導体素子への放冷効果を持たせ、ジャンクション温度を低下させることが可能となる。
（実施形態１）
本発明の実施形態１に係る半導体装置及び印刷配線板について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した（Ａ）表面側からの斜視図、（Ｂ）裏面側からの斜視図、及び（Ｃ）部分断面図である。実施形態１に係る半導体装置は、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）を適用したものである。
図１（Ａ）を参照すると、半導体装置１は、印刷配線板１０、半導体素子３０、を有する。印刷配線板１０は、コアになる基板のないビルドアップ層を有し、複数の配線層及び絶縁樹脂層が交互に積層され、配線層間がビア接続されている。印刷配線板１０におけるビルドアップ層は、公知のビルドアップ工法によって形成することができる。半導体素子３０は、印刷配線板１０に実装されている。
図１（Ｂ）を参照すると、印刷配線板１０の半導体素子が配置されている面（表面）の反対側の面（裏面）には、第１のバンプ２３が搭載されている。
図１（Ｃ）を参照すると、半導体装置１は、ソルダーレジスト１３、第１の絶縁樹脂層１４、第１の導電性パッド１５、セラミックス層１６、第１の配線層１７、第２の絶縁樹脂層１８、第２の配線層１９、第３の絶縁樹脂層２０、第２の導電性パッド２２、第１のバンプ２３、半導体素子３０、第２のバンプ３１、封止樹脂４０、を有する。第１の絶縁樹脂層１４、第１の配線層１７、第２の絶縁樹脂層１８、第２の配線層１９、第３の絶縁樹脂層２０が積層した層は、図１（Ａ）の印刷配線板１０に対応する。
ソルダーレジスト１３は、第１の絶縁樹脂層１４の半導体素子３０側の面のうち半導体素子３０が実装される領域を除く領域に配された保護層である。なお、実施形態１ではソルダーレジスト１３を枠状としているが、これに限定されるものではなく、印刷配線板の仕様によってはソルダーレジスト１３を形成しなくてもよい。また、ソルダーレジスト１３は、第２のバンプ３１の各部位に開口部を有する形態であってもよい。
第１の絶縁樹脂層１４は、ソルダーレジスト１３及びセラミックス層１６と接合する絶縁性の樹脂層である。第１の絶縁樹脂層１４は、半導体素子３０の電極端子と対応する位置に開口部を有する。第１の絶縁樹脂層１４の開口部には、第１の配線層１７と電極端子とを電気的に接続するためのビアが形成されている。第１の絶縁樹脂層１４として、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、フッ素樹脂、ベンゾシクロブテン樹脂、液晶ポリマー等の絶縁性樹脂から選択された１種又は２種以上の絶縁性樹脂を用いることができ、熱硬化性樹脂や感光性樹脂であってもよく、例えば、感光性ソルダーレジスト（太陽インキ製造社製 ＰＳＲ４０００ ＮＡＳ−９０−ＴＹ、タムラ化研社製 ＤＳＲ ２２００ ＢＧＸ−８等）等を用いることができる。また、基板強度を上げるため、絶縁性樹脂に、補強材としてガラスクロス、ガラス不織布、アラミド不織布、アラミドフィルム、ポリイミドフィルム等を積層してもよい。また、第１の絶縁樹脂層１４には、樹脂フィルムや樹脂付き銅箔（ＲＣＣ）を用いることもできる。第１の絶縁樹脂層１４は、低弾性材を用いることが好ましい。絶縁樹脂層のクラックの発生を抑制することができるからである。また、第１の絶縁樹脂層１４の熱膨張率は、２０〜１００ｐｐｍ程度である。
第１の導電性パッド１５は、第１の絶縁樹脂層１４の開口部のビアを介して半導体素子３０の電極端子と、第１の配線層１７とを電気的に接続するための導電性媒体である。第１の導電性パッド１５は、セラミックス層１６の開口部ごとに配されている。第１の導電性パッド１５には、金属板（図２の１１）のエッチング溶液に対して不溶性で、かつ、はんだ付け性のよい金属が用いられ、例えば、金、錫、ニッケル及び半田から選択された少なくとも１種の金属、又は、これらの合金を用いることができ、無電解めっき、電解めっき等で形成する。また、第１の導電性パッド１５は、１層構造だけでなく２層以上であってもよく、例えば、第１の配線層１７側から順に、ニッケルめっき層−金めっき層−ニッケルめっき層の３層構造、ニッケルめっき層−金めっき層の２層構造にすることができ、第１の導電性パッド１５と第１の配線層１７との密着性等を考慮すれば、ニッケルめっき層及び金めっき層の２層構造が最適である。
セラミックス層１６は、半導体素子３０と印刷配線板１０（セラミックス層１６を除く）との熱膨張率差を緩和させるために配したもので、セラミックスよりなる絶縁層である。セラミックス層１６は、半導体素子３０の電極端子と対応する位置に開口部を有する。セラミックス層１６の開口部内には、第１の導電性パッド１５が配されている。セラミックス層１６は、第１の絶縁樹脂層１４の半導体素子３０側の面であって、半導体素子３０が実装される領域に配されている。セラミックス層１６の厚さは、２５〜２００μｍ程度である。セラミックス層１６は、半導体素子３０のベース基板（シリコン）の熱膨張率（２〜１０ｐｐｍ程度）と同程度の熱膨張率の材料が選択され、例えば、アルミナセラミックス（熱膨張率７．８ｐｐｍ）、ガラスセラミックス（ＬＴＣＣ：Low Thermal Cofired Ceramics；熱膨張率５．３ｐｐｍ）、ムライト（熱膨張率４〜４．８ｐｐｍ）、フォルステライト、ベリリア、窒化アルミニウム等を用いることができる。なお、後述するように、セラミックス層１６は、焼成して形成する。そのためセラミックス層１６の材料としてムライトを用いる場合、銅の融点１０８３℃より高い１４００〜１６００℃で焼成する必要がある。そのため、製造工程において支持体となる金属板（図２（Ａ）の１１参照）には、融点の高い銅合金を用いる必要がある。また、フォルステライトを用いる場合、高周波領域でのＴａｎδが低いという利点がある。また、ベリリアを用いる場合、熱伝導特性が金属アルミより優れるという利点がある。
第１の配線層１７は、第１の導電性パッド１５を含む第１の絶縁樹脂層１４の表面に所定のパターンで形成された導電層であり、その形成には、無電解めっき、電解めっき等を用いた公知のフルアディティブ法、サブトラクティブ法等を用いることができる。第１の配線層１７には、例えば、金、銀、銅、ニッケル等から選択された少なくとも１種の金属又はそれらの合金を用いることができ、コストの観点から、銅が最適である。また、第１の配線層１７には、低弾性率材料を用いることが好ましい。配線層のクラックの発生を抑制することができるからである。
第２の絶縁樹脂層１８は、第１の配線層１７を含む第１の絶縁樹脂層１４の表面に形成された絶縁性の樹脂層である。第２の絶縁樹脂層１８は、第１の配線層１７に通じる開口部（ビア）を有する。第２の絶縁樹脂層１８には、第１の絶縁樹脂層１４と同様の材料を用いることができる。
第２の配線層１９は、第２の絶縁樹脂層１８の表面に所定のパターンに形成された導電層であり、第２の絶縁樹脂層１８の開口部（ビア）を通じて第１の配線層１７と電気的に接続（ビア接続）する。第２の配線層１９は、さらに第２の絶縁樹脂層１８を介して多層に形成して層間をビア接続させてもよい。第２の配線層１９には、第１の配線層１７と同様の材料を用いることができ、コストの観点から、銅が最適である。
第３の絶縁樹脂層２０は、第２の配線層１９を含む第２の絶縁樹脂層１８の表面に形成された絶縁性の樹脂層である。第３の絶縁樹脂層２０は、第２の配線層１９に通じる開口部（ビア）を有する。第３の絶縁樹脂層２０の開口部（ビア）上には、第２の導電性パッド２２が配されている。第３の絶縁樹脂層２０には、第１の絶縁樹脂層１４と同様の材料を用いてもよく、第１の絶縁樹脂層１４及び第２の絶縁樹脂層１８と異なる材料を用いてもよい。また、多層配線層の表層であることを考慮すると、ソルダーレジストを用いてもよい。第３の絶縁樹脂層２０の熱膨張率は、マザーボード（図示せず）の熱膨張率以上であることが好ましい。
第３の配線層２１は、第３の絶縁樹脂層２０の表面にパターン形成された導電層であり、第３の絶縁樹脂層２０の開口部を通じて第２の配線層１９と電気的に接続（ビア接続）する。第３の配線層２１には、第１の配線層１７と同様の材料を用いることができ、コストの観点から、銅が最適である。
第２の導電性パッド２２は、第３の配線層２１の表面に形成された導電性媒体である。第２の導電性パッド２２は、少なくとも第３の配線層２１、第２の配線層１９及び第１の配線層１７を介して対応する第１の導電性パッド１５と電気的に接続している。第２の導電性パッド２２には、第１の導電性パッド１５と同様の材料を用いることができ、第１のバンプ２３との密着性等を考慮すれば、第２の配線層１９側から順に、ニッケルめっき層及び金めっき層の２層構造が最適である。
第１のバンプ２３は、第２の導電性パッド２２の表面に形成された、外部の電子部品（図示せず）と電気的に接続するための導電性突起媒体である。第１のバンプ２３には、金、銅、半田（Ｓｎ−Ｐｂ共晶はんだ、Ｓｎ−Ａｇ−Ｃｕはんだ等）などの金属材料、導電性樹脂、樹脂部材の表面に金属材料を被覆した複合材料を用いることができ、取り扱い等の観点から、半田ボールが最適である。
半導体素子３０は、例えば、配線間の絶縁材料にＬｏｗ−ｋ材（誘電率２．３以下；例えば、メチル含有ポリシロキサン、ポーラスシリカ膜等）を用いた高速、かつ、低消費電力ＬＳＩ等の半導体チップであり、半導体素子３０の電極端子は、対応する第２のバンプ３１を介して第１の導電性パッド１５と接続される。第２のバンプ３１には、第１のバンプ２３と同様の材料を用いることができ、取り扱い等の観点から、半田が最適である。なお、第２のバンプ３１は、半導体素子３０と第１の導電性パッド１５の間の間隔を大きくするように高さを調整することによって、印刷配線板１０と半導体素子３０の熱膨張率の差による影響を緩和することができる。
封止樹脂４０は、半導体素子３０と第１の絶縁樹脂層１４の間の隙間を封止する絶縁性樹脂である。封止樹脂４０には、求められる特性に応じて、公知の封止材料（例えば、エポキシ樹脂等）を選択して用いることができる。
次に、本発明の実施形態１に係る半導体装置及び印刷配線板の製造方法について図面を用いて説明する。図２及び図３は、本発明の実施形態１に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。なお、図２及び図３は、単に、図面作成の都合で分図されている。
まず、金属板１１（例えば、銅板）の表面に第１の導電性パッド１５を形成するための開口部２５ａを有するめっきレジスト２５を形成する（ステップＡ１；図２（Ａ）参照）。ここで、めっきレジスト２５の形成方法は、めっきレジスト２５が液状ならばスピンコート法、ダイコート法、カーテンコート法又は印刷法等で塗布し、めっきレジスト２５がドライフィルムであればラミネート法等で積層した後、乾燥等の処理を施して固め、めっきレジスト２５が感光性であればフォトリソプロセス等により、また、非感光性であればレーザ加工法等によりパターニングする。
次に、めっきレジスト２５の開口部２５ａ内に第１の導電性パッド１５（例えば、金）を形成する（ステップＡ２；図２（Ｂ）参照）。なお、第１の導電性パッド１５を形成した後は、めっきレジスト２５を剥がす。
次に、金属板１１の表面の所定の領域にセラミックス層１６を形成する（ステップＡ３；図２（Ｃ）参照）。ここで、セラミックス層１６の形成方法には、（１）第１の導電性パッド１５に対応する位置にパンチング若しくはレーザ加工して開口部を形成したグリーンシートを貼り付けて焼成する方法、（２）セラミックペーストを印刷（インクジェット方式又はスクリーン方式など）して焼成する方法等がある。また、セラミックス層１６を形成する領域は、ここでは半導体素子３０が実装される領域である。また、セラミックス層１６の開口部からは、第１の導電性パッド１５が露出している。
次に、金属板１１、第１の導電性パッド１５、及びセラミックス層１６の表面に第１の絶縁樹脂層１４を形成した後、第１の絶縁樹脂層１４に、第１の導電性パッド１５に通ずる開口部１４ａを形成する（ステップＡ４；図２（Ｄ）参照）。ここで、第１の絶縁樹脂層１４の形成方法には、例えば、（１）樹脂フィルムを貼り付けて、ＹＡＧレーザ、炭酸ガスレーザ等のレーザ光によって開口部１４ａを形成する方法、（２）樹脂付き銅箔（ＲＣＣ）を貼り付けて、開口部１４ａの銅箔をエッチングし、プラズマ加工若しくはレーザ加工により開口部１４ａを形成し、不要な銅箔を除去する方法、（３）熱硬化性樹脂を印刷、塗布等して硬化させ、ＹＡＧレーザ、炭酸ガスレーザ等のレーザ光によって開口部１４ａを形成する方法、（４）第１の絶縁樹脂層１４として、感光性樹脂を印刷、塗布等して硬化させ、フォトリソグラフィ法によって開口部１４ａを形成する方法等がある。また、レーザ光によって開口部１４ａを形成した場合、開口部１４ａの壁面に付着したコンタミネーションを除去するために、過マンガン酸液で洗浄することが好ましい。
次に、第１の導電性パッド１５を含む第１の絶縁樹脂層１４の表面に、第１の配線層１７、第２の絶縁樹脂層１８、第２の配線層１９、第３の絶縁樹脂層２０、第３の配線層２１をこの順に形成し、配線層間がビア接続された多層配線層を形成する（ステップＡ５；図２（Ｅ）参照）。ここで、第１の配線層１７（例えば、銅めっき）は、例えば、第１の絶縁樹脂層１４の表面の化学粗化（デスミア、樹脂粗化処理等）を行ない、その後、第１の絶縁樹脂層１４表面（ビア底も含む）に無電解銅めっきでシード層を形成し、その後、回路形成用のドライフィルムを基板にラミネートしてからマスク露光、現像工程を経て、所望の配線パターンを形成した後、電解めっき法で配線パターンを形成し、ドライフィルムを剥がし、その後、エッチングによりシード層を除去することにより形成することができる。第２の配線層１９、及び第３の配線層２１（例えば、銅めっき）も、第１の配線層１７と同様の方法により形成することができる。第２の絶縁樹脂層１８（例えば、樹脂付き銅箔）は、第１の絶縁樹脂層１４と同様の方法（例えば、樹脂付き銅箔を用いる方法）により形成することができる。なお、第２の配線層１９上に配線層、絶縁樹脂層を多層に形成して層間をビア接続させてもよい。第３の絶縁樹脂層２０は、第１の絶縁樹脂層１４と同様の方法（例えば、感光性樹脂（ソルダーレジスト）を用いる方法）により形成することができる。
次に、第３の配線層２１の表面に第２の導電性パッド２２を形成する（ステップＡ６；図３（Ａ）参照）。ここで、第２の導電性パッド２２（例えば、ニッケルめっき層、金めっき層の積層構造）は、例えば、電解めっき法によって形成することができる。
次に、金属板１１をエッチング除去し、露出した第１の絶縁樹脂層１４の表面の所定の領域にソルダーレジスト１３を形成する（ステップＡ７；図３（Ｂ）参照）。なお、金属板１１のエッチング除去に先立ち、第２の導電性パッド２２を含む第３の絶縁樹脂層２０の表面にエッチングレジスト（図示せず）を形成して、第２の導電性パッド２２を保護してもよい。
次に、半導体素子３０を第２のバンプ３１により第１の導電性パッド１５にフリップチップ接続し、封止樹脂４０を半導体素子３０と第１の絶縁樹脂層１４との間の空間に流し込み、硬化させる（ステップＡ８；図３（Ｃ）参照）。
最後に、第２の導電性パッド２２に第１のバンプ２３を装着する（ステップＡ９；図３（Ｄ）参照）。
実施形態１によれば、印刷配線板１０の半導体素子３０側の所定の領域に、半導体素子３０と印刷配線板１０（セラミックス層１６を除く）との熱膨張率差を緩和させるセラミックス層１６を有するので、印刷配線板１０のそりが抑制され、半導体素子１０中のＬｏｗ−ｋ材を用いた脆弱な層におけるクラックの発生を防止することができ、半導体素子３０を印刷配線板１０にフリップチップ実装したときの信頼性が高くなる。
（実施形態２）
次に、本発明の実施形態２に係る半導体装置及び印刷配線板について図面を用いて説明する。図４は、本発明の実施形態２に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。実施形態２に係る半導体装置と実施形態１に係る半導体装置とは、基本的な構成は同様であるが（図１参照）、製造工程が異なる。実施形態２に係る半導体装置では、実施形態１の製造方法におけるステップＡ１〜Ａ３（図２（Ａ）〜（Ｃ）参照）の代わりに、以下のような工程を行う。
まず、金属板１１の表面の所定の領域にセラミックス層１６を形成する（ステップＢ１；図４（Ａ）参照）。ここで、セラミックス層１６の形成方法には、（１）開口部を形成していないグリーンシートを貼り付けて焼成する方法、（２）セラミックペーストを印刷（インクジェット方式又はスクリーン方式など）して焼成する方法等がある。
次に、セラミックス層１６に金属板１１に通ずる開口部１６ａを形成する（ステップＢ２；図４（Ｂ）参照）。ここで、開口部１６ａは、半導体素子３０の電極端子と対応する位置に形成され、ＹＡＧレーザ、炭酸ガスレーザ等のレーザ光によって形成することができる。
次に、セラミックス層１６の開口部１６ａに第１の導電性パッド１５を形成する（ステップＢ３；図４（Ｃ）参照）。なお、第１の導電性パッド１５を形成する際、開口部１６ａを除くセラミックス層１６が形成されていない金属板１１の表面にめっきレジスト（図示せず）を形成し、第１の導電性パッド１５を形成した後に当該めっきレジストを除去する。ステップＢ３以降の工程は、実施形態１におけるステップＡ４〜Ａ９（図２（Ｄ）、（Ｅ）及び図３参照）と同様である。
実施形態２によれば、実施形態１に係る製造方法と異なる方法によっても、実施形態１に係る半導体装置と同様の半導体装置を製造することができる。
（実施形態３）
次に、本発明の実施形態３に係る半導体装置及び印刷配線板について図面を用いて説明する。図５は、本発明の実施形態３に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。実施形態３に係る半導体装置は、第１の絶縁樹脂層の構成について実施形態１に係る半導体装置と異なる。その他の構成についてはほぼ同様である。
第１の絶縁樹脂層１４は、セラミックス層１６の厚さと略同一になるように構成されている。これに伴って、第１の配線層１７及び第２の絶縁樹脂層１８は、セラミックス層１６と接する部分がある。
次に、本発明の実施形態３に係る半導体装置及び印刷配線板の製造方法について図面を用いて説明する。図６は、本発明の実施形態３に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。
まず、金属板１１（例えば、銅板）の表面に第１の導電性パッド１５及びセラミックス層１６を形成する（ステップＣ１；図６（Ａ）参照）。第１の導電性パッド１５及びセラミックス層１６の形成方法は、実施形態１のステップＡ１〜Ａ３と同様である。
次に、金属板１１、第１の導電性パッド１５、及びセラミックス層１６の表面に第１の絶縁樹脂層１４を形成する（ステップＣ２；図６（Ｂ）参照）。第１の絶縁樹脂層１４の形成方法は、実施形態１のステップＡ４と同様である（開口部１４ａの形成を除く）。
次に、第１の導電性パッド１５、及びセラミックス層１６が現れるまで第１の絶縁樹脂層１４を研磨する（ステップＣ３；図６（Ｃ）参照）。
次に、第１の導電性パッド１５、セラミックス層１６、第１の絶縁樹脂層１４の表面に、第１の配線層１７、第２の絶縁樹脂層１８、第２の配線層１９、第３の絶縁樹脂層２０、第３の配線層２１がこの順に形成し、配線層間がビア接続された多層配線層を形成する（ステップＣ４；図６（Ｄ）参照）。ステップＣ４以降の工程は、実施形態１におけるステップＡ６〜Ａ９（図３参照）と同様である。
実施形態３によれば、第１の絶縁樹脂層１４を研磨した分、印刷配線板１０を薄くしつつ、実施形態１に係る半導体装置と同様の効果を奏する。
（実施形態４）
次に、本発明の実施形態４に係る半導体装置及び印刷配線板について図面を用いて説明する。図７は、本発明の実施形態４に係る半導体装置の構成を模式的に示した部分断面図である。実施形態４に係る半導体装置は、スティフナーとなる金属板１１を有する点、及びセラミックス層１６が金属板１１と接する点について、実施形態１に係る半導体装置の構成と異なる。
図７（Ａ）を参照すると、半導体装置１は、印刷配線板１０、半導体素子３０、を有する。印刷配線板１０は、金属板１１、多層配線層２４、を有する。金属板１１は、多層配線層２４上に積層され、半導体素子３０を収納するための貫通した開口部１１ａを有する。半導体素子３０は、金属板１１の開口部１１ａに収納され、多層配線層２４に実装されている。
金属板１１は、その中央に貫通する開口部１１ａが形成された枠状の補強板（スティフナー）である。また、金属板１１は金属から構成されているため、最表層のグランドとしての機能を有する。金属板１１の開口部１１ａ内には、半導体素子３０が収納されている。金属板１１には、例えば、ステンレス、鉄、ニッケル、銅及びアルミニウムよりなる群から選択された少なくとも１種の金属を用いることができ、また、その合金を用いることができるが、取り扱いの面からすれば、銅が最適である。また、金属板１１の厚さは、例えば、０．１〜１．５ｍｍとすることができる。
セラミックス層１６は、第１の絶縁樹脂層１４の半導体素子３０側の面であって、封止樹脂４０が配される領域よりも広い領域に配されている。セラミックス層１６は、金属板１１の開口部１１ａの第１の絶縁樹脂層１４側の面の周縁部（又は全面）と接する。セラミックス層１６は、窒化アルミニウム等の熱伝導性セラミックスを用いることが好ましい。半導体素子３０で発生した熱を第２のバンプ３１、第１の導電性パッド１５、セラミックス層１６を介して金属板１１に熱を逃がすことができるからである。
次に、本発明の実施形態４に係る半導体装置及び印刷配線板の製造方法について図面を用いて説明する。図８は、本発明の実施形態４に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。
まず、金属板１１（例えば、銅板）の表面に第１の導電性パッド１５、セラミックス層１６、第１の絶縁樹脂層１４、第１の配線層１７、第２の絶縁樹脂層１８、第２の配線層１９、第３の絶縁樹脂層２０、第３の配線層２１、第２の導電性パッド２２を形成する（ステップＤ１；図８（Ａ）参照）。ここで、第１の導電性パッド１５の形成から第２の導電性パッド２２の形成までの形成方法は、実施形態１のステップＡ１〜Ａ６と同様である（図２及び図３（Ａ）参照）。なお、セラミックス層１６については、金属板１１と接する領域まで広くなっている点で実施形態１とは異なる。
次に、金属板１１をエッチング除去し、開口部１１ａを形成する（ステップＤ２；図８（Ｂ）参照）。ここで、エッチングに際し、開口部１１ａを形成する領域を除く金属板１１の表面、及び第２の導電性パッド２２を含む第３の絶縁樹脂層２０の表面にエッチングレジスト２６を形成する。エッチングレジストの形成方法については、実施形態１のステップＡ７のところと同様である。また、エッチングした後は、第１の導電性パッド１５（例えば、半田）の表面にできた汚染部分（酸化膜）を洗浄（除去）し、その後、エッチングレジストを除去する。
次に、半導体素子３０を第２のバンプ３１により第１の導電性パッド１５にフリップチップ接続し、封止樹脂４０を半導体素子３０と第１の絶縁樹脂層１４との間の空間に流し込み、硬化させる（ステップＤ３；図８（Ｃ）参照）。
最後に、第２の導電性パッド２２に第１のバンプ２３を装着する（ステップＤ４；図８（Ｄ）参照）。
実施形態４によれば、セラミックス層１６が封止樹脂４０が配される領域よりも広い領域に配されているので、封止樹脂４０の熱膨張の作用を受けることによるセラミックス層１６と第１の絶縁樹脂層１４の間の部分におけるクラックの発生を防止することができる。また、セラミックス層１６と金属板１１が接しているので、セラミックス層１６に熱伝導性セラミックスを用いれば、半導体素子３０で発生した熱をセラミックス層１６を介して金属板に導くことができ、多層配線層２４（セラミックス層１６を除く）の温度の上昇を抑制することができる。さらに、半導体素子３０が金属板１１の開口部内に収納され、反りがなく平坦な多層配線層２４の最表面に接続されているため、多層配線層２４と半導体素子３０との接続部が安定し信頼性が高い。
その他の実施形態について説明する。実施形態１〜４では、コアになる基板のない印刷配線板について説明したが、コアになる基板を有する印刷配線板に適用してもよい。このような構成によっても、実施形態１と同様の効果を奏する。
本発明の実施形態１に係る半導体装置の構成を模式的に示した（Ａ）表面側からの斜視図、（Ｂ）裏面側からの斜視図、及び（Ｃ）部分断面図である。 本発明の実施形態１に係る印刷配線板の断面を主たる製造工程の前半について工程順に模式的に示した部分断面図である。 本発明の実施形態１に係る印刷配線板の断面を主たる製造工程の後半について工程順に模式的に示した部分断面図である。 本発明の実施形態２に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 本発明の実施形態３に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 本発明の実施形態３に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。 本発明の実施形態４に係る半導体装置の構成を模式的に示した部分断面図である。 本発明の実施形態４に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。
符号の説明
１ 半導体装置
１０ 印刷配線板
１１ 金属板
１１ａ 開口部
１２ 感光性樹脂層
１３ ソルダーレジスト
１４ 第１の絶縁樹脂層
１４ａ 開口部
１５ 第１の導電性パッド
１６ セラミックス層
１６ａ 開口部
１７ 第１の配線層
１８ 第２の絶縁樹脂層
１９ 第２の配線層
２０ 第３の絶縁樹脂層
２１ 第３の配線層
２２ 第２の導電性パッド
２３ 第１のバンプ
２４ 多層配線層
２５ めっきレジスト
２５ａ 開口部
２６ エッチングレジスト
３０ 半導体素子
３１ 第２のバンプ
４０ 封止樹脂

Claims (9)

  1. 複数の配線層及び絶縁樹脂層が交互に積層され、かつ、前記配線層間がビア接続された多層配線層と、
    半導体素子が配される前記多層配線層の第１の面の所定の位置に形成されるとともに、前記半導体素子と電気的に接続される複数の第１の導電性パッドと、
    を備え、
    前記多層配線層は、前記第１の面側の前記絶縁樹脂層における少なくとも前記半導体素子が配される領域に、前記半導体素子と前記多層配線層との熱膨張率差を緩和させるセラミックス層が配設され、
    前記第１の面の反対側の第２の面に、マザーボードに電気的に接続される複数の第２の導電性パッドが形成されることがあり、
    前記セラミックス層の側端面は、前記第１の面側の前記絶縁樹脂層に覆われていることを特徴とする印刷配線板。
  2. 前記セラミックス層は、前記第１の面側の前記絶縁樹脂層における前記半導体素子が配される領域のみに配設されることを特徴とする請求項１記載の印刷配線板。
  3. 前記セラミックス層は、前記第１の面側の前記絶縁樹脂層における、前記半導体素子と前記多層配線層の間に充填される封止樹脂が配される領域よりも広い領域に配設されることを特徴とする請求項１記載の印刷配線板。
  4. 前記多層配線層における前記絶縁樹脂層の熱膨張率は、前記マザーボードの熱膨張率以上に構成されることを特徴とする請求項１乃至３のいずれか一に記載の印刷配線板。
  5. 前記多層配線層の前記第１の面に配されるとともに、前記半導体素子を収納するための開口部を有する金属板を備えることを特徴とする請求項１乃至４のいずれか一に記載の印刷配線板。
  6. 前記セラミックス層は、熱伝導性セラミックスよりなり、
    前記セラミックス層は、前記金属板に接することを特徴とする請求項５記載の印刷配線板。
  7. 前記多層配線層の前記第１の面及び前記第２の面のいずれか一方又は両方の面にソルダーレジスト層を備えることを特徴とする請求項１乃至６のいずれか一に記載の印刷配線板。
  8. 請求項１乃至７のいずれか一に記載の印刷配線板に半導体素子を搭載したことを特徴とする半導体装置。
  9. 前記半導体素子は、配線間の絶縁材料にＬｏｗ−ｋ材が用いられていることを特徴とする請求項８記載の半導体装置。
JP2004175228A 2004-06-14 2004-06-14 印刷配線板及び半導体装置 Expired - Fee Related JP4561193B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175228A JP4561193B2 (ja) 2004-06-14 2004-06-14 印刷配線板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175228A JP4561193B2 (ja) 2004-06-14 2004-06-14 印刷配線板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005353953A JP2005353953A (ja) 2005-12-22
JP4561193B2 true JP4561193B2 (ja) 2010-10-13

Family

ID=35588140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175228A Expired - Fee Related JP4561193B2 (ja) 2004-06-14 2004-06-14 印刷配線板及び半導体装置

Country Status (1)

Country Link
JP (1) JP4561193B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844216B2 (ja) * 2006-04-26 2011-12-28 凸版印刷株式会社 多層回路配線基板及び半導体装置
JP4894347B2 (ja) * 2006-04-28 2012-03-14 凸版印刷株式会社 半導体集積回路素子搭載用基板および半導体装置
JP4561697B2 (ja) * 2006-06-09 2010-10-13 新神戸電機株式会社 積層回路基板
JP4832369B2 (ja) * 2007-06-25 2011-12-07 富士通株式会社 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板
JP2015211106A (ja) * 2014-04-25 2015-11-24 株式会社デンソー 電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330506A (ja) * 1995-06-02 1996-12-13 Tokuyama Corp 回路基板構造
JP2002141436A (ja) * 2000-11-01 2002-05-17 Hitachi Ltd 半導体装置及びその製造方法
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330506A (ja) * 1995-06-02 1996-12-13 Tokuyama Corp 回路基板構造
JP2002141436A (ja) * 2000-11-01 2002-05-17 Hitachi Ltd 半導体装置及びその製造方法
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Also Published As

Publication number Publication date
JP2005353953A (ja) 2005-12-22

Similar Documents

Publication Publication Date Title
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
KR100414383B1 (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
JP4057589B2 (ja) 電子部品搭載基板の製造方法
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
US9293406B2 (en) Semiconductor package and manufacturing method thereof
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JPH11233678A (ja) Ｉｃパッケージの製造方法
JPWO2007129545A1 (ja) 耐熱性基板内蔵回路配線板
KR101811923B1 (ko) 배선 기판
JP2007207872A (ja) 配線基板および半導体装置ならびにそれらの製造方法
JP2010010329A (ja) 配線基板およびその製造方法
JP4561193B2 (ja) 印刷配線板及び半導体装置
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2007311596A (ja) 突起電極付き回路基板の製造方法及び突起電極付き回路基板
JP3879724B2 (ja) 印刷配線板、半導体装置、及びそれらの製造方法
JP4779619B2 (ja) 支持板、多層回路配線基板及びそれを用いた半導体パッケージ
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2005302924A (ja) 配線基板およびその製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP3800215B2 (ja) 印刷配線板、半導体装置、及びそれらの製造方法
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4561193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees