JP6791287B2 - 複合磁性封止材料を用いた電子回路パッケージ - Google Patents

複合磁性封止材料を用いた電子回路パッケージ Download PDF

Info

Publication number
JP6791287B2
JP6791287B2 JP2019044601A JP2019044601A JP6791287B2 JP 6791287 B2 JP6791287 B2 JP 6791287B2 JP 2019044601 A JP2019044601 A JP 2019044601A JP 2019044601 A JP2019044601 A JP 2019044601A JP 6791287 B2 JP6791287 B2 JP 6791287B2
Authority
JP
Japan
Prior art keywords
magnetic
electronic circuit
circuit package
filler
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019044601A
Other languages
English (en)
Other versions
JP2019135770A (ja
Inventor
賢一 川畑
賢一 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JP2019135770A publication Critical patent/JP2019135770A/ja
Application granted granted Critical
Publication of JP6791287B2 publication Critical patent/JP6791287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Soft Magnetic Materials (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

本発明は電子回路パッケージに関し、特に、モールド材料として複合磁性材料を用いた電子回路パッケージに関する。
近年、スマートフォンなどの電子機器は、高性能な無線通信回路及びデジタルチップが採用され、使用する半導体ＩＣの動作周波数も上昇する傾向にある。さらに複数の半導体ＩＣを最短配線で接続する２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）化が加速し、電源系回路のモジュール化も今後増加していくと予測される。さらに多数の電子部品（インダクタ、コンデンサ、抵抗、フィルターなどの受動部品、トランジスタ、ダイオードなどの能動部品、半導体ＩＣなどの集積回路部品、並びに、その他電子回路構成に必要な部品の総称）がモジュール化された電子回路モジュールも今後益々増加していくことが予測され、これらを総称した電子回路パッケージがスマートフォンなどの電子機器の高機能化および小型化、薄型化により高密度実装される傾向にある。これらの傾向は、一方でノイズによる誤動作及び電波障害が顕著となることを示し、従来のノイズ対策では誤動作や電波障害を防止することが困難である。このため、近年においては、電子回路パッケージのセルフシールド化が進み、導電性ペーストもしくはメッキやスパッタ法による電磁気シールドの提案及び実用化がなされているが、今後はさらに高いシールド特性が要求される。
これを実現すべく、近年においては、モールド材料自体に磁気シールド特性をもたせた電子回路パッケージが提案されている。例えば、特許文献１には、電子回路パッケージ用のモールド材料として、酸化被膜を有する軟磁性体粉末を添加した複合磁性封止材料が開示されている。
しかしながら、従来の複合磁性封止材料は熱膨張係数が大きいという問題があった。このため、複合磁性封止材料とパッケージ基板又は電子部品との間において熱膨張係数のミスマッチが生じ、その結果、モールド成形後にストリップ形状を有する集合基板の状態で大きなソリが生じたり、個品化した後の電子回路パッケージが実装リフロー時に接続性に問題が発生するほどの大きなソリが発生することがあった。以下、この現象について説明する。
近年、半導体パッケージや電子部品モジュールには、種々の構造体が提案および実用化されているが、現在の主流は、有機多層基板上に半導体ＩＣなどの電子部品を実装し、その上部及び周囲を樹脂封止材料でモールド成形した構造が一般的である。このような構造を有する半導体パッケージ又は電子部品モジュールは、集合基板の状態でモールド成形された後、ダイシング等による個品化処理によって作製される。
この構造は、物性の異なる有機多層基板と樹脂封止材料がいわゆるバイメタルを構成するため、熱膨張係数の差、ガラス転移、モールド材料の硬化収縮などの要因でソリが発生する。これを抑えるためには、熱膨張係数などの物性をできるだけ一致させる必要がある。近年、半導体パッケージや電子回路モジュールに使用される有機多層基板は、低背化の要求によりますます薄厚化および多層化が進む傾向にある。これを達成しつつ、薄い基板のハンドリング性を確保するための高剛性および低熱膨張化を実現すべく、ガラス転移温度の高い基板材料を使用したり、基板材料に熱膨張率の低いフィラーを添加したり、より低熱膨張係数であるガラスクロスを使用することが一般的となっている。
一方で、基板に搭載される半導体ＩＣ及び電子部品とモールド材料との間の物性差も応力を発生させるため、モールド材の界面剥離、電子部品やモールド材のクラックなど、種々の問題を引き起こす。半導体ＩＣにはシリコンが使用されるが、シリコンの熱膨張係数は３．５ｐｐｍ／℃であり、セラミックコンデンサ、インダクタなどの焼成型チップ部品の熱膨張係数は１０ｐｐｍ／℃程度である。
このため、モールド材料にも低熱膨張化が要求されており、１０ｐｐｍ／℃を切るような材料が市販されている。モールド材料を低熱膨張化する手法としては、低熱膨張のエポキシ樹脂の採用はもちろん、０．５ｐｐｍ／℃と熱膨張係数の非常に低い溶融シリカを封止樹脂に高い充填率にて配合する手法が用いられている。
特開平１０−６４７１４号公報
一方、一般的な磁性材料は熱膨張係数が高い。このため、特許文献１に記載されているように、モールド樹脂に一般的な軟磁性体粉末を添加した複合磁性封止材料は、目的とする低熱膨張係数を達成することができないという問題があった。
したがって、本発明は、熱膨張係数の低い複合磁性封止材料をモールド材料として用いた電子回路パッケージを提供することを目的とする。
本発明による電子回路パッケージは、基板と、前記基板の表面に搭載された電子部品と、前記電子部品を埋め込むよう前記基板の前記表面を覆う磁性モールド樹脂と、を備え、前記磁性モールド樹脂は、樹脂材料と、前記樹脂材料に配合され、配合比が３０〜８５体積％であるフィラーとを備え、前記フィラーは、Ｆｅに、Ｎｉを主成分とする金属材料を３２〜３９重量％含有する磁性フィラーを含み、これにより前記磁性モールド樹脂の熱膨張係数が１５ｐｐｍ／℃以下である。
本発明によれば、熱膨張係数が低い磁性フィラーを用いていることから、複合磁性封止材料からなる磁性モールド樹脂の熱膨張係数を１５ｐｐｍ／℃以下とすることが可能となる。このため、基板のソリ、モールド材の界面剥離、モールド材のクラックなどを防止することが可能となる。
本発明において、前記金属材料は、前記磁性フィラーの全体に対して０．１〜８重量％のＣｏをさらに含んでいても構わない。これによれば、複合磁性封止材料からなる磁性モールド樹脂の熱膨張係数をより低下させることが可能となる。
本発明において、前記フィラーは、非磁性フィラーをさらに含んでいても構わない。これによれば、複合磁性封止材料からなる磁性モールド樹脂の熱膨張係数をより低下させることが可能となる。この場合、前記磁性フィラーと前記非磁性フィラーの合計に対する前記非磁性フィラーの量は、１〜４０体積％であることが好ましい。これによれば、十分な磁気特性を確保しつつ、複合磁性封止材料からなる磁性モールド樹脂の熱膨張係数をより低下させることが可能となる。この場合、前記非磁性フィラーは、ＳｉＯ２，ＺｒＷ２Ｏ８，（ＺｒＯ）２Ｐ２Ｏ７，ＫＺｒ２（ＰＯ４）３及びＺｒ２（ＷＯ４）（ＰＯ４）２からなる群より選ばれた少なくとも一つの材料を含むことが好ましい。これらの材料は熱膨張係数が非常に低い、或いは、負の値を有していることから、複合磁性封止材料からなる磁性モールド樹脂の熱膨張係数をよりいっそう低下させることが可能となる。
本発明において、前記磁性フィラーの形状は略球状であることが好ましい。これによれば、複合磁性封止材料中における磁性フィラーの割合を高めることが可能となる。
本発明においては、前記磁性フィラーの表面が絶縁コートされていることが好ましく、前記絶縁コートの膜厚が１０ｎｍ以上であることがより好ましい。これによれば、複合磁性封止材料からなる磁性モールド樹脂の体積抵抗率を例えば１０１０Ω・ｃｍ以上に高めることができ、電子回路パッケージ用のモールド材料に求められる絶縁特性を確保することが可能となる。
本発明において、前記樹脂材料は熱硬化性樹脂材料であることが好ましく、前記熱硬化性樹脂材料は、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂及びイミド樹脂からなる群より選ばれた少なくとも一つの材料を含むことが好ましい。
本発明による電子回路パッケージは、前記電子部品と前記磁性モールド樹脂との間に設けられた非磁性部材をさらに備えていても構わない。これによれば、電子部品と磁性モールド樹脂が近接することによる、電子部品の特性の変動などを抑制することができる。
本発明による電子回路パッケージは、前記基板に設けられた電源パターンに接続されるとともに、前記磁性モールド樹脂を覆う金属膜をさらに備えることが好ましい。これによれば、電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド構造を得ることが可能となる。
この場合、前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましく、前記金属膜の表面が酸化防止被覆で覆われていることがより好ましい。また、前記電源パターンは前記基板の側面に露出しており、前記金属膜は前記基板の前記側面に露出した前記電源パターンと接していることが好ましい。これによれば、金属膜を電源パターンに容易かつ確実に接続することが可能となる。
このように、本発明による電子回路パッケージは、熱膨張係数が小さい磁性モールド樹脂をモールド材料として用いていることから、磁気シールド特性を確保しつつ、基板のソリ、モールド材の界面剥離、モールド材のクラックなどを防止することが可能となる。
図１は、本発明の第１の実施形態による電子回路パッケージの構成を示す断面図である。 図２は、第１の実施形態の変形例による電子回路パッケージの構成を示す断面図である。 図３は、図１に示す電子回路パッケージの製造方法を説明するための工程図である。 図４は、図１に示す電子回路パッケージの製造方法を説明するための工程図である。 図５は、図１に示す電子回路パッケージの製造方法を説明するための工程図である。 図６は、複合磁性封止材料の構成を説明するための模式図である。 図７は、磁性フィラーのＮｉ比率と複合磁性封止材料の熱膨張係数及び透磁率との関係を示すグラフである。 図８は、磁性フィラーのＮｉ比率と複合磁性封止材料の熱膨張係数との関係を示すグラフである。 図９は、磁性フィラーのＮｉ比率と複合磁性封止材料の透磁率との関係を示すグラフである。 図１０は、磁性フィラーのＣｏ比率と複合磁性封止材料の熱膨張係数及び透磁率との関係を示すグラフである。 図１１は、非磁性フィラーの添加比率と複合磁性封止材料の熱膨張係数との関係を示すグラフである。 図１２は、磁性フィラーの表面に形成する絶縁コートの有無と体積抵抗率との関係を示すグラフである。 図１３は、磁性フィラーの表面に形成する絶縁コートの膜厚と体積抵抗率との関係を示すグラフである。 図１４は、磁性フィラーの体積抵抗率と複合磁性封止材料の体積抵抗率との関係を示すグラフである。 図１５は、本発明の第２の実施形態による電子回路パッケージの構成を示す断面図である。 図１６は、図１５に示す電子回路パッケージの製造方法を説明するための工程図である。 図１７は、図１５に示す電子回路パッケージの製造方法を説明するための工程図である。 図１８は、図１５に示す電子回路パッケージの製造方法を説明するための工程図である。 図１９は、本発明の第３の実施形態による電子回路パッケージの構成を示す断面図である。 図２０は、第３の実施形態の第１の変形例による電子回路パッケージの構成を示す断面図である。 図２１は、第３の実施形態の第２の変形例による電子回路パッケージの構成を示す断面図である。 図２２は、第３の実施形態の第３の変形例による電子回路パッケージの構成を示す断面図である。 図２３は、第３の実施形態の第４の変形例による電子回路パッケージの構成を示す断面図である。 図２４は、図１９に示す電子回路パッケージのノイズ減衰量を示すグラフである。 図２５は、図１９に示す電子回路パッケージに含まれる金属膜の膜厚とノイズ減衰量との関係を示すグラフである。 図２６は、図１９に示す電子回路パッケージに含まれる金属膜の膜厚とノイズ減衰量との関係を示すグラフである。 図２７は、図１９に示す電子回路パッケージに含まれる金属膜の膜厚とノイズ減衰量との関係を示すグラフである。 図２８は、図１及び図１９に示す電子回路パッケージの昇温及び降温時における基板のソリ量を示すグラフである。 図２９は、比較例における電子回路パッケージの昇温及び降温時における基板のソリ量を示すグラフである。 図３０は、本発明の第４の実施形態による電子回路パッケージの構成を示す断面図である。 図３１は、図３０に示す電子回路パッケージの製造方法を説明するための工程図である。 図３２は、図３０に示す電子回路パッケージの製造方法を説明するための工程図である。 図３３は、組成１〜組成３を示す表である。 図３４は、実施例の測定結果を示す表である。 図３５は、実施例の測定結果を示す表である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態による電子回路パッケージ１１Ａの構成を示す断面図である。
図１に示すように、本実施形態による電子回路パッケージ１１Ａは、基板２０と、基板２０に搭載された複数の電子部品３１，３２と、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆う磁性モールド樹脂４０とを備えている。
本実施形態による電子回路パッケージ１１Ａの種類については特に限定されないが、例えば、高周波信号を取り扱う高周波モジュールや、電源制御を行う電源モジュール、２．５Ｄ構造や３Ｄ構造をもったシステムインパッケージ（ＳＩＰ）、無線通信用またはデジタル回路用半導体パッケージなどが挙げられる。図１においては、２つの電子部品３１，３２のみを図示しているが、実際にはより多くの電子部品が内蔵されている。
基板２０は、内部に多数の配線が埋め込まれた両面および多層配線構造を有しており、ＦＲ−４、ＦＲ−５、ＢＴ、シアネートエステル、フェノール、イミドなど熱硬化性樹脂ベースの有機基板、液晶ポリマーなど熱可塑性樹脂ベースの有機基板、ＬＴＣＣ基板、ＨＴＣＣ基板、フレキシブル基板など種類は問わない。本実施形態では基板２０が４層構造であり、基板２０の表面２１及び裏面２２に形成された配線層と、内部に埋め込まれた２層の配線層を有している。基板２０の表面２１には、複数のランドパターン２３が形成されている。ランドパターン２３は、電子部品３１，３２と接続するための内部電極であり、両者はハンダ２４（或いは導電性ペースト）を介して電気的且つ機械的に接続される。一例として、電子部品３１はコントローラなどの半導体チップであり、電子部品３２はキャパシタやコイルなどの受動部品である。電子部品の一部（例えば薄型化された半導体チップなど）は、基板２０に埋め込まれていても構わない。
ランドパターン２３は、基板２０の内部に形成された内部配線２５を介して、基板２０の裏面２２に形成された外部端子２６に接続される。実使用時においては、電子回路パッケージ１１Ａが図示しないマザーボードなどに実装され、マザーボード上のランドパターンと電子回路パッケージ１１Ａの外部端子２６が電気的に接続される。ランドパターン２３、内部配線２５及び外部端子２６を構成する導体の材料としては、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属もしくはその金属合金であっても構わないし、樹脂やガラスをバインダーとした導電材料であっても構わないが、基板２０が有機基板またはフレキシブル基板である場合は、コストや導電率などの観点より銅、銀を用いることが好ましい。これら導電材料の形成方法としては、印刷、メッキ、箔ラミネート、スパッタ、蒸着、インクジェットなどの方法を用いることができる。
磁性モールド樹脂４０は、電子部品３１，３２を埋め込むよう基板２０の表面２１を覆って設けられている。磁性モールド樹脂４０は、モールド部材であるとともに、磁気シールドとしても機能する。本実施形態においては、磁性モールド樹脂４０の側面４２と基板２０の側面２７が同一平面を構成している。磁性モールド樹脂４０の詳細については後述するが、従来の磁性モールド樹脂と比べて熱膨張係数が非常に小さい（例えば１５ｐｐｍ／℃以下）複合磁性封止材料によって構成されている。磁性モールド樹脂４０は、電子部品３１，３２やランドパターン２３と接することから、その体積抵抗率は十分に高い必要があり、具体的には１０１０Ω・ｃｍ以上であることが好ましい。
尚、高周波インダクタなどの電子部品は、磁性モールド樹脂４０との距離が近すぎると、インダクタンス値などの特性が設計値から変動してしまうことがある。このような場合、当該電子部品の一部又は全部を非磁性部材で覆うことにより、特性の変動を低減することができる。図２は、変形例による電子回路パッケージ１１Ｂの構成を示す断面図であり、電子部品３２が非磁性部材５０で覆われている点において、図１に示した電子回路パッケージ１１Ａと相違している。非磁性部材５０としては、一般的な樹脂を用いることができる。このような非磁性部材５０を電子部品３２と磁性モールド樹脂４０との間に介在させれば、電子部品３２と磁性モールド樹脂４０との距離が離れるため、インダクタンス値などの特性の変動を低減することが可能となる。
次に、本実施形態による電子回路パッケージ１１Ａの製造方法について説明する。
図３〜図５は、電子回路パッケージ１１Ａの製造方法を説明するための工程図である。
まず、図３に示すように、多層配線構造を有する集合基板２０Ａを用意する。集合基板２０Ａの表面２１には複数のランドパターン２３が形成されており、集合基板２０Ａの裏面２２には複数の外部端子２６が形成されている。また、集合基板２０Ａの内層には、複数の内部配線２５が形成されている。なお、図３に示す破線ａは、その後のダイシング工程において切断されるべき部分を指している。
次に、図３に示すように、ランドパターン２３に接続されるよう、集合基板２０Ａの表面２１に複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
次に、図４に示すように、電子部品３１，３２を埋め込むよう、磁性モールド樹脂４０によって集合基板２０Ａの表面２１を覆う。磁性モールド樹脂４０の形成方法としては、トランスファー成形、コンプレッション成型、インジェクション成形、注型、真空注型、ディスペンス、スリットノズルによる方法などを用いることができる。
そして、図５に示すように、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化すれば、本実施形態による電子回路パッケージ１１Ａが完成する。
次に、磁性モールド樹脂４０を構成する複合磁性封止材料について詳細に説明する。
図６は、磁性モールド樹脂４０を構成する複合磁性封止材料の構成を説明するための模式図である。
図６に示すように、磁性モールド樹脂４０を構成する複合磁性封止材料２は、樹脂材料４と、樹脂材料４に配合された磁性フィラー６及び非磁性フィラー８からなる。特に限定されるものではないが、樹脂材料４は熱硬化性樹脂材料を主成分とすることが好ましい。具体的には、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂又はイミド樹脂を主成分とすることが好ましく、エポキシ樹脂又はフェノール樹脂系の半導体封止材料に用いられる主剤及び硬化剤を用いることがより好ましい。
最も好ましいのは、末端に反応性のエポキシ基を持つエポキシ樹脂で、各種硬化剤および硬化促進剤と組み合わせることができる。エポキシ樹脂の例としては、ビスフェノールＡ型、ビスフェノールＦ型、フェノキシ、ナフタレン、多官能タイプ（ジシクロペンタジエン型等）、ビフェニルタイプ（２官能）および特殊構造タイプが挙げられ、低熱膨張化できるビフェニル、ナフタレン、ジシクロペンタジエン型などは有用である。硬化剤または硬化促進剤の例としては、アミン系化合物脂環族ジアミン、芳香族ジアミン、その他のアミン系（イミダゾール、３級アミン）、酸無水物系化合物（主に高温硬化剤）、フェノール樹脂（ノボラック型、クレゾールノボラック型など）、アミノ樹脂、ジシアンジアミド、ルイス酸錯化合物が挙げられる。材料の混錬方法は、ニーダーや３本ロール、ミキサーなど公知の方法を適宜用いればよい。
磁性フィラー６は、Ｆｅ−Ｎｉ系材料からなり、Ｎｉを主成分とする金属材料を３２重量％、３９重量％以下含む。残りの６１〜６８重量％を占める元素はＦｅである。磁性フィラー６の配合比は、複合磁性封止材料２の全体に対して３０体積％以上、８５体積％以下である。これは、磁性フィラー６の配合比が３０体積％未満であると、十分な磁気特性を得ることが困難だからであり、磁性フィラー６の配合比が８５体積％を超えると、流動性など封止材料に必要な諸特性を確保することが困難だからである。
Ｎｉを主成分とする金属材料は、少量のＣｏを含んでいても構わない。つまり、Ｎｉの一部がＣｏによって置換されていても構わない。これによれば、複合磁性封止材料２の熱膨張係数をより低下させることが可能となる。Ｃｏの添加量は、磁性フィラー６の全体に対して０．１重量％以上、８重量％以下であることが好ましい。
磁性フィラー６の形状については特に限定されないが、高充填化するためには球状とし、最密充填となるように複数の粒度分布のフィラーをブレンド、配合してもよい。また、磁性フィラー６を略球形とすれば、電子部品に対するモールド時のダメージを低減することもできる。特に、最密充填化又は高充填化のためには、磁性フィラー６の形状が真球であることが好ましい。磁性フィラー６は、タップ密度が高く、粉末比表面積が小さいことが好ましい。磁性フィラー６の形成方法としては、水アトマイズ法、ガスアトマイズ法、遠心ディスクアトマイズ法などの方法があり、中でも、高いタップ密度を得ることができるとともに、比表面積を小さくできるガスアトマイズ法が最も好ましい。
特に限定されるものではないが、磁性フィラー６の表面は、流動性、密着性、絶縁性向上のために、Ｓｉ，Ａｌ，Ｔｉ，Ｍｇなどの金属の酸化物、或いは、有機材料からなる絶縁コート７で覆われている。複合磁性封止材料２の体積抵抗率を十分に高めるためには、絶縁コート７の膜厚を１０ｎｍ以上とすることが好ましい。絶縁コート７は、磁性フィラー６の表面に熱硬化性材料をコート処理、又は、テトラエチルオキシシラン若しくはテトラメチルオキシシランの金属アルコキシドの脱水反応によって酸化膜を形成してもよく、酸化ケイ素のコート被膜形成が最も好ましい。さらにその上に有機官能性カップリング処理を施すとさらに好適である。
本実施形態による複合磁性封止材料２は、非磁性フィラー８を含んでいる。非磁性フィラー８としては、ＳｉＯ２，ＺｒＷ２Ｏ８，（ＺｒＯ）２Ｐ２Ｏ７，ＫＺｒ２（ＰＯ４）３又はＺｒ２（ＷＯ４）（ＰＯ４）２など、磁性フィラー６よりも熱膨張係数の小さい材料、或いは、熱膨張係数が負の値を有する材料を用いることが好ましい。このような非磁性フィラー８を複合磁性封止材料２に添加すれば、熱膨張係数をよりいっそう低減させることが可能となる。また、酸化アルミニウム、酸化マグネシウムのような難燃剤や、着色のためのカーボンブラックや顔料又は染料、滑り性、流動性、分散・混錬性向上のために１００ｎｍ以下の粒径の表面処理されたナノシリカや、離型性向上のためのワックス成分などを添加しても構わない。但し、本発明において、磁性モールド樹脂４０を構成する複合磁性封止材料が非磁性フィラーを含むことは必須でない。
また、密着性や流動性向上のために、磁性フィラー６や非磁性フィラー８の表面に有機官能性カップリング処理を施してもよい。有機官能性カップリング処理は、公知の湿式または乾式で行えばよく、インテグラルブレンド法であってもよい。また、濡れ性などの向上のため、磁性フィラー６や非磁性フィラー８の表面を熱硬化性樹脂でコートしてもよい。
非磁性フィラー８を添加する場合、磁性フィラー６と非磁性フィラー８の合計に対する非磁性フィラー８の量は１体積％以上、４０体積％以下であることが好ましい。換言すれば、磁性フィラー６の１体積％以上、４０体積％以下を非磁性フィラー８で置換することができる。これは、非磁性フィラー８の添加量が１体積％未満では、非磁性フィラー８を添加した効果をほとんど得ることができないからであり、非磁性フィラー８の添加量が４０体積％を超えると、磁性フィラー６の量が少なくなりすぎ、十分な磁気特性を確保することが困難となるからである。
複合磁性封止材料２の形態は、液状及び固形状のどちらでもよく、成形方法に応じた主剤及び硬化剤の選択によって形態が異なる。固形状の複合磁性封止材料２は、トランスファー成形用であればタブレット形状とすれば良く、インジェクション成型用又はコンプレッション成型用であれば顆粒状とすれば良い。また、複合磁性封止材料２を用いたモールド成形方法については、トランスファー成形、コンプレッション成型、インジェクション成形、注型、真空注型、真空印刷、印刷、ディスペンス、スリットノズルによる方法などがあり、適宜選択できる。成形条件は、使用する主剤、硬化剤、硬化促進材の組み合わせから適宜選択すればよく、成形後、必要に応じアフターキュアを施しても構わない。
図７は、磁性フィラー６のＮｉ比率と複合磁性封止材料２の熱膨張係数及び透磁率との関係を示すグラフである。図７に示すグラフは、磁性フィラー６が実質的にＦｅとＮｉのみからなる場合であって、複合磁性封止材料２の全体に対する磁性フィラー６の添加量が７０体積％であり、且つ、複合磁性封止材料２に非磁性フィラー８が添加されていない場合を示している。
図７に示すように、磁性フィラー６のＮｉ比率が３２重量％以上、３９重量％以下である場合、複合磁性封止材料２の熱膨張係数は特異的に低くなり、条件によっては１０ｐｐｍ／℃以下となる。本条件下では、Ｎｉ比率が約３５重量％である場合に最も低い熱膨張係数（約９．３ｐｐｍ／℃）が得られている。一方、透磁率に関してはＮｉ比率との相関は小さく、図７に示すＮｉ比率の範囲ではμ＝１２〜１３である。
このような特性が得られるのは、Ｎｉ比率が上記の範囲である場合、熱膨張と磁気歪みによる体積変化が相殺し合うインバー特性が発現するためである。このような材料はインバー材と呼ばれ、高い精度が求められる金型の材料として知られているが、複合磁性封止材料に配合する磁性フィラーの材料として使用されることはなかった。本発明らは、インバー材のもつ磁気特性及び低熱膨張係数に着目し、これを磁性フィラーの材料として用いることにより、磁気シールド性を有し、且つ、熱膨張係数の小さい複合磁性封止材料２を実現している。
図８は、磁性フィラー６のＮｉ比率と複合磁性封止材料２の熱膨張係数との関係を示すグラフである。図８に示すグラフは、磁性フィラー６が実質的にＦｅとＮｉのみからなる場合であって、複合磁性封止材料２の全体に対する磁性フィラー６の添加量が５０体積％、６０体積％または７０体積％であり、且つ、複合磁性封止材料２に非磁性フィラー８が添加されていない場合を示している。
図８に示すように、磁性フィラー６の添加量が５０体積％、６０体積％および７０体積％のいずれであっても、磁性フィラー６のＮｉ比率が３２重量％以上、３９重量％以下である場合に、複合磁性封止材料２の熱膨張係数は特異的に低くなることが分かる。熱膨張係数の値は、磁性フィラー６の添加量が多いほど低くなる。したがって、磁性フィラー６の添加量が少ない場合（例えば３０体積％である場合）は、溶融シリカなどからなる非磁性フィラー８をさらに添加することによって、複合磁性封止材料２の熱膨張係数を１５ｐｐｍ／℃以下とすればよい。具体的には、磁性フィラー６と非磁性フィラー８の合計添加量を全体の５０体積％以上、８５体積％以下とすれば、複合磁性封止材料２の熱膨張係数を十分に（例えば１５ｐｐｍ／℃以下）小さくすることができる。
図９は、磁性フィラー６のＮｉ比率と複合磁性封止材料２の透磁率との関係を示すグラフである。図９に示すグラフは、図８に示すグラフと同様、磁性フィラー６が実質的にＦｅとＮｉのみからなる場合であって、複合磁性封止材料２の全体に対する磁性フィラー６の添加量が５０体積％、６０体積％または７０体積％であり、且つ、複合磁性封止材料２に非磁性フィラー８が添加されていない場合を示している。
図９に示すように、磁性フィラー６の添加量が５０体積％、６０体積％および７０体積％のいずれであっても、Ｎｉ比率と透磁率の相関は小さいことが分かる。透磁率の値は、磁性フィラー６の添加量が多いほど高くなる。
図１０は、磁性フィラー６のＣｏ比率と複合磁性封止材料２の熱膨張係数及び透磁率との関係を示すグラフである。図１０に示すグラフは、磁性フィラー６に含まれるＮｉとＣｏの和が３７重量％であって、複合磁性封止材料２の全体に対する磁性フィラー６の添加量が７０体積％であり、且つ、複合磁性封止材料２に非磁性フィラー８が添加されていない場合を示している。
図１０に示すように、磁性フィラー６にＣｏが含まれていない（Ｃｏ＝０重量％）場合に比べ、磁性フィラー６を構成するＮｉが８重量％以下のＣｏで置換されている場合には、複合磁性封止材料２の熱膨張係数がより低下することが分かる。但し、Ｃｏによる置換量が１０重量％であると、かえって熱膨張係数が高くなる。したがって、Ｃｏの添加量は、磁性フィラー６の全体に対して０．１重量％以上、８重量％以下であることが好ましい。
図１１は、非磁性フィラー８の添加比率と複合磁性封止材料２の熱膨張係数との関係を示すグラフである。図１１に示すグラフは、磁性フィラー６と非磁性フィラー８の和が全体の７０体積％であって、磁性フィラー６が６４重量％のＦｅと３６重量％のＮｉからなり、非磁性フィラー８がＳｉＯ２からなる場合を示している。
図１１に示すように、非磁性フィラー８の割合が増えると熱膨張係数が小さくなるが、その割合が磁性フィラー６０体積％に対し、非磁性フィラー４０体積％を超えると熱膨張係数の低減効果がほぼ飽和する。したがって、非磁性フィラー８の量は、磁性フィラー６と非磁性フィラー８の合計に対して１体積％以上、４０体積％以下であることが好ましい。
図１２は、磁性フィラー６の表面に形成する絶縁コート７の有無と体積抵抗率との関係を示すグラフである。磁性フィラー６の材料は、組成Ａ（Ｆｅ＝６４重量％、Ｎｉ＝３６重量％）及び組成Ｂ（Ｆｅ＝６３重量％、Ｎｉ＝３２重量％、Ｃｏ＝５重量％）の２種類であり、絶縁コート７は厚さ４０ｎｍのＳｉＯ２である。いずれも磁性フィラー６も、カット径が３２μｍであり、粒径Ｄ５０が２０μｍである。
図１２に示すように、組成Ａ及び組成Ｂのいずれにおいても、絶縁コート７によって被覆することにより、磁性フィラー６の体積抵抗率が大幅に増大することが分かる。また、絶縁コート７によって被覆すると、測定時における圧力依存性も低下することが分かる。
図１３は、磁性フィラー６の表面に形成する絶縁コート７の膜厚と体積抵抗率との関係を示すグラフである。図１３に示すグラフは、磁性フィラー６が６４重量％のＦｅと３６重量％のＮｉからなる場合を示している。磁性フィラー６の粒径は、図１２における粒径と同様である。
図１３に示すように、磁性フィラー６を１０ｎｍ以上の絶縁コート７によって被覆することにより、磁性フィラー６の体積抵抗率が大幅に増大することが分かる。特に、磁性フィラー６を３０ｎｍ以上の絶縁コート７によって被覆すると、測定時における圧力にかかわらず非常に高い体積抵抗率が得られることが分かる。
図１４は、磁性フィラー６の体積抵抗率と複合磁性封止材料２の体積抵抗率との関係を示すグラフである。
図１４に示すように、磁性フィラー６の体積抵抗率と複合磁性封止材料２の体積抵抗率は比例関係にあることが分かる。特に、磁性フィラー６の体積抵抗率が１０５Ω・ｃｍ以上であれば、複合磁性封止材料２の体積抵抗率を１０１０Ω・ｃｍ以上とすることができる。複合磁性封止材料２の体積抵抗率が１０１０Ω・ｃｍ以上であれば、電子回路パッケージ用のモールド材料として用いた場合に十分な絶縁性を確保することができる。
以上説明したように、本実施形態による電子回路パッケージ１１Ａ，１１Ｂは、磁性モールド樹脂４０の材料として熱膨張係数が非常に小さい複合磁性封止材料２を用いていることから、磁気シールド特性を有しつつ、温度変化に伴う基板のソリ、モールド材の界面剥離、モールド材のクラックなどを防止することが可能となる。
＜第２の実施形態＞
図１５は、本発明の第２の実施形態による電子回路パッケージ１２Ａの構成を示す断面図である。
図１５に示すように、本実施形態による電子回路パッケージ１２Ａは、磁性モールド樹脂４０の平面サイズが基板２０の平面サイズよりも僅かに小さく、これにより、基板２０の表面２１の外周部が磁性モールド樹脂４０から露出している点において、図１に示した第１の実施形態による電子回路パッケージ１１Ａと相違している。その他の構成は、第１の実施形態による電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態による電子回路パッケージ１２Ａが例示するように、本発明において、磁性モールド樹脂４０の側面４２が基板２０の側面２７と同一平面を構成していることは必須でなく、磁性モールド樹脂４０の方が小さくても構わない。
図１６〜図１８は、電子回路パッケージ１２Ａの製造方法を説明するための工程図である。
まず、図１６に示すように、あらかじめ切断された基板２０を用意し、その表面２１のランドパターン２３に接続されるよう、複数の電子部品３１，３２を搭載する。具体的には、ランドパターン２３上にハンダ２４を供給した後、電子部品３１，３２を搭載し、リフローを行うことによって電子部品３１，３２をランドパターン２３に接続すればよい。
次に、図１７に示すように、電子部品３１，３２が搭載された基板２０を金型８０にセットする。そして、図１８に示すように、金型８０の流路８１から磁性モールド樹脂４０の材料である複合磁性材料を注入し、加圧及び加熱を行う。これにより、本実施形態による電子回路パッケージ１２Ａが完成する。
このように、基板２０を先に個片化してから磁性モールド樹脂４０を形成しても構わない。
＜第３の実施形態＞
図１９は、本発明の第３の実施形態による電子回路パッケージ１３Ａの構成を示す断面図である。
図１９に示すように、本実施形態による電子回路パッケージ１３Ａは、磁性モールド樹脂４０の上面４１及び側面４２、並びに、基板２０の側面２７を覆う金属膜６０をさらに備えている点において、図１に示した第１の実施形態による電子回路パッケージ１１Ａと相違している。また、内部配線２５のうち、符号の末尾にＧが付された内部配線２５は、電源パターンであり、その一部は基板２０の側面２７に露出している。電源パターン２５Ｇは、典型的には、接地電位が与えられるグランドパターンであるが、固定電位が与えられるパターンであればグランドパターンに限定されるものではない。その他の構成は、第１の実施形態による電子回路パッケージ１１Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
金属膜６０は電磁気シールドであり、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とすることが好ましい。金属膜６０はできるだけ低抵抗であることが好ましく、コストなどを鑑みるとＣｕを用いることが最も好ましい。また、金属膜６０の外側表面は、ＳＵＳ，Ｎｉ，Ｃｒ，Ｔｉ，黄銅などの防食性の金属、或いは、エポキシ、フェノール、イミド、ウレタン、シリコーンなどの樹脂からなる酸化防止被覆で覆われていることが好ましい。これは、金属膜６０は熱、湿度などの外部環境で酸化劣化するため、これを抑制及び防止するために上記処理を施すことが好ましい。金属膜６０の形成方法は、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法など公知の方法より適時選択すればよく、金属膜６０を形成する前に密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜６０の下地として、チタンやクロム、ＳＵＳなどの高密着性金属膜を事前に薄く形成しても構わない。
図１９に示すように、基板２０の側面２７には電源パターン２５Ｇが露出しており、金属膜６０は基板２０の側面２７を覆うことによって電源パターン２５Ｇと接続されている。
金属膜６０と磁性モールド樹脂４０の界面における抵抗値は、１０６Ω以上であることが好ましい。これによれば、電磁波ノイズが金属膜６０に入射することにより生じる渦電流がほとんど磁性モールド樹脂４０に流れ込まないことから、渦電流の流入による磁性モールド樹脂４０の磁気特性の低下を防止することが可能となる。金属膜６０と磁性モールド樹脂４０の界面における抵抗値とは、両者が直接接している場合には磁性モールド樹脂４０の表面抵抗を指し、両者間に絶縁膜が存在する場合には、絶縁膜の表面抵抗を指す。尚、金属膜６０と磁性モールド樹脂４０の界面における抵抗値は、全面に亘って１０６Ω以上であることが好ましいが、部分的に抵抗値が１０６Ω未満である領域が存在しても構わない。
磁性モールド樹脂４０の表面抵抗値は、基本的に、磁性モールド樹脂４０の体積抵抗率とおおよそ一致する。したがって、磁性モールド樹脂４０の体積抵抗率が１０１０Ω・ｃｍ以上であれば、基本的に、磁性モールド樹脂４０の表面抵抗値も１０１０Ω以上となる。しかしながら、図５を用いて説明したように、磁性モールド樹脂４０は製造時においてダイシングされるため、切断面（つまり側面４２）に磁性フィラー６が露出することがあり、この場合は、体積抵抗率に比べて側面４２の表面抵抗値が低くなる可能性がある。同様に、低背化や粗面化を目的として磁性モールド樹脂４０の上面４１を研削した場合にも、上面４１に軟磁性金属からなる磁性フィラー６が露出することがあり、この場合は、体積抵抗率に比べて上面４１の表面抵抗値が低くなる可能性がある。その結果、磁性モールド樹脂４０の体積抵抗率が１０１０Ω・ｃｍ以上であっても、磁性モールド樹脂４０の表面抵抗値が１０１０Ω未満となることがあるが、このような場合であっても、磁性モールド樹脂４０の表面抵抗値が１０６Ω以上であれば、渦電流の流入を防止することができる。
また、磁性モールド樹脂４０の上面４１又は側面４２の表面抵抗値が１０６Ω未満に低下する場合は、磁性モールド樹脂４０の上面４１又は側面４２に薄い絶縁材料を形成すればよい。図２０は、第１の変形例による電子回路パッケージ１３Ｂの構成を示す断面図であり、磁性モールド樹脂４０の上面４１及び側面４２と金属膜６０の間に薄い絶縁膜７０が介在している点において、図１９に示した電子回路パッケージ１３Ａと相違している。このような絶縁膜７０を介在させれば、磁性モールド樹脂４０の上面４１又は側面４２の表面抵抗値が１０６Ω未満に低下している場合であっても、金属膜６０と磁性モールド樹脂４０の界面における抵抗値を１０６Ω以上とすることが可能となり、渦電流による磁気特性の低下を防止することが可能となる。
図２１は、本実施形態の第２の変形例による電子回路パッケージ１３Ｃの構成を示す断面図である。
図２１に示すように、本実施形態の第２の変形例による電子回路パッケージ１３Ｃは、磁性モールド樹脂４０の平面サイズが基板２０の平面サイズよりも僅かに小さく、これにより、基板２０の表面２１の外周部が磁性モールド樹脂４０から露出している点において、図１９に示した電子回路パッケージ１３Ａと相違している。その他の構成は、図１９に示した電子回路パッケージ１３Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本変形例による電子回路パッケージ１３Ｃが例示するように、本発明において、磁性モールド樹脂４０の側面４２が基板２０の側面２７と同一平面を構成していることは必須でなく、磁性モールド樹脂４０の方が小さくても構わない。
また、第３の変形例である図２２に示す電子回路パッケージ１３Ｄに示すように、金属膜６０が基板２０の側面２７を覆わない構造であっても構わない。この場合、基板２０の表面２１のうち、磁性モールド樹脂４０から露出する外周部に電源パターン２８Ｇが設けられており、この電源パターン２８Ｇが金属膜６０に接している。これにより、金属膜６０にはグランド電位などの固定電位が与えられる。
図２３は、本実施形態の第４の変形例による電子回路パッケージ１３Ｅの構成を示す断面図である。
図２３に示すように、本実施形態の第４の変形例による電子回路パッケージ１３Ｅは、磁性モールド樹脂４０の平面サイズが基板２０の平面サイズよりも僅かに大きい点において、図１９に示した電子回路パッケージ１３Ａと相違している。その他の構成は、図１９に示した電子回路パッケージ１３Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本変形例による電子回路パッケージ１３Ｅが例示するように、本発明において、基板２０よりも磁性モールド樹脂４０の方が大きな平面サイズを有していても構わない。
このように、本実施形態による電子回路パッケージ１３Ａ〜１３Ｅは、磁性モールド樹脂４０を用いるとともに、その表面が金属膜６０で覆われていることから、複合シールド構造を得ることができる。これにより、低背化を実現しつつ、電子部品３１，３２から放射される電磁波ノイズや、外部から電子部品３１，３２に入射する電磁波ノイズを効果的に遮蔽することができる。特に、本実施形態による電子回路パッケージ１３Ａ〜１３Ｅは、電子部品３１，３２から放射される電磁波ノイズをより効果的に遮蔽することができる。これは、電子部品３１，３２から発生した電磁波ノイズが磁性モールド樹脂４０を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜６０で反射し、磁性モールド樹脂４０を再び通過するからである。このように、磁性モールド樹脂４０は入射した電磁波ノイズに対して２度作用するので、電子部品３１，３２から放射される電磁波ノイズを効果的に遮蔽することができる。
また、本実施形態による電子回路パッケージ１３Ａ〜１３Ｅにおいて、磁性モールド樹脂４０の体積抵抗率を１０１０Ω・ｃｍ以上とすれば、モールド部材に求められる十分な絶縁性を確保することができる。しかも、磁性モールド樹脂４０と金属膜６０の界面における抵抗値を１０６Ω以上とすれば、電磁波ノイズが金属膜６０に入射することにより生じる渦電流がほとんど磁性モールド樹脂４０に流れ込まない。このため、渦電流の流入による磁性モールド樹脂４０の磁気特性の低下を防止することが可能となる。
図２４は、電子回路パッケージ１３Ａのノイズ減衰量を示すグラフであり、基板２０の厚さが０．２５ｍｍであり、磁性モールド樹脂４０の厚さが０．５０ｍｍである場合を示している。金属膜６０についてはＣｕとＮｉの積層膜とし、Ｃｕの膜厚が異なる２種類の金属膜６０について評価している。具体的には、サンプルＡの金属膜６０は４μｍのＣｕと２μｍのＮｉが積層された構成を有し、サンプルＢの金属膜６０は７μｍのＣｕと２μｍのＮｉが積層された構成を有している。比較のため、磁性フィラー６を含まないモールド材料を用いたサンプルＣ，Ｄの値も示されている。サンプルＣの金属膜６０は４μｍのＣｕと２μｍのＮｉが積層された構成を有し、サンプルＤの金属膜６０は７μｍのＣｕと２μｍのＮｉが積層された構成を有している。
図２４に示すように、磁性フィラー６を含まないモールド材料を用いた場合と比べ、磁性フィラー６を含む複合磁性封止材料２を用いると、特に１００ＭＨｚ以下の周波数帯におけるノイズ減衰量が高まることが分かる。また、金属膜６０については、厚さが厚い方が高いノイズ減衰特性を得ることができる。
図２５〜図２７は、電子回路パッケージ１３Ａに含まれる金属膜６０の膜厚とノイズ減衰量との関係を示すグラフである。図２５は２０ＭＨｚ、図２６は５０ＭＨｚ、図２７は１００ＭＨｚにおけるノイズ減衰量を示している。比較のため、磁性フィラー６を含まないモールド材料を用いた場合の値も示されている。
図２５〜図２７に示すように、いずれの周波数帯においても、金属膜６０の厚さが厚いほど、高いノイズ減衰特性が得られることが分かる。また、いずれの周波数帯においても、磁性フィラー６を含まないモールド材料を用いた場合と比べ、磁性フィラー６を含む複合磁性封止材料２を用いることにより、高いノイズ減衰特性が得られることが分かる。
図２８は、電子回路パッケージ１１Ａ（金属膜無）と電子回路パッケージ１３Ａ（金属膜有）の昇温及び降温時における基板２０のソリ量を示すグラフである。比較のため、図２９には、磁性フィラー６をＳｉＯ２からなる非磁性フィラーで置き換えた場合の値が示されている。
図２８に示すように、金属膜６０を有する電子回路パッケージ１３Ａの方が、金属膜６０を持たない電子回路パッケージ１１Ａよりも温度変化による基板２０のソリが小さいことが分かる。また、図２８と図２９を比較すると明らかなように、磁性フィラー６を含む複合磁性封止材料２を用いた電子回路パッケージ１１Ａ，１３Ａのソリ特性は、ＳｉＯ２からなる非磁性フィラーを含むモールド材料を用いた場合とほぼ同等である。
＜第４の実施形態＞
図３０は、本発明の第４の実施形態による電子回路パッケージ１４Ａの構成を示す断面図である。
図３０に示すように、本実施形態による電子回路パッケージ１４Ａは、基板２０及び金属膜６０の形状が相違する点を除き、図１９に示した第３の実施形態による電子回路パッケージ１３Ａと同一である。このため、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、基板２０の側面２７が階段状となっている。具体的には、側面上部２７ａよりも側面下部２７ｂが突出した形状を有している。そして、金属膜６０は、基板２０の側面全体に形成されているのではなく、側面上部２７ａと段差部分２７ｃを覆うように設けられており、側面下部２７ｂは金属膜６０で覆われていない。本実施形態においても、基板２０の側面上部２７ａにて電源パターン２５Ｇが露出していることから、この部分を介して金属膜６０が電源パターン２５Ｇに接続される。
図３１及び図３２は、電子回路パッケージ１４Ａの製造方法を説明するための工程図である。
まず、図３及び図４を用いて説明した方法により、集合基板２０Ａの表面２１に磁性モールド樹脂４０を形成した後、図３１に示すように、ダイシング位置を示す破線ａに沿って溝４３を形成する。本実施形態においては、電源パターン２５Ｇがダイシング位置である破線ａを横切っているため、破線ａに沿って集合基板２０Ａを切断すると、基板２０の側面２７からは電源パターン２５Ｇが露出する。溝４３は、磁性モールド樹脂４０を完全に切断し、且つ、集合基板２０Ａを完全には切断しない深さとする。これにより、溝４３の内部に磁性モールド樹脂４０の側面４２と、基板２０の側面上部２７ａ及び段差部分２７ｃが露出することになる。ここで、側面上部２７ａの深さとしては、少なくとも電源パターン２５Ｇが露出する深さに設定する必要がある。
次に、図３２に示すように、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いて金属膜６０を形成する。これにより、磁性モールド樹脂４０の上面４１及び溝４３の内部が金属膜６０によって覆われる。この時、基板２０の側面上部２７ａに露出する電源パターン２５Ｇは、金属膜６０に接続されることになる。
そして、破線ａに沿って集合基板２０Ａを切断することにより基板２０を個片化すれば、本実施形態による電子回路パッケージ１４Ａが完成する。
このように、本実施形態による電子回路パッケージ１４Ａの製造方法によれば、溝４３を形成していることから、集合基板２０Ａを個片化する前に金属膜６０を形成することができ、金属膜６０の形成が容易かつ確実となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
＜複合磁性封止材料の作成＞
主剤としてＤＩＣ社製８３０Ｓ（ビスフェノールＡ型エポキシ樹脂）、硬化剤として主剤に対し０．５当量の日本カーバイド工業社製ＤｉｃｙＤＤ（ジジアンジアミド）、硬化促進剤として主剤に対し１ｗｔ％の四国化成工業社製Ｃ１１Ｚ−ＣＮ（イミダゾール）をそれぞれ使用し、樹脂材料を調製した。
上記の樹脂材料に、図３３に示す組成を有する磁性フィラーを５０体積％、６０体積％または７０体積％加え、よく混錬してペーストを得た。なお、ペースト化できない場合は適時ブチルカルビトールアセテートを加えた。このペーストを厚み約３００μｍとなるように塗布し、１００℃で１時間、１３０℃で１時間、１５０℃で１時間、１８０℃で１時間の順に熱硬化させ、硬化物シートを得た。組成１（比較例）は、一般にＰＢパーマロイと呼ばれる磁性材料である。
＜熱膨張係数の測定＞
上記の硬化物シートを長さ１２ｍｍ、幅５ｍｍにカットし、ＴＭＡを用いて室温から２００℃まで５℃／分で昇温させ、ガラス転移温度より低い５０℃〜１００℃の温度範囲での膨張量から熱膨張係数を算出した。測定の結果を図３４に示す。図３４には、磁性フィラーの代わりにＳｉＯ２からなる非磁性フィラーを用いた場合の結果も示されている。
図３４に示すように、組成２及び組成３の磁性フィラーを用いた場合、組成１の磁性フィラー（比較例）を用いた場合と比べて、熱膨張係数が大幅に小さくなった。特に、添加量が６０体積％以上である場合には、ＳｉＯ２からなる非磁性フィラーを用いた場合と同等の熱膨張係数が得られ、添加量が７０体積％である場合には、熱膨張係数が１０ｐｐｍ／℃以下であった。
＜透磁率の測定＞
上記の硬化物シートを外径７．９ｍｍ、内径３．１ｍｍのリング形状にカットし、アジレント社製インピーダンスアナライザーＥ４９９１のマテリアルアナライザー機能を用いて、１０ＭＨｚの実効透磁率（μ'）を測定した。測定の結果を図３５に示す。
図３５に示すように、組成２及び組成３の磁性フィラーを用いた場合に得られる透磁率は、組成１の磁性フィラー（比較例）を用いた場合に得られる透磁率とほぼ同等であった。
＜考察＞
組成２及び組成３の磁性フィラーを樹脂材料に添加してなる複合磁性封止材料は、ＳｉＯ２からなる非磁性フィラーを用いた場合と同等の熱膨張係数が得られるとともに、ＰＢパーマロイからなる磁性フィラーを用いた場合と同等の透磁率を得ることができた。このため、組成２または組成３の磁性フィラーを樹脂材料に添加してなる複合磁性封止材料を電子回路パッケージ用の封止材として用いれば、基板のソリ、モールド材の界面剥離、モールド材のクラックなどを防止しつつ、高い磁気シールド特性を得ることが可能となる。
２ 複合磁性封止材料
４ 樹脂材料
６ 磁性フィラー
７ 絶縁コート
８ 非磁性フィラー
１１Ａ，１１Ｂ，１２Ａ，１３Ａ〜１３Ｅ，１４Ａ 電子回路パッケージ
２０ 基板
２０Ａ 集合基板
２１ 基板の表面
２２ 基板の裏面
２３ ランドパターン
２４ ハンダ
２５ 内部配線
２５Ｇ 電源パターン
２６ 外部端子
２７ 基板の側面
２７ａ 基板の側面上部
２７ｂ 基板の側面下部
２７ｃ 基板の段差部分
２８Ｇ 電源パターン
３１，３２ 電子部品
４０ 磁性モールド樹脂
４１ 磁性モールド樹脂の上面
４２ 磁性モールド樹脂の側面
４３ 溝
５０ 非磁性部材
６０ 金属膜
７０ 絶縁膜
８０ 金型
８１ 流路

Claims (15)

  1. 基板と、
    前記基板の表面に搭載された電子部品と、
    前記電子部品を埋め込むよう前記基板の前記表面を覆う磁性モールド樹脂と、を備え、
    前記磁性モールド樹脂は、樹脂材料に配合され、前記磁性モールド樹脂の熱膨張係数を低下させるフィラーを３０〜８５体積％含み、これにより磁性モールド樹脂の熱膨張係数は１５ｐｐｍ／℃以下であり、
    前記フィラーは、６１〜６８重量％がＦｅであり、３２〜３９重量％がＮｉ又は８重量％以下がＣｏで置換されたＮｉである磁性フィラーを含む、電子回路パッケージ。
  2. 前記フィラーは、非磁性フィラーをさらに含む、請求項１に記載の電子回路パッケージ。
  3. 前記磁性フィラーと前記非磁性フィラーの合計に対する前記非磁性フィラーの量は、１〜４０体積％である、請求項２に記載の電子回路パッケージ。
  4. 前記非磁性フィラーは、ＳｉＯ２，ＺｒＷ２Ｏ８，（ＺｒＯ）２Ｐ２Ｏ７，ＫＺｒ２（ＰＯ４）３及びＺｒ２（ＷＯ４）（ＰＯ４）２からなる群より選ばれた少なくとも一つの材料を含む、請求項３に記載の電子回路パッケージ。
  5. 前記磁性フィラーの形状が略球状である、請求項１乃至４のいずれか一項に記載の電子回路パッケージ。
  6. 前記磁性フィラーの表面が絶縁コートされている、請求項１乃至５のいずれか一項に記載の電子回路パッケージ。
  7. 前記絶縁コートの膜厚が１０ｎｍ以上である、請求項６に記載の電子回路パッケージ。
  8. 前記樹脂材料は熱硬化性樹脂材料である、請求項１乃至７のいずれか一項に記載の電子回路パッケージ。
  9. 前記熱硬化性樹脂材料は、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂及びイミド樹脂からなる群より選ばれた少なくとも一つの材料を含む、請求項８に記載の電子回路パッケージ。
  10. 前記磁性モールド樹脂の体積抵抗率が１０１０Ω・ｃｍ以上である、請求項１乃至９のいずれか一項に記載の電子回路パッケージ。
  11. 前記電子部品と前記磁性モールド樹脂との間に設けられた非磁性部材をさらに備える、請求項１乃至１０のいずれか一項に記載の電子回路パッケージ。
  12. 前記基板に設けられた電源パターンに接続されるとともに、前記磁性モールド樹脂を覆う金属膜をさらに備える、請求項１乃至１１のいずれか一項に記載の電子回路パッケージ。
  13. 前記金属膜は、Ａｕ、Ａｇ、Ｃｕ及びＡｌからなる群から選ばれた少なくとも１つの金属を主成分とする、請求項１２に記載の電子回路パッケージ。
  14. 前記金属膜の表面が酸化防止被覆で覆われている、請求項１２又は１３に記載の電子回路パッケージ。
  15. 前記電源パターンは前記基板の側面に露出しており、前記金属膜は前記基板の前記側面に露出した前記電源パターンと接している、請求項１２乃至１４のいずれか一項に記載の電子回路パッケージ。
JP2019044601A 2016-03-31 2019-03-12 複合磁性封止材料を用いた電子回路パッケージ Active JP6791287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662315828P 2016-03-31 2016-03-31
US62/315,828 2016-03-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016220594A Division JP6536539B2 (ja) 2016-03-31 2016-11-11 複合磁性封止材料を用いた電子回路パッケージ

Publications (2)

Publication Number Publication Date
JP2019135770A JP2019135770A (ja) 2019-08-15
JP6791287B2 true JP6791287B2 (ja) 2020-11-25

Family

ID=60044244

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016220594A Active JP6536539B2 (ja) 2016-03-31 2016-11-11 複合磁性封止材料を用いた電子回路パッケージ
JP2019044601A Active JP6791287B2 (ja) 2016-03-31 2019-03-12 複合磁性封止材料を用いた電子回路パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016220594A Active JP6536539B2 (ja) 2016-03-31 2016-11-11 複合磁性封止材料を用いた電子回路パッケージ

Country Status (3)

Country Link
JP (2) JP6536539B2 (ja)
CN (1) CN107424961B (ja)
TW (2) TWI732947B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7511322B2 (ja) * 2017-10-20 2024-07-05 住友ベークライト株式会社 磁性コア形成用樹脂組成物および構造体
JP7511324B2 (ja) * 2017-10-20 2024-07-05 住友ベークライト株式会社 インダクタ成形用樹脂組成物および一体型インダクタ
JP7511323B2 (ja) * 2017-10-20 2024-07-05 住友ベークライト株式会社 外装部材形成用樹脂組成物および構造体
JP7511319B2 (ja) * 2017-11-28 2024-07-05 住友ベークライト株式会社 熱硬化性樹脂組成物、磁性コアおよび／または外装部材を備えるコイルおよび成形品の製造方法
WO2019202741A1 (ja) * 2018-04-20 2019-10-24 日立化成株式会社 封止材、電子部品、電子回路基板、及び封止材の製造方法
JP2019212664A (ja) * 2018-05-31 2019-12-12 住友ベークライト株式会社 磁性部材成形用の樹脂組成物、磁性部材、コイル、磁性部材の製造方法および磁性部材成形用キット
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
CN110183825B (zh) * 2019-06-14 2022-02-25 清华大学深圳研究生院 介电梯度材料及其应用
JP7434758B2 (ja) * 2019-08-29 2024-02-21 株式会社レゾナック 電子部品装置を製造する方法、及び電子部品装置
CN110752189B (zh) 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
JP7361343B2 (ja) * 2021-09-29 2023-10-16 三安ジャパンテクノロジー株式会社 モジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214592A (ja) * 1998-01-21 1999-08-06 Hitachi Ltd 半導体装置および電子装置
JPH11297556A (ja) * 1998-04-14 1999-10-29 Sanyo Special Steel Co Ltd 金属磁性粉末圧粉コア材の製造方法
JP2001303111A (ja) * 2000-04-25 2001-10-31 Fukuda Metal Foil & Powder Co Ltd 扁平状軟磁性金属粉末の製造方法
JP2002016167A (ja) * 2000-06-28 2002-01-18 Kyocera Corp 半導体素子収納用パッケージ部品及びこれを用いた半導体素子収納用パッケージ
JP2004200568A (ja) * 2002-12-20 2004-07-15 Mitsubishi Materials Corp 放熱体及びその製造方法
JP2004207322A (ja) * 2002-12-24 2004-07-22 Sony Corp 磁気メモリ装置
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
JP5521955B2 (ja) * 2010-09-29 2014-06-18 Ｔｄｋ株式会社 電子回路モジュール部品
JP2013229354A (ja) * 2012-04-24 2013-11-07 Panasonic Corp コイル部品
JP6187800B2 (ja) * 2012-12-27 2017-08-30 ナガセケムテックス株式会社 磁性シート

Also Published As

Publication number Publication date
JP2019135770A (ja) 2019-08-15
TWI606472B (zh) 2017-11-21
CN107424961A (zh) 2017-12-01
TW201737271A (zh) 2017-10-16
TWI732947B (zh) 2021-07-11
CN107424961B (zh) 2020-04-24
JP6536539B2 (ja) 2019-07-03
TW201807719A (zh) 2018-03-01
JP2017188647A (ja) 2017-10-12

Similar Documents

Publication Publication Date Title
JP6791287B2 (ja) 複合磁性封止材料を用いた電子回路パッケージ
JP6380615B2 (ja) 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ
JP6394719B2 (ja) 電子回路パッケージ
TWI668820B (zh) 電子電路封裝
US20190035744A1 (en) Electronic circuit package using composite magnetic sealing material
TWI681522B (zh) 使用複合磁性密封材料之電子電路封裝
US10256194B2 (en) Electronic circuit package using composite magnetic sealing material
CN110034075B (zh) 使用具有导电性的模制材料的电路封装
JP6813044B2 (ja) 複合磁性封止材料
US10615089B2 (en) Composite magnetic sealing material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150